CN112307709B - 系统级集成电路直流压降的端口等效并行分析方法及系统 - Google Patents

系统级集成电路直流压降的端口等效并行分析方法及系统 Download PDF

Info

Publication number
CN112307709B
CN112307709B CN202011513360.3A CN202011513360A CN112307709B CN 112307709 B CN112307709 B CN 112307709B CN 202011513360 A CN202011513360 A CN 202011513360A CN 112307709 B CN112307709 B CN 112307709B
Authority
CN
China
Prior art keywords
subsystem
external connection
subsystems
network impedance
matrix
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011513360.3A
Other languages
English (en)
Other versions
CN112307709A (zh
Inventor
唐章宏
邹军
汲亚飞
王芬
黄承清
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Wisechip Simulation Technology Co Ltd
Original Assignee
Beijing Wisechip Simulation Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Wisechip Simulation Technology Co Ltd filed Critical Beijing Wisechip Simulation Technology Co Ltd
Priority to CN202011513360.3A priority Critical patent/CN112307709B/zh
Publication of CN112307709A publication Critical patent/CN112307709A/zh
Application granted granted Critical
Publication of CN112307709B publication Critical patent/CN112307709B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level
    • G06F30/398Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明公开了系统级集成电路直流压降的端口等效并行分析方法及系统,以层为单位将所述系统级超大规模集成电路拆分成多个子系统,利用粗颗粒对多个子系统进行并行分析,每个粗颗粒独立生成各子系统的稀疏矩阵方程组并利用星形‑三角形变换法消除其内部节点,形成各子系统的多端口网络阻抗矩阵,利用粗颗粒并行合并,形成超大规模集成电路的总体多端口网络阻抗矩阵;具体分析某个子系统时,将该子系统的多端口网络阻抗矩阵用其有限元稀疏矩阵替代,形成求解该子系统电位场的方程组,进而分析当前子系统的直流压降和电流密度分布。本发明在保证求解精度的基础上,提高了求解速度,实现了对系统级超大规模集成电路的直流压降进行快速准确的分析。

Description

系统级集成电路直流压降的端口等效并行分析方法及系统
技术领域
本发明涉及系统级集成电路领域,特别是涉及系统级集成电路直流压降的端口等效并行分析方法及系统。
背景技术
系统级超大规模集成电路的直流压降分析是集成电路后端验证的一个重要工作。当前系统级超大规模集成电路的设计过程中,集成电路中的器件的核心供电电压持续降低,允许的电压的容差越来越小,但集成电路的工作电流和布线密度却越来越大,从而导致直流压降问题日益突出。如果在系统级超大规模集成电路的设计过程中不考虑直流压降问题,很可能会由于直流压降的问题导致系统的噪声容限下降,很小的骚扰就会导致系统无法正常工作。此外,局部区域过大的电流密度还会导致该区域温度持续升高,最终导致整个系统损坏。因此,在系统级超大规模集成电路的设计过程中就应该针对整个系统的电源分配网络进行直流压降分析,以确保整个系统的直流压降和电流密度分布都在预先设置的容许范围内。
目前,常用的集成电路直流压降的分析方法是采用电磁场数值计算方法如有限元法进行分析,其基本思路是,对整个系统级超大规模集成电路所在的区域进行离散,形成离散的网格单元,将描述电磁场的Maxwell方程在网格单元进行近似,形成针对离散的网格单元的方程组,求解这个方程组即可获得待分析场量的离散解。然而,系统级超大规模集成电路发展过程中,集成电路中的元器件集成度越来越高,其尺度范围越来越大,即多尺度结构特征越来越明显,整体尺寸达厘米级,而密集的金属走线、金属之间的缝隙、不同层之间的过孔的尺寸则达到纳米级。针对这种多尺度结构的系统级超大规模集成电路,如果直接对整个系统级超大规模集成电路所在的区域进行高质量网格剖分,产生的网格节点数量将达数千万甚至数亿的量级,直接求解由该网格形成的未知量达数千万甚至数亿有限元稀疏矩阵几乎不可能,即使可以求解,也需要巨大的内存和CPU时间,对于系统级超大规模集成电路的设计来说,这个计算成本和时间成本太,因此需要寻找更快速而又不失精度的求解方法,对系统级超大规模集成电路的直流压降进行快速准确的分析。
发明内容
针对上述问题,本发明提供了系统级集成电路直流压降的端口等效并行分析方法及系统。
为实现上述目的,本发明提供了如下方案:
系统级集成电路直流压降的端口等效并行分析方法,包括:
以层为单位将所述系统级超大规模集成电路的所有PCB板、封装的集成电路版图拆分成多个子系统;
以每个节点开启的每个进程为一个粗颗粒,建立多个粗颗粒;采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵;所述多端口网络阻抗矩阵以子系统连接其他子系统的外部连接端口为端口;
将各所述粗颗粒计算的子系统的外部连接端口以及所述多端口网络阻抗矩阵进行广播,使得所有粗颗粒都获得所有子系统的外部连接端口和所述多端口网络阻抗矩阵;
对所有子系统的外部连接端口进行统一编号;
采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成整个系统的N*N的多端口网络阻抗矩阵;
基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析。
可选地,所述采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵,具体包括:
对当前所述粗颗粒处理的第i个子系统的场域进行网格剖分,并将外部电路与当前层版图连接的点以及不同层之间的过孔与当前层版图连接的点插入到网格中,形成网格节点;
在各子系统中对外部连接端口、外部电路节点和网格节点进行编号,编号的顺序为子系统的外部连接端口在前,其余节点在后;
对每个子系统基于场域和外部电路列写场路耦合方程组,形成子系统的稀疏矩阵;所述稀疏矩阵关联的是所述网格节点和外部电路节点;
针对每个子系统,反复利用星形-三角形变换法消除所述稀疏矩阵除子系统连接其他子系统的外部连接端口之外的内部节点,形成以子系统连接其他子系统的外部连接端口为端口的多端口网络阻抗矩阵。
可选地,所述采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成所述系统级超大规模集成电路的N*N多端口网络阻抗矩阵,具体包括:
依据所有子系统外部连接端口的统一编号,将当前粗颗粒处理的第i个子系统的多端口网络阻抗矩阵进行扩充,扩充后形成N*N的多端口网络阻抗矩阵,在当前子系统的外部连接端口对应的行和列填充当前子系统的多端口网络阻抗矩阵,其余位置都置为0;
将各子系统扩充后的多端口网络阻抗矩阵相加,得到所述系统级超大规模集成电路的N*N多端口网络阻抗矩阵。
可选地,所述基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析,具体包括:
对于当前粗颗粒处理的第i个子系统,将所述N*N多端口网络阻抗矩阵中第i个子系统的外部连接端口对应的行和列元素都置为0;
将所述N*N多端口网络阻抗矩阵进行扩充,扩充为(N+M-ni)*(N+M-ni) 的稀疏矩阵,其中M为第i个子系统的稀疏矩阵的大小,行和列数大于N的位置填充0,ni为第i个子系统的外部连接端口数量;
修改第i个子系统的外部连接端口在所述N*N多端口网络阻抗矩阵中的编号为外部连接端口在第i个子系统的稀疏矩阵中的编号,修改其余外部连接端口的编号使得最后所有外部连接端口的端口编号为1~N的连续编号;
修改第i个子系统的稀疏矩阵除外部连接端口之外的所有其他节点编号,所有节点编号增加N-ni,其中ni为第i个子系统的外部连接端口数量;
将扩充为(N+M-ni)*(N+M-ni)的稀疏矩阵和第i个子系统的有限元稀疏矩阵相加,形成最终的第i个子系统的电位场求解稀疏矩阵;
求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布。
可选地,所述求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布,具体包括:
求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的电位场u,这个电位场即为第i个子系统场域的直流压降分布;
通过公式
Figure 125759DEST_PATH_IMAGE001
计算第i个子系统场域的电流密度分布,式中J为电流密度,E为电场强度,
Figure 980583DEST_PATH_IMAGE002
为电导率,
Figure 494741DEST_PATH_IMAGE003
为梯度算子,u为求解的电位场。
本发明还提供了系统级集成电路直流压降的端口等效并行分析系统,包括:
拆分模块,用于以层为单位将所述系统级超大规模集成电路的所有PCB板、封装的集成电路版图拆分成多个子系统;
多端口网络阻抗矩阵建立模块,用于以每个节点开启的每个进程为一个粗颗粒,建立多个粗颗粒;采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵;所述多端口网络阻抗矩阵以子系统连接其他子系统的外部连接端口为端口;
广播模块,用于将各所述粗颗粒计算的子系统的外部连接端口以及所述多端口网络阻抗矩阵进行广播,使得所有粗颗粒都获得所有子系统的外部连接端口和所述多端口网络阻抗矩阵;
编号模块,用于对所有子系统的外部连接端口进行统一编号;
N*N多端口网络阻抗矩阵形成模块,用于采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成所述系统级超大规模集成电路的N*N多端口网络阻抗矩阵;
分析模块,用于基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析。
可选地,所述多端口网络阻抗矩阵建立模块包括:
网格划分单元,用于对当前所述粗颗粒处理的第i个子系统的场域进行网格剖分,并将外部电路与当前层版图连接的点以及不同层之间的过孔与当前层版图连接的点插入到网格中,形成网格节点;
编号单元,用于在各子系统中对外部连接端口、外部电路节点和网格节点进行编号,编号的顺序为子系统的外部连接端口在前,其余节点在后;
稀疏矩阵形成单元,用于对每个子系统基于场域和外部电路列写场路耦合方程组,形成子系统的稀疏矩阵;所述稀疏矩阵关联的是所述网格节点和外部电路节点;
消除单元,用于针对每个子系统,反复利用星形-三角形变换法消除所述稀疏矩阵除子系统连接其他子系统的外部连接端口之外的内部节点,形成以子系统连接其他子系统的外部连接端口为端口的多端口网络阻抗矩阵。
可选地,所述N*N多端口网络阻抗矩阵形成模块具体包括:
第一扩充单元依据所有子系统外部连接端口的统一编号,将当前粗颗粒处理的第i个子系统的多端口网络阻抗矩阵进行扩充,扩充后形成N*N的多端口网络阻抗矩阵,在当前子系统的外部连接端口对应的行和列填充当前子系统的多端口网络阻抗矩阵,其余位置都置为0;
第一相加单元,用于将各子系统扩充后的多端口网络阻抗矩阵相加,得到所述系统级超大规模集成电路的N*N多端口网络阻抗矩阵。
可选地,所述分析模块具体包括:
设置单元,用于对于当前粗颗粒处理的第i个子系统,将所述N*N多端口网络阻抗矩阵中第i个子系统的外部连接端口对应的行和列元素都置为0;
第二扩充单元,用于将所述N*N多端口网络阻抗矩阵进行扩充,扩充为(N+M-ni)*(N+M-ni) 的稀疏矩阵,其中M为第i个子系统的稀疏矩阵的大小,行和列数大于N的位置填充0,ni为第i个子系统的外部连接端口数量;
第一修改单元,用于修改第i个子系统的外部连接端口在所述N*N多端口网络阻抗矩阵中的编号为外部连接端口在第i个子系统的稀疏矩阵中的编号,修改其余外部连接端口的编号使得最后所有外部连接端口的端口编号为1~N的连续编号;
第二修改单元,用于修改第i个子系统的稀疏矩阵除外部连接端口之外的所有其他节点编号,所有节点编号增加N-ni,其中ni为第i个子系统的外部连接端口数量;
第二相加单元,用于将扩充为(N+M-ni)*(N+M-ni)的稀疏矩阵和第i个子系统的有限元稀疏矩阵相加,形成最终的第i个子系统的电位场求解稀疏矩阵;
求解单元,用于求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布。
根据本发明提供的具体实施例,本发明公开了以下技术效果:
发明提出的系统级集成电路直流压降的端口等效并行分析方法及系统,利用粗颗粒对多个子系统进行并行分析,在保证求解精度的基础上,提高了求解速度,实现了对系统级超大规模集成电路的直流压降进行快速准确的分析。
此外,本发明同样针对尺度范围为厘米级到纳米级的复杂集成电路版图进行网格剖分,基于场的问题采用有限元方法列写有限元稀疏矩阵,但形成有限元稀疏矩阵后,并不直接求解这个未知量达数千万甚至数亿的稀疏矩阵,而是基于系统级超大规模集成电路的多个PCB板、多个封装以及每个PCB板和封装都有多个电源层、信号层的特点,以PCB板或封装的层为单位,将整个系统级超大规模集成电路分为多个子系统,各子系统通过过孔、外部电路等端口进行连接,然后,依次对每个子系统进行求解,在求解某个子系统时,该子系统之外的有限元网格对应的稀疏矩阵反复利用阻抗网络的三角形-星形变换消去除与其他系统相连的端口之外的内部节点,将除当前求解的子系统之外的其他子系统均等效为由与其他系统相连的端口形成的导纳矩阵网络,以替换整体稀疏矩阵中各子系统对应的部分,最后,原来的稀疏矩阵等效为当前求解的子系统部分及其他子系统的端口导纳矩阵网络,其未知量数量可降为数十万到数百万量级,直接求解这个稀疏矩阵,即可获得各未知量的值,将求解的未知量应用到当前求解的子系统,即可获得当前求解的子系统的场的分布,如电位场的分布,进而可以分析当前求解的子系统的直流压降和电流密度分布。由于这个三角形-星形变换是严格的等效,因此这个等效并不影响直流压降和电流密度分析的精度。反复对所有剩下的子系统按上述方法进行操作,即可逐一对所有子系统的直流压降和电流密度进行分析。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例系统级集成电路直流压降的端口等效并行分析方法的流程图;
图2为本发明提供的子系统拆分示意图;
图3为本发明具体实施方式提供的系统级集成电路二维版图三角形网格剖分及其端口定义示意图;
图4为本发明具体实施方式提供的有限元刚度矩阵的等效导纳网络示意图;
图5为本发明具体实施方式提供的星形-三角形变换的原理示意图;图5中的(a)为星形结构示意图,图5中的(b)为三角形结构示意图;
图6为本发明具体实施方式提供的有限元稀疏矩阵的内部节点消去过程示意图;
图7为本发明实施例系统级集成电路直流压降的端口等效并行分析系统的结构框图。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
如图1所示,系统级集成电路直流压降的端口等效并行分析方法:
步骤101:以层为单位将所述系统级超大规模集成电路的所有PCB板、封装的集成电路版图拆分成多个子系统。
步骤102:以每个节点开启的每个进程为一个粗颗粒,建立多个粗颗粒;采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵;所述多端口网络阻抗矩阵以子系统连接其他子系统的外部连接端口为端口。
步骤103:将各所述粗颗粒计算的子系统的外部连接端口以及所述多端口网络阻抗矩阵进行广播,使得所有粗颗粒都获得所有子系统的外部连接端口和所述多端口网络阻抗矩阵。
步骤104:对所有子系统的外部连接端口进行统一编号。
步骤105:采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成整个系统的N*N的多端口网络阻抗矩阵。
步骤106:基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析。
其中,步骤101具体包括:
由于系统级超大规模集成电路包含多个PCB板、多个封装以及每个PCB板和封装都有多个电源层、信号层,可以以层为单位,将整个系统级超大规模集成电路拆分成多个子系统,每个子系统通过外部电路、过孔等与其他子系统进行电气连接,形成整个系统级超大规模集成电路。如图2所示,以层为单位,将整个系统级超大规模集成电路分为w个子系统,每个子系统都包括需要分析直流压降和电流密度的区域(称为场域)、外部电路以及该计算区域与其他计算区域相连的过孔。将每个子系统中相应的场域进行网格剖分,外部电路以及该场域与其他场域之间的过孔与该场域连接的点形成网格剖分节点,这些连接外部电路以及连接该场域与其他场域之间的过孔的网格剖分节点形成了该子系统场域的外部连接端口。
其中,步骤102具体包括:
步骤1021:对该粗颗粒处理的第i个子系统的场域进行网格剖分,并将外部电路与当前层版图连接的点以及不同层之间的过孔与当前层版图连接的点插入到网格中,形成网格节点。
步骤1022:在子系统中对其外部连接端口、外部电路节点和网格节点进行编号,编号的顺序为子系统的外部连接端口在前,其余节点在后。
步骤1023:基于其场域和外部电路列写其场路耦合方程组,形成子系统的稀疏矩阵。
步骤1024:针对该子系统,反复利用星形-三角形变换法消除所述稀疏矩阵除子系统连接其他子系统的外部连接端口之外的内部节点,形成以子系统连接其他子系统的外部连接端口为端口的多端口网络阻抗矩阵。
其中,步骤1023具体包括:
对于直流场模型,所述多层集成电路的三维模型是指直流电场模型中电导率
Figure 545742DEST_PATH_IMAGE004
、电位u的分布均为三维空间坐标(x,y,z)的函数,即:
Figure 156852DEST_PATH_IMAGE005
Figure 713735DEST_PATH_IMAGE006
,其满足以下方程(1):
Figure 387293DEST_PATH_IMAGE007
(1);
边界条件:
Figure 117352DEST_PATH_IMAGE008
(2);
式中,
Figure 707602DEST_PATH_IMAGE009
为第一类边界,n为第二类边界的法向,
Figure 435387DEST_PATH_IMAGE010
为电位u在第一类边界
Figure 986454DEST_PATH_IMAGE009
上的值,用
Figure 129990DEST_PATH_IMAGE011
表示,
Figure 387796DEST_PATH_IMAGE012
为外部电路的体电流密度。
多层超大规模集成电路中实际PCB板或芯片封装的板尺寸远大于金属层的厚度,将多层集成电路的三维直流场问题简化为二维直流场问题。
所述对各层集成电路直流电场二维模型采用有限元法建立的场域求解方程组为方程组:
Figure 348799DEST_PATH_IMAGE014
(3);
式中,所述I(u)为泛函,h为金属层的厚度,
Figure 511796DEST_PATH_IMAGE015
为网格单元e的电导率;
Figure 318078DEST_PATH_IMAGE016
为网格单元e的节点的电位向量;
Figure 695970DEST_PATH_IMAGE017
为网格单元e的面,
Figure 703240DEST_PATH_IMAGE018
表示网格单元e的边。对所述方程组(3)取极值,即形成求解电位场的有限元稀疏矩阵。
Figure 963320DEST_PATH_IMAGE019
为表面电流密度,其是由外部电路产生的未知量,同时,芯片和电路板通常由电压源通过外部电路驱动,因此可以将外部电路和场通过电路的接入点耦合来进行联合求解。
(一)通过电路超节点分析法对超大规模集成电路的外部电路进行分析,得到对称正定的外部电路方程组。具体包括:
(1)对每一个外部电路,生成不包含电压源支路的集成电路的外部电路。
1)定义所有的外部电路节点为初始节点,设置所有所述外部电路节点为超节点,其中,所述初始节点具有初始编号,所述超节点的初始节点设置为本身;
2)将外部电路中所有包含电压源的支路的两个超节点合并为一个超节点,合并该两个超节点的初始节点到合并后的超节点,并删除未被合并的超节点,形成更新的外部电路。
3)判断更新后的外部电路是否包含电压源的支路,在包含电压源的支路时执行步骤2),在不包含电压源的支路时,对所有所述超节点选择一个初始节点作为参考节点,其余初始节点作为非参考节点,其中仅包含一个初始节点的超节点无对应的非参考节点。
4)对所述外部电路所有的所述初始节点依据所述超节点分为参考节点和非参考节点,所述参考节点对应于所述超节点,并对所述参考节点和所述超节点进行重新编号,生成不包含电压源支路的集成电路的外部电路。
(2)对不包含电压源支路的集成电路的外部电路,通过电路超节点分析法建立对称正定的外部电路方程组。
(3)对包含电压源支路的集成电路的外部电路,填入超节点电压向量、超节点电流向量、非参考节点的电压向量、超节点和非参考节点的互导矩阵以及超节点导纳矩阵,生成所述超节点电压向量的外部电路方程组,所述外部电路方程组包含超节点电压向量、超节点电流向量、非参考节点的电压向量、超节点和非参考节点的互导矩阵以及超节点导纳矩阵。
1)所述超节点电压向量是由各超节点参考节点电压构成的向量。
2)所述超节点电流向量是由所有流入每个超节点电流之和构成的向量。
3)所述非参考节点的电压向量长度为所有非参考节点个数,其第p个元素V p 为非参考节点p对其参考节点的电位,所述电位是从非参考节点p到其参考节点的路径上所有理想电压源支路的电压和。
4)所述超节点和非参考节点的互导矩阵的行对应超节点,所述超节点和非参考节点的互导矩阵的列对应非参考点,所述超节点和非参考节点的第p行第q列的元素V pq 是超节点p和非参考点q的互导或非参考节点q的自导,其中,若非参考点q属于超节点p,则所述V pq 为非参考点q的值为正的自导,若非参考点q不属于超节点p,则所述V pq 为超节点p和非参考点q的值为负的互导。
5)所述超节点导纳矩阵的行和列均对应超节点,所述超节点导纳矩阵的第p行对角元素VD p 为第p个超节点的自导,所述VD p 的值为所有与第p个支路相连的导纳和,所述超节点导纳矩阵的所有非VD p 的元素是第pq个超节点的互导,该值为所有连接第pq个超节点支路导纳和的负值。
(二)通过扫描超节点的方式合并所述电场方程组与所述外部电路方程组,建立电场-电路耦合的对称正定方程组。具体的
(1)依据网格节点和外部电路超节点编号,扫描所有的超节点并改变相关的网格节点编号,并在扫描完毕之后重新生成统一连续节点编号。
1)将超节点编号设为在前编号,并将所述网格节点编号设为在后编号,其中,所述网格节点的编号为对其初始编号与所述超节点个数求和得到的数字。
2)根据超节点p包括的节点q,扫描所述网格节点,所述节点q包括参考节点和非参考节点,其中,在网格节点r与所述节点q相连的情况下,将该网格节点r重新编号为q,使该网格节点为所述超节点所在的参考节点或非参考节点。
3)将最后一个所述网格节点的编号改为r,网格节点数减1。
4)判断是否扫描完所有所述超节点,在未扫描完所有所述超节点时执行步骤512,直至扫描完所有超节点。
(2)依据所述统一连续节点编号,合并电场方程组和所述外部电路方程组,形成场路耦合且对称正定的统一方程组。
1)将未知量电压向量填入所述统一方程组,其中,所述未知量电压向量包括作为前部分的超节点的电压以及作为后部分的不与所述外部电路的节点相连的网格节点的电压。
2)将稀疏矩阵填入所述统一方程组,将超节点导纳矩阵填入所述稀疏矩阵,并将有限元刚度矩阵根据所述网格节点的重新编号填入所述稀疏矩阵的相应位置。
3)将右端源向量填入所述统一方程组,根据所述网格节点的重新编号将所述电场方程组对应的右端项填入相应的位置,形成修改后的所述右端项,并将外部电路方程组的右端项合并到所述修改后的右端项前面,建立场路耦合的对称正定的统一方程组,其中,所述外部电路方程组的右端项的位置与所述外部电路的节点编号对应。
根据重新编号的节点编号,电压向量可由如下方式构成:
电压向量的前部分为电路超节点电压,后部分为不与外部电路节点相连的网格节点的电压。形成矩阵后,超节点的编号不再改变,因此矩阵的元素可直接填入稀疏矩阵相同的位置中去。但根据场域求解方程处理得到的有限元单元刚度矩阵则需要根据节点的重新编号填写入到稀疏矩阵相应的位置。由于新的节点编号将外部电路节点排在前面,首先须将有限元方程组有限元单元刚度矩阵对应的右端项填写入相应的位置,形成修改后的右端项,然后,将外部电路的右端项直接合并到修改后的右端项前面,其位置与外部电路的节点编号对应。至此完成整个场路耦合过程。
其中,步骤1024:针对每个子系统,反复利用星形-三角形变换法消除所述稀疏矩阵除子系统连接其他子系统的外部连接端口之外的内部节点,形成以子系统连接其他子系统的外部连接端口为端口的多端口网络阻抗矩阵。
所述三角形-星形变换具体包括:
利用公式
Figure 776555DEST_PATH_IMAGE020
进行三角形-星形变换,以消去所述待处理系统的内部节点;其中,
Figure 195904DEST_PATH_IMAGE021
为导纳网络中与待消去的导纳网络节点关联的第a个导纳网络节点和待消去的导纳网络节点的互导纳,
Figure 498710DEST_PATH_IMAGE022
为导纳网络中与待消去的导纳网络节点关联的第b个导纳网络节点和待消去的导纳网络节点的互导纳,
Figure 183769DEST_PATH_IMAGE023
为与待消去的导纳网络节点关联的第a个导纳网络节点和与待消去的导纳网络节点关联的第b个导纳网络节点的互导纳,对应稀疏矩阵非对角元第a行、第b列的元素,
Figure 738378DEST_PATH_IMAGE024
为导纳网络中与待消去的导纳网络节点关联的第c个导纳网络节点和待消去的导纳网络节点的互导纳,m为与待消去的导纳网络节点关联的导纳网络节点的数量。
作为一个具体的实施例,如图3所示,为一个待处理系统二维版图的三角形网格剖分示意图。如图3所示,整个版图剖分形成8个三角形网格,9个网格剖分节点,其中,节点1,3,8为与待分析的子系统相连的端口网络节点。
针对图3所示的网格剖分,形成的有限元方程组对应的稀疏矩阵为
Figure 622020DEST_PATH_IMAGE025
,因此这个有限元稀疏矩阵等效的导纳网络如图3所示。
图4中的节点对应于有限元矩阵的未知量节点,ab节点之间的互导纳对应稀疏矩阵非对角元第a行、第b列的元素。而节点a的自导纳则为所有节点a相关联的互导纳的和。
由于与待分析的子系统相连的的端口为1,3,8,最终目的是提取端口为1,3,8对应的阻抗网络模型。需要对图4所示的等效导纳网络反复进行星形-三角形变换,以消去非端口节点。
其中,图5为3端口的星形-三角形变换图,图5中的(a)为星形结构示意图,图5中的(b)为三角形结构示意图。图5对应的星形-三角形变换公式为:
Figure 298989DEST_PATH_IMAGE026
(4)
通过公式(4),即可消去内部节点4。
3端口星形-三角形变换可推广到N端口:假设在导纳电路中有N+1个节点,节点N+1与所有节点1,2,…,N相连,那这个N端口的星形-三角形变换公式为:
Figure 392716DEST_PATH_IMAGE027
(5)
基于上述思想和变换方法,即可消去有限元稀疏矩阵非端口的内部节点,最终形成端口的导纳网络。
图6为导纳网络的稀疏矩阵的内部节点消去过程示意图,如图6所示,导纳网络的稀疏矩阵的内部节点消去过程具体为:
(1如图6中的(a)所示,利用电阻的串并联关系消去图4中的节点7和节点9:
Figure 344492DEST_PATH_IMAGE028
Figure 489165DEST_PATH_IMAGE029
(2)如图6中的(b)所示,通过星形-三角形变换
Figure 133773DEST_PATH_IMAGE030
消去节点5,获得
Figure 714796DEST_PATH_IMAGE031
(3)如图6中的(c)所示,利用公式
Figure 673525DEST_PATH_IMAGE032
Figure 531759DEST_PATH_IMAGE033
Figure 222635DEST_PATH_IMAGE034
Figure 166320DEST_PATH_IMAGE035
对图6中的(b)中并联支路的导纳合并。
(4)如图6中的(d)所示,消去节点4,6,2的过程与消去节点5的过程相同,最终形成3端口的导纳矩阵。
(5)最后,形成的端口1,3,8的导纳矩阵如下:
Figure 928740DEST_PATH_IMAGE036
以上式中,
Figure 777833DEST_PATH_IMAGE037
表示节点2,4之间的稀疏矩阵元素
Figure 764244DEST_PATH_IMAGE038
第3次消去后的结果,
Figure 70592DEST_PATH_IMAGE039
表示节点4,7之间的稀疏矩阵元素
Figure 167861DEST_PATH_IMAGE040
的负一次方,其他的类似。
其中,步骤105具体包括:
将该粗颗粒处理的第i个子系统的多端口网络阻抗矩阵进行扩充,原来矩阵各元素的行、列位置由端口在子系统中的编号改为端口在整个系统中统一编号的位置,例如,某个子系统有3个端口,其多端口网络阻抗矩阵为3*3的矩阵,端口编号为1、2、3;整个系统有102个端口,该子系统的3个端口在整个系统中的统一编号为12、34、35,则该子系统的多端口网络阻抗矩阵扩充为102*102,扩充前与扩充后矩阵元素对应如下表所示。
Figure 203950DEST_PATH_IMAGE041
由于所有子系统的多端口网络阻抗矩阵均扩充为102*102的矩阵,直接对所有子系统的多端口网络阻抗矩阵相加即可。
步骤102和步骤105中的粗颗粒并行方法为依据加权CPU时间计算筛选出的并行粗颗粒技术,具体包括如下步骤:
步骤1、根据问题计算特征,将整个计算过程中执行相同类型的所有独立计算的计算程序定义为计算颗粒,并将执行整个计算过程的整个计算程序划分为多个互不重叠的计算颗粒,计算颗粒执行的一个独立计算作为一个计算任务;
步骤2、实现包含所有计算颗粒单次计算的串行计算,根据计算结果统计单次经典计算任务计算所需的CPU时间;
步骤3、计算各计算颗粒的加权CPU时间和整个计算过程的总CPU时间,其中各计算颗粒的加权CPU时间为整个计算过程中各计算颗粒的经典计算次数乘以各计算颗粒单次经典计算任务计算所需的CPU时间;
步骤4、对各计算颗粒按照加权CPU时间的大小进行排序,从大到小选出加权CPU时间之和大于99%总CPU时间的多个计算颗粒,并将选出的每个计算颗粒作为一个并行粗颗粒;
步骤5、执行并行粗颗粒前,采用主进程执行并行粗颗粒之外的计算颗粒;
步骤6、执行一个并行粗颗粒时,根据并行粗颗粒需要执行的所有计算任务,基于随机分配策略,主进程将并行粗颗粒执行的所有计算任务的序列随机打乱,形成新的计算任务序列;
其中,所述随机分配策略的实现方法为:
步骤6-1、将计算任务的序列List0={s},对应生成随机数序列{Rn},s=1,2,3,…,N;
步骤6-2、对序列{Rn}从小到大排序,排序后的序列为{On};
步骤6-3、生成新的不重复的计算任务序列List={Ln},Ln为On在Rn中的位置,实际任务的分配序列按新的不重复的计算任务序列List进行分配;
步骤7、基于文件标记技术和先申请先分配策略,主进程按照新的计算任务序列将并行粗颗粒执行的所有计算任务动态分配到包含主进程的所有进程中,并完成计算任务的并行计算;
所述文件标记技术为:若并行粗颗粒中某计算任务被分配到一进程中,则生成该计算任务的状态文件;另一进程在申请分配某一计算任务时,将尝试生成该计算任务的状态文件,如果该状态文件存在,则表明该计算任务已经被分配,则所述另一进程将自动尝试申请分配下一个计算任务;
所述文件标记技术的实现方法为:
步骤7-1、一进程申请分配第t个计算任务;
步骤7-2、判断第t个计算任务的状态文件Fi是否存在,若存在则跳至步骤7-5,若不存在则跳至步骤7-3;
步骤7-3、生成状态文件Fi;
步骤7-4、完成第t个计算任务的计算;
步骤7-5、判断并行粗颗粒执行的所有计算任务是否全部完成,若未完成则tt+1,并返回步骤7-1,若已完成则跳至步骤7-6;
步骤7-6、结束;
步骤8、重复步骤6~步骤7,依次完成每个并行粗颗粒需要执行的所有计算任务的并行计算;
步骤9、待所有并行粗颗粒需要执行的所有计算任务的并行计算完成后,主进程收集计算结果并进行后处理,完成整个计算过程。
其中,步骤106具体包括:
步骤1061:对于当前粗颗粒处理的第i个子系统,将整个系统的N*N的多端口网络阻抗矩阵中第i个子系统的外部连接端口对应的行、列元素都置为0(即删除所有与第i个子系统外部连接端口相关的元素,后面用第i个子系统的稀疏矩阵替换)。
步骤1062:将整个系统的N*N的多端口网络阻抗矩阵进行扩充,扩充为(N+M-ni)*(N+M-ni) 的稀疏矩阵,其中M为第i个子系统的稀疏矩阵的大小,行和列数大于N的位置填充0,ni为第i个子系统的外部连接端口数量。
步骤1063:修改第i个子系统的外部连接端口在整个系统的N*N的多端口网络阻抗矩阵中的编号为外部连接端口在第i个子系统的稀疏矩阵中的编号,修改其余外部连接端口的编号使得最后所有外部连接端口的端口编号为1~N的连续编号。
步骤1064:修改(扩充)第i个子系统的稀疏矩阵除外部连接端口之外的所有其他节点编号,修改方法为所有节点编号增加N-ni,其中ni为第i个子系统的外部连接端口数量。
步骤1065:直接将扩充为(N+M-ni)*(N+M-ni)的稀疏矩阵和第i个子系统的有限元稀疏矩阵相加,形成最终的第i个子系统的电位场求解稀疏矩阵。
步骤1066:求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布。具体的:求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的电位场u,这个电位场即为第i个子系统场域的直流压降分布;通过公式
Figure 485895DEST_PATH_IMAGE042
计算第i个子系统场域的电流密度分布,式中J为电流密度,E为电场强度,
Figure 607435DEST_PATH_IMAGE043
为电导率,
Figure 508395DEST_PATH_IMAGE044
为梯度算子,u为求解的电位场。
如图7所示,本发明还提供了系统级集成电路直流压降的端口等效并行分析系统,包括:
拆分模块701,用于以层为单位将所述系统级超大规模集成电路的所有PCB板、封装的集成电路版图拆分成多个子系统。
多端口网络阻抗矩阵建立模块702,用于以每个节点开启的每个进程为一个粗颗粒,建立多个粗颗粒;采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵;所述多端口网络阻抗矩阵以子系统连接其他子系统的外部连接端口为端口。包括:
网格划分单元,用于对当前所述粗颗粒处理的第i个子系统的场域进行网格剖分,并将外部电路与当前层版图连接的点以及不同层之间的过孔与当前层版图连接的点插入到网格中,形成网格节点;
编号单元,用于在各子系统中对外部连接端口、外部电路节点和网格节点进行编号,编号的顺序为子系统的外部连接端口在前,其余节点在后;
稀疏矩阵形成单元,用于对每个子系统基于场域和外部电路列写场路耦合方程组,形成子系统的稀疏矩阵;所述稀疏矩阵关联的是所述网格节点和外部电路节点;
消除单元,用于针对每个子系统,反复利用星形-三角形变换法消除所述稀疏矩阵除子系统连接其他子系统的外部连接端口之外的内部节点,形成以子系统连接其他子系统的外部连接端口为端口的多端口网络阻抗矩阵。
广播模块703,用于将各所述粗颗粒计算的子系统的外部连接端口以及所述多端口网络阻抗矩阵进行广播,使得所有粗颗粒都获得所有子系统的外部连接端口和所述多端口网络阻抗矩阵。
编号模块704,用于对所有子系统的外部连接端口进行统一编号。
N*N多端口网络阻抗矩阵形成模块705,用于采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成所述系统级超大规模集成电路的N*N多端口网络阻抗矩阵。具体包括:
第一扩充单元依据所有子系统外部连接端口的统一编号,将当前粗颗粒处理的第i个子系统的多端口网络阻抗矩阵进行扩充,扩充后形成N*N的多端口网络阻抗矩阵,在当前子系统的外部连接端口对应的行和列填充当前子系统的多端口网络阻抗矩阵,其余位置都置为0;
第一相加单元,用于将各子系统扩充后的多端口网络阻抗矩阵相加,得到所述系统级超大规模集成电路的N*N多端口网络阻抗矩阵。
分析模块706,用于基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析。具体包括:
设置单元,用于对于当前粗颗粒处理的第i个子系统,将所述N*N多端口网络阻抗矩阵中第i个子系统的外部连接端口对应的行和列元素都置为0;
第二扩充单元,用于将所述N*N多端口网络阻抗矩阵进行扩充,扩充为(N+M)*(N+M),其中M为第i个子系统的稀疏矩阵的大小,行和列数大于N的位置填充0;
第一修改单元,用于修改第i个子系统的外部连接端口在所述N*N多端口网络阻抗矩阵中的编号为外部连接端口在第i个子系统的稀疏矩阵中的编号,修改其余外部连接端口的编号使得最后所有外部连接端口的端口编号为1~N的连续编号;
第二修改单元,用于修改第i个子系统的稀疏矩阵除外部连接端口之外的所有其他节点编号,所有节点编号增加N-ni,其中ni为第i个子系统的外部连接端口数量;
第二相加单元,用于将扩充为(N+M-ni)*(N+M-ni)的稀疏矩阵和第i个子系统的有限元稀疏矩阵相加,形成最终的第i个子系统的电位场求解稀疏矩阵;
求解单元,用于求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布。
可以看出,以上的702~706模块,构成了本专利实施例的粗颗粒并行计算部分,这些粗颗粒基本上都独立运行,因此极大程度的提高了并行计算效率。
本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
本文中应用了具体个例对本发明的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本发明的方法及其核心思想;同时,对于本领域的一般技术人员,依据本发明的思想,在具体实施方式及应用范围上均会有改变之处。综上所述,本说明书内容不应理解为对本发明的限制。

Claims (7)

1.系统级集成电路直流压降的端口等效并行分析方法,其特征在于,包括:
以层为单位将所述系统级集成电路的所有PCB板、封装的集成电路版图拆分成多个子系统;
以每个节点开启的每个进程为一个粗颗粒,建立多个粗颗粒;采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵;所述多端口网络阻抗矩阵以子系统连接其他子系统的外部连接端口为端口;
将各所述粗颗粒计算的子系统的外部连接端口以及所述多端口网络阻抗矩阵进行广播,使得所有粗颗粒都获得所有子系统的外部连接端口和所述多端口网络阻抗矩阵;
对所有子系统的外部连接端口进行统一编号;
采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成整个系统的N*N的多端口网络阻抗矩阵;
基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析;
其中,所述采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵,具体包括:
对当前所述粗颗粒处理的第i个子系统的场域进行网格剖分,并将外部电路与当前层版图连接的点以及不同层之间的过孔与当前层版图连接的点插入到网格中,形成网格节点;
在各子系统中对外部连接端口、外部电路节点和网格节点进行编号,编号的顺序为子系统的外部连接端口在前,其余节点在后;
对每个子系统基于场域和外部电路列写场路耦合方程组,形成子系统的稀疏矩阵;所述稀疏矩阵关联的是所述网格节点和外部电路节点;
针对每个子系统,反复利用星形-三角形变换法消除所述稀疏矩阵除子系统连接其他子系统的外部连接端口之外的内部节点,形成以子系统连接其他子系统的外部连接端口为端口的多端口网络阻抗矩阵。
2.根据权利要求1所述的系统级集成电路直流压降的端口等效并行分析方法,其特征在于,所述采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成所述系统级集成电路的N*N多端口网络阻抗矩阵,具体包括:
依据所有子系统外部连接端口的统一编号,将当前粗颗粒处理的第i个子系统的多端口网络阻抗矩阵进行扩充,扩充后形成N*N的多端口网络阻抗矩阵,在当前子系统的外部连接端口对应的行和列填充当前子系统的多端口网络阻抗矩阵,其余位置都置为0;
将各子系统扩充后的多端口网络阻抗矩阵相加,得到所述系统级集成电路的N*N多端口网络阻抗矩阵。
3.根据权利要求1所述的系统级集成电路直流压降的端口等效并行分析方法,其特征在于,所述基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析,具体包括:
对于当前粗颗粒处理的第i个子系统,将所述N*N多端口网络阻抗矩阵中第i个子系统的外部连接端口对应的行和列元素都置为0;
将所述N*N多端口网络阻抗矩阵进行扩充,扩充为(N+M-ni)*(N+M-ni) 的稀疏矩阵,其中M为第i个子系统的稀疏矩阵的大小,行和列数大于N的位置填充0,ni为第i个子系统的外部连接端口数量;
修改第i个子系统的外部连接端口在所述N*N多端口网络阻抗矩阵中的编号为外部连接端口在第i个子系统的稀疏矩阵中的编号,修改其余外部连接端口的编号使得最后所有外部连接端口的端口编号为1~N的连续编号;
修改第i个子系统的稀疏矩阵除外部连接端口之外的所有其他节点编号,所有节点编号增加N-ni,其中ni为第i个子系统的外部连接端口数量;
将扩充为(N+M-ni)*(N+M-ni)的稀疏矩阵和第i个子系统的有限元稀疏矩阵相加,形成最终的第i个子系统的电位场求解稀疏矩阵;
求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布。
4.根据权利要求3所述的系统级集成电路直流压降的端口等效并行分析方法,其特征在于,所述求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布,具体包括:
求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的电位场u,这个电位场即为第i个子系统场域的直流压降分布;
通过公式
Figure DEST_PATH_IMAGE002
计算第i个子系统场域的电流密度分布,式中J为电流密度,E为电场强度,
Figure DEST_PATH_IMAGE004
为电导率,
Figure DEST_PATH_IMAGE006
为梯度算子,u为求解的电位场。
5.系统级集成电路直流压降的端口等效并行分析系统,其特征在于,包括:
拆分模块,用于以层为单位将所述系统级集成电路的所有PCB板、封装的集成电路版图拆分成多个子系统;
多端口网络阻抗矩阵建立模块,用于以每个节点开启的每个进程为一个粗颗粒,建立多个粗颗粒;采用粗颗粒并行的方法,各个所述粗颗粒同步建立多个子系统的多端口网络阻抗矩阵;所述多端口网络阻抗矩阵以子系统连接其他子系统的外部连接端口为端口;
广播模块,用于将各所述粗颗粒计算的子系统的外部连接端口以及所述多端口网络阻抗矩阵进行广播,使得所有粗颗粒都获得所有子系统的外部连接端口和所述多端口网络阻抗矩阵;
编号模块,用于对所有子系统的外部连接端口进行统一编号;
N*N多端口网络阻抗矩阵形成模块,用于采用粗颗粒并行的方法,每个粗颗粒独立的依据所有子系统外部连接端口的统一编号,对所有子系统的多端口网络阻抗矩阵进行合并,形成所述系统级集成电路的N*N多端口网络阻抗矩阵;
分析模块,用于基于所述N*N多端口网络阻抗矩阵,采用粗颗粒并行的方法对每个子系统的场域的直流压降和电流密度进行分析;
其中,所述多端口网络阻抗矩阵建立模块包括:
网格划分单元,用于对当前所述粗颗粒处理的第i个子系统的场域进行网格剖分,并将外部电路与当前层版图连接的点以及不同层之间的过孔与当前层版图连接的点插入到网格中,形成网格节点;
编号单元,用于在各子系统中对外部连接端口、外部电路节点和网格节点进行编号,编号的顺序为子系统的外部连接端口在前,其余节点在后;
稀疏矩阵形成单元,用于对每个子系统基于场域和外部电路列写场路耦合方程组,形成子系统的稀疏矩阵;所述稀疏矩阵关联的是所述网格节点和外部电路节点;
消除单元,用于针对每个子系统,反复利用星形-三角形变换法消除所述稀疏矩阵除子系统连接其他子系统的外部连接端口之外的内部节点,形成以子系统连接其他子系统的外部连接端口为端口的多端口网络阻抗矩阵。
6.根据权利要求5所述的系统级集成电路直流压降的端口等效并行分析系统,其特征在于,所述N*N多端口网络阻抗矩阵形成模块具体包括:
第一扩充单元依据所有子系统外部连接端口的统一编号,将当前粗颗粒处理的第i个子系统的多端口网络阻抗矩阵进行扩充,扩充后形成N*N的多端口网络阻抗矩阵,在当前子系统的外部连接端口对应的行和列填充当前子系统的多端口网络阻抗矩阵,其余位置都置为0;
第一相加单元,用于将各子系统扩充后的多端口网络阻抗矩阵相加,得到所述系统级集成电路的N*N多端口网络阻抗矩阵。
7.根据权利要求5所述的系统级集成电路直流压降的端口等效并行分析系统,其特征在于,所述分析模块具体包括:
设置单元,用于对于当前粗颗粒处理的第i个子系统,将所述N*N多端口网络阻抗矩阵中第i个子系统的外部连接端口对应的行和列元素都置为0;
第二扩充单元,用于将所述N*N多端口网络阻抗矩阵进行扩充,扩充为(N+M-ni)*(N+M-ni) 的稀疏矩阵,其中M为第i个子系统的稀疏矩阵的大小,行和列数大于N的位置填充0,ni为第i个子系统的外部连接端口数量;
第一修改单元,用于修改第i个子系统的外部连接端口在所述N*N多端口网络阻抗矩阵中的编号为外部连接端口在第i个子系统的稀疏矩阵中的编号,修改其余外部连接端口的编号使得最后所有外部连接端口的端口编号为1~N的连续编号;
第二修改单元,用于修改第i个子系统的稀疏矩阵除外部连接端口之外的所有其他节点编号,所有节点编号增加N-ni,其中ni为第i个子系统的外部连接端口数量;
第二相加单元,用于将扩充为(N+M-ni)*(N+M-ni)的稀疏矩阵和第i个子系统的有限元稀疏矩阵相加,形成最终的第i个子系统的电位场求解稀疏矩阵;
求解单元,用于求解最终的第i个子系统的电位场求解稀疏矩阵获得第i个子系统场域的直流压降和电流密度分布。
CN202011513360.3A 2020-12-21 2020-12-21 系统级集成电路直流压降的端口等效并行分析方法及系统 Active CN112307709B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011513360.3A CN112307709B (zh) 2020-12-21 2020-12-21 系统级集成电路直流压降的端口等效并行分析方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011513360.3A CN112307709B (zh) 2020-12-21 2020-12-21 系统级集成电路直流压降的端口等效并行分析方法及系统

Publications (2)

Publication Number Publication Date
CN112307709A CN112307709A (zh) 2021-02-02
CN112307709B true CN112307709B (zh) 2021-04-06

Family

ID=74487373

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011513360.3A Active CN112307709B (zh) 2020-12-21 2020-12-21 系统级集成电路直流压降的端口等效并行分析方法及系统

Country Status (1)

Country Link
CN (1) CN112307709B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112989746B (zh) * 2021-04-27 2021-08-20 北京智芯仿真科技有限公司 一种多线程管理的集成电路仿真粗颗粒并行方法及装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272840A1 (en) * 2006-01-17 2008-11-06 Excem Sas Multiple-Input and Multiple-Output Amplifier
US20110074502A1 (en) * 2008-07-11 2011-03-31 Excem Multiple-input and multiple-output amplifier having pseudo-differential inputs
CN106055401A (zh) * 2016-06-13 2016-10-26 北京唯智佳辰科技发展有限责任公司 海量计算粗颗粒并行的自动启停及计算任务动态分配方法
CN111881641A (zh) * 2020-06-08 2020-11-03 北京智芯仿真科技有限公司 多进程自适应分配的多层超大规模集成电路场路耦合方法
CN111898330A (zh) * 2020-06-08 2020-11-06 北京智芯仿真科技有限公司 基于多层次并行策略的集成电路电磁响应计算方法及装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080272840A1 (en) * 2006-01-17 2008-11-06 Excem Sas Multiple-Input and Multiple-Output Amplifier
US20110074502A1 (en) * 2008-07-11 2011-03-31 Excem Multiple-input and multiple-output amplifier having pseudo-differential inputs
CN106055401A (zh) * 2016-06-13 2016-10-26 北京唯智佳辰科技发展有限责任公司 海量计算粗颗粒并行的自动启停及计算任务动态分配方法
CN111881641A (zh) * 2020-06-08 2020-11-03 北京智芯仿真科技有限公司 多进程自适应分配的多层超大规模集成电路场路耦合方法
CN111898330A (zh) * 2020-06-08 2020-11-06 北京智芯仿真科技有限公司 基于多层次并行策略的集成电路电磁响应计算方法及装置

Also Published As

Publication number Publication date
CN112307709A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
CN112287625B (zh) 一种系统级集成电路直流压降的并行分析方法及系统
CN111898330B (zh) 基于多层次并行策略的集成电路电磁响应计算方法及装置
CN111881641A (zh) 多进程自适应分配的多层超大规模集成电路场路耦合方法
JP2719509B2 (ja) グラフ分割化システム
Feng et al. Fast thermal analysis on GPU for 3D ICs with integrated microchannel cooling
US6523154B2 (en) Method for supply voltage drop analysis during placement phase of chip design
CN110688807B (zh) 一种多层集成电路直流电场的场路耦合方法及装置
CN111898332B (zh) 超大规模集成电路频域仿真自适应频点提取与计算方法
TWI845737B (zh) 執行自動化整合扇出晶圓級封裝佈線的方法及系統、及其非暫時性電腦可讀媒體
CN111737947A (zh) 一种基于场路耦合的集成电路全波ibis模型提取方法及装置
CN112307709B (zh) 系统级集成电路直流压降的端口等效并行分析方法及系统
CN114330215A (zh) 一种快速处理集成电路版图走线的电磁仿真方法及装置
Yu et al. Efficient parallel power grid analysis via additive schwarz method
CN115600550A (zh) 基于端口电阻确定集成电路版图设计缺陷的精准检测方法
CN112307710B (zh) 一种系统级集成电路的直流压降分析方法及系统
Zhang et al. IR-drop modeling and reduction for high-performance printed circuit boards
CN116522854B (zh) 多供电系统的集成电路仿真模型生成与计算方法及系统
CN112287627B (zh) 一种系统级集成电路直流压降的端口等效分析方法及系统
Achar et al. Parallel and scalable transient simulator for power grids via waveform relaxation (PTS-PWR)
JP2003233637A (ja) 半導体集積回路の電源電圧ドロップ・シミュレーション方法及び装置
Ozdal et al. Algorithms for simultaneous escape routing and layer assignment of dense PCBs
CN112818585B (zh) 集成电路层间耦合的迭代计算并行颗粒的划分方法及装置
Farooq et al. Inter-FPGA interconnect topologies exploration for multi-FPGA systems
Vincenzi et al. Accelerating thermal simulations of 3D ICs with liquid cooling using neural networks
CN115238634A (zh) 一种系统级集成电路的直流压降分析系统及分析方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant