CN112307700B - 可编程器件的位流并行生成方法及系统 - Google Patents

可编程器件的位流并行生成方法及系统 Download PDF

Info

Publication number
CN112307700B
CN112307700B CN201911299816.8A CN201911299816A CN112307700B CN 112307700 B CN112307700 B CN 112307700B CN 201911299816 A CN201911299816 A CN 201911299816A CN 112307700 B CN112307700 B CN 112307700B
Authority
CN
China
Prior art keywords
configuration
bit stream
tile
file
bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911299816.8A
Other languages
English (en)
Other versions
CN112307700A (zh
Inventor
白利琼
向明艳
鞠瑜华
周影
柴政
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Hua Microelectronics Technology Co ltd
Original Assignee
Chengdu Hua Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Hua Microelectronics Technology Co ltd filed Critical Chengdu Hua Microelectronics Technology Co ltd
Priority to CN201911299816.8A priority Critical patent/CN112307700B/zh
Publication of CN112307700A publication Critical patent/CN112307700A/zh
Application granted granted Critical
Publication of CN112307700B publication Critical patent/CN112307700B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明属于大规模集成电路电子设计技术领域。为缩短位流生成花费的时间，提高位流生成的效率，本发明提供了可编程器件的位流并行生成方法及系统，对位流模型文件和网表文件进行解析，对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算，将并行计算得到的配置数据合并，计算或更新所有全局配置比特点的配置数据，生成位流文件的文件头部信息和配置生成命令字信息，以及生成位流文件。本发明的方法及系统并行的位流生成技术，比传统的位流生成工具速度快，效率更高，更适用于现在的超大规模FPGA；通用性强，能够应用于多种结构的可编程器件，极大缩短了位流配置时间。

Description

可编程器件的位流并行生成方法及系统
技术领域
本发明属于大规模集成电路电子设计技术领域，特别涉及可编程器件的位流并行生成方法及系统。
背景技术
可编程器件具有便于修改、上市时间快、设计灵活、成本低、生命周期长等特点，已在通信、汽车电子、工业控制等多个领域广泛应用。EDA工具是可编程器件设计和生产的必备工具，为集成电路行业提供了越来越重要的发展支撑。EDA工具的工作流程包括综合、映射、布局、布线、位流生成、编程下载、时序分析、IP集成管理和实时片上调试等。位流(bits)包含一个FPGA上所有可配置资源应该如何配置的全部信息，故位流的生成是决定FPGA功能的关键环节。
传统的位流生成工具采用串行计算，通过顺序解析布局布线之后得到的网表文件，根据网表信息和位流模型计算每个比特位的值。对于超大规模可编程器件设计来说，生成位流花费的时间超长，效率低下。
发明内容
有鉴于此，本发明的目的在于缩短位流生成花费的时间，提高位流生成的效率。
为解决上述技术问题，本发明提供了一种可编程器件的位流并行生成方法，其特征在于包括：
对位流模型文件和网表文件进行解析和存储的步骤；该步骤中，解析位流模型文件获得全局配置比特点阵列和瓦片(tile)配置比特点阵列，全局配置比特点阵列中包括了全局配置比特点每个点位的布尔表达式，瓦片(tile)配置比特点阵列中包括了瓦片(tile)配置比特点每个点位的布尔表达式；解析网表文件获得瓦片(tile)配置属性列表和全局配置属性列表；将解析位流模型文件和网表文件获得的数据，建立索引分类别进行存储并设置为共享只读模式，以便提高并行生成位流时的读取效率以及方便数据共享；
对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算的步骤；在该步骤中，先根据并行计算粒度将瓦片(tile)配置比特点阵列划分为一个个配置单元，然后并行启动P个计算子线程，P≥2，主线程从瓦片(tile)配置比特点阵列中取出未计算的配置单元分配给P个计算子线程并行计算，计算时计算子线程从瓦片(tile)配置比特点阵列中查询相应点位的布尔表达式，从瓦片(tile)配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，整个配置单元计算完毕后将该配置单元的配置数据反馈给主线程，并接收下一个配置单元进行计算，直到配置单元列表的所有配置单元都计算完毕；
将并行计算得到的配置数据合并的步骤；该步骤中将各计算子线程反馈的配置数据合并，得到所有属于瓦片(tile)的配置比特点的配置数据；
计算所有全局配置比特点的配置数据的步骤；该步骤中，计算时从全局配置比特点阵列中查询相应点位的布尔表达式，从全局配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，全局配置比特点阵列中的所有点位计算完毕后获得全局配置比特点的配置数据；
生成位流文件的文件头部信息和配置生成命令字信息的步骤；
生成位流文件的步骤，该步骤中根据位流文件格式要求将文件头部信息、配置生成命令字信息、所有全局配置比特点的配置数据和所有瓦片(tile)配置比特点的配置数据合成为位流文件。
进一步的，所述方法中将并行计算得到的配置数据合并由主线程完成，或者由主线程将该任务分配给合并子线程去完成。
进一步的，所述方法中解析位流模型文件和网表文件时，先判断目标器件对应的模型是否存在，如果存在，则根据目标器件对应的模型解析位流模型文件，否则，报告错误；然后，解析网表文件。
进一步的，所述方法还包括对位流文件进行CRC校验的步骤。
进一步的，所述方法中所述并行计算粒度是瓦片(tile)、单个配置比特点(bit)或者区域，所述区域由多个配置比特点或者多个瓦片(tile)组成。
本发明还提供了一种采用上述方法的可编程器件的位流并行生成系统，其特征在于包括器件模型解析模块、网表解析模块、存储模块和位流生成模块；
器件解析模块负责位流模型文件解析，将解析位流模型文件获得的数据，建立索引分类别存储于存储模块；
网表解析模块负责解析网表文件解析，将解析网表文件中获得的数据，建立索引分类别存储于存储模块；
存储模块，存储器件解析模块和网表解析模块送来的数据，并以共享只读模式供位流生成模块调用；
位流生成模块负责位流文件的生成，包括对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算、将并行计算得到的配置数据合并、计算所有全局配置比特点的配置数据、生成位流文件的文件头部信息和配置生成命令字信息、以及生成位流文件。
进一步的，本发明的系统还包括CRC校验模块，负责对位流生成模块生成的位流文件进行CRC校验。
进一步的，本发明的系统中并行计算粒度是瓦片(tile)、单个配置比特点(bit)或者区域，所述区域由多个配置比特点或者多个瓦片(tile)组成。
有益效果
本发明提出的可编程器件的位流并行生成方法及系统采用并行的位流生成技术，比传统的位流生成工具速度快，效率更高，更适用于现在的超大规模FPGA；本发明通用性强，能够应用于多种结构的可编程器件，极大缩短了位流码配置时间。
附图说明
图1是本发明可编程器件的位流并行生成系统的组成结构图；
图2是本发明可编程器件的位流并行方法的主流程图；
图3是本发明具体实施方式的主流程图；
图4是本发明具体实施方式的位流并行计算流程图；
图5是本发明的具体实施方式的并行计算系统原理图。
具体实施方式
下面结合附图对本发明的具体实施方式进行详细的说明。
位流包含一个FPGA上所有可配置资源应该如何配置的全部信息，故位流的生成是决定FPGA功能的关键环节。位流生成所需的输入是布线后的网表文件和位流模型文件，输出是位流文件。位流文件包括文件头部信息、配置命令字信息、配置比特点的配置信息。可编程器件在其配置时，一个配置比特点要不属于一个瓦片(tile)，要不属于全局配置(全局配置点很少)，本身具备并行计算的条件。其中瓦片(tile)的配置点计算量占据整个位流文件计算量的95％以上，因此，优化瓦片(tile)配置点计算就能够优化整个位流文件生成的时间。所以本发明提出并行生成位流配置的方法。
本发明提供的位流生成系统可根据布局布线后产生的网表文件生成可用于下载的位流文件。如图1所示，位流生成系统按功能可以分为四个模块：器件模型解析模块、网表解析模块、存储模块和位流生成模块；器件解析模块负责位流模型文件进行解析，将解析位流模型文件获得的数据，建立索引分类别存储于存储模块；网表解析模块负责解析网表文件进行解析，将解析网表文件中获得的数据，建立索引分类别存储于存储模块；存储模块，存储器件解析模块和网表解析模块送来的数据，并以共享只读模式供位流生成模块调用；位流生成模块负责位流文件的生成，包括对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算、将并行计算得到的配置数据合并、计算或更新所有全局配置比特点的配置数据、生成位流文件的文件头部信息和配置生成命令字信息、以及生成位流文件。每个配置比特点的布尔表达式会根据网表文件中的配置属性确定表达式中每个代数值为True或False，从而计算出整个表达式的值。
图2给出了本发明可编程器件的位流并行方法的主流程图，参照附图可知，本发明的可编程器件的位流并行生成方法，包括：
对位流模型文件和网表文件进行解析和存储的步骤101；该步骤中，该步骤中，解析位流模型文件获得全局配置比特点阵列globalBits和瓦片(tile)配置比特点阵列tileBits，全局配置比特点阵列globalBits中包括了全局配置比特点每个点位的布尔表达式，瓦片(tile)配置比特点阵列tileBits中包括了瓦片(tile)配置比特点每个点位的布尔表达式；解析网表文件获得瓦片(tile)配置属性列表tileList和全局配置属性列表globalList；将解析位流模型文件和网表文件获得的信息，建立索引分类别进行存储并设置为共享只读模式，以便提高并行生成位流时的读取效率以及方便数据共享；
对瓦片(tile)配置单元列表中的配置比特点进行并行计算的步骤102；在该步骤中，先根据并行计算粒度将瓦片(tile)配置比特点阵列划分为一个个配置单元，然后并行启动P个计算子线程(P≥2)，主线程从瓦片(tile)配置比特点阵列中取出未计算的配置单元分配给P个计算子线程并行计算，计算时计算子线程从瓦片(tile)配置比特点阵列中查询相应点位的布尔表达式，从瓦片(tile)配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，整个配置单元计算完毕后将该配置单元的配置数据反馈给主线程，并接收下一个配置单元进行计算，直到配置单元列表的所有配置单元都计算完毕；
将并行计算得到的配置数据合并的步骤103；该步骤中将各计算子线程反馈的配置数据合并，得到所有属于瓦片(tile)的配置比特点的配置数据；
计算所有全局配置比特点的配置数据的步骤104；该步骤中，计算时从全局配置比特点阵列中查询相应点位的布尔表达式，从全局配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，全局配置比特点阵列中的所有点位计算完毕后获得全局配置比特点的配置数据；
生成位流文件的文件头部信息和配置生成命令字信息的步骤105；
生成位流文件的步骤106；该步骤中根据位流文件格式要求将文件头部信息、配置生成命令字信息、所有全局配置比特点的配置数据和所有瓦片(tile)配置比特点的配置数据合成为位流文件。
将各计算子线程反馈的配置数据合并由主线程完成，或者由主线程将该任务分配给合并子线程去完成。
上述方法中，将并行计算得到的配置数据合并由主线程完成，或者由主线程将该任务分配给合并子线程去完成；步骤104可以在步骤102和步骤103之前、同时或者之后完成；另外，所述并行计算粒度是瓦片(tile)、单个配置比特点(bit)或者区域，所述区域由多个配置比特点或者多个瓦片(tile)组成。
在本发明的具体实施方式中，位流生成系统虽然可根据布局布线后产生的网表文件生成可用于下载的位流文件，然而不同器件的资源种类和数量差异较大，而且不同器件中的同一类型资源配置方式也存在差异。因此，在生成位流前，首先需要获取相关器件的位流模型文件，位流模型文件包括包含瓦片(tile)的配置范围、配置内容等配置基础信息；然后根据瓦片(tile)个数分多个线程分析网表以获得所用到的芯片资源和连接关系等信息，进行分类、存储并生成基于瓦片(tile)的位流信息，最后用主线程进行位流的合并，参照图3、图4和图5，本发明一实施例的具体步骤如下：
步骤1：判断目标器件对应的模型是否存在，若存在，则跳转到步骤2，若不存在，则输出报告错误信息；
步骤2：解析模型获取位流模型文件，若解析成功，则跳转到步骤3，若解析不成功，则输出报告错误信息；
步骤3：读入并解析经过物理实现后的电路网表文件；
步骤4：根据位流模型文件以及网表文件采用并行方式生成位流；
步骤5：生成头文件信息，生成命令字信息；
步骤6：判断是否进行CRC校验，是则计算并更新CRC数据，否则跳转至步骤7；
步骤7：根据用户对生成格式选择，输出位流文件。
其中步骤4可具体包括,
步骤4.1，根据位流模型文件、网表文件并行计算出所有瓦片(tile)的位流阵列；该步骤包括,
步骤4.1.1：主线程解析网表文件和位流模型文件，存储解析结果并设置为共享只读模式，从解析结果获取所有需要计算的瓦片(tile)列表；
步骤4.1.1：启动P个计算子线程(P≥2)，主线程从瓦片(tile)列表中取出未计算的瓦片(tile)分配给P个线程并行计算，一个子线程一个时刻只计算一个瓦片(tile)相关的位流配置点，计算完毕后将结果反馈给主线程，并接收下一个瓦片(tile)进行计算；主线程分配完所有线程并接收到计算结果后关闭子线程；
步骤4.2，将计算出的位流阵列进行合并，合并所有瓦片(tile)配置数据；一种方案是，主线程接收到P个子线程反馈的数据后进行存储，直至最后一个瓦片(tile)的数据返回后，根据位流模型进行合并，形成所有瓦片(tile)配置矩阵；第二个方案是，启动一个合并子线程，该子线程接收主线程不断发送来的待合并数据，根据位流模型中相关比特点的位置信息将比特数据更新到所有瓦片(tile)配置信息的矩阵中，主线程给该子线程发送最后一个合并数据时，也一并发送一个结束信号，子线程合并完最后一个合并数据后，合并后的所有瓦片(tile)配置矩阵反馈给主线程。
步骤4.3，根据模型、网表更新全局配置位流，可以由主线程计算并更新全局配置相关配置点，也可由主线程分配子线程计算全局配置相关设置点。
以上仅为发明的优选实施例而已，并不用以限制本发明，凡在本发明的思想原则内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种可编程器件的位流并行生成方法，其特征在于包括：
对位流模型文件和网表文件进行解析和存储的步骤；该步骤中，解析位流模型文件获得全局配置比特点阵列和瓦片(tile)配置比特点阵列，全局配置比特点阵列中包括了全局配置比特点每个点位的布尔表达式，瓦片(tile)配置比特点阵列中包括了瓦片(tile)配置比特点每个点位的布尔表达式；解析网表文件获得瓦片(tile)配置属性列表和全局配置属性列表；将解析位流模型文件和网表文件获得的数据，建立索引分类别进行存储并设置为共享只读模式，以便提高并行生成位流时的读取效率以及方便数据共享；
对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算的步骤；在该步骤中，先根据并行计算粒度将瓦片(tile)配置比特点阵列划分为一个个配置单元，然后并行启动P个计算子线程，P≥2，主线程从瓦片(tile)配置比特点阵列中取出未计算的配置单元分配给P个计算子线程并行计算，计算时计算子线程从瓦片(tile)配置比特点阵列中查询相应点位的布尔表达式，从瓦片(tile)配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，整个配置单元计算完毕后将该配置单元的配置数据反馈给主线程，并接收下一个配置单元进行计算，直到配置单元列表的所有配置单元都计算完毕；
将并行计算得到的配置数据合并的步骤；该步骤中将各计算子线程反馈的配置数据合并，得到所有属于瓦片(tile)的配置比特点的配置数据；
计算所有全局配置比特点的配置数据的步骤；该步骤中，计算时从全局配置比特点阵列中查询相应点位的布尔表达式，从全局配置属性列表中查询相应点位的配置属性，从而计算出相应点位的值，全局配置比特点阵列中的所有点位计算完毕后获得全局配置比特点的配置数据；
生成位流文件的文件头部信息和配置生成命令字信息的步骤；
生成位流文件的步骤，该步骤中根据位流文件格式要求将文件头部信息、配置生成命令字信息、所有全局配置比特点的配置数据和所有瓦片(tile)配置比特点的配置数据合成为位流文件。
2.一种如权利要求1所述的可编程器件的位流并行生成方法，其特征在于将并行计算得到的配置数据合并由主线程完成，或者由主线程将该任务分配给合并子线程去完成。
3.一种如权利要求1所述的可编程器件的位流并行生成方法，其特征在于解析位流模型文件和网表文件时，先判断目标器件对应的模型是否存在，如果存在，则根据目标器件对应的模型解析位流模型文件，否则，报告错误；然后，解析网表文件。
4.一种如权利要求1所述的可编程器件的位流并行生成方法，其特征在于还包括对位流文件进行CRC校验的步骤。
5.一种如权利要求1-4之一所述的可编程器件的位流并行生成方法，其特征在于，所述并行计算粒度是瓦片(tile)、单个配置比特点(bit)或者区域，所述区域由多个配置比特点或者多个瓦片(tile)组成。
6.一种采用如权利要求1-3之一所述方法的可编程器件的位流并行生成系统，其特征在于包括器件模型解析模块、网表解析模块、存储模块和位流生成模块；
器件解析模块负责位流模型文件解析，将解析位流模型文件获得的数据，建立索引分类别存储于存储模块；
网表解析模块负责解析网表文件解析，将解析网表文件中获得的数据，建立索引分类别存储于存储模块；
存储模块，存储器件解析模块和网表解析模块送来的数据，并以共享只读模式供位流生成模块调用；
位流生成模块负责位流文件的生成，包括对瓦片(tile)配置比特点阵列中的配置比特点进行并行计算、将并行计算得到的配置数据合并、计算所有全局配置比特点的配置数据、生成位流文件的文件头部信息和配置生成命令字信息、以及生成位流文件。
7.一种采用如权利要求6所述的可编程器件的位流并行生成系统，其特征在于还包括CRC校验模块，负责对位流生成模块生成的位流文件进行CRC校验。
8.一种采用如权利要求6或7所述的可编程器件的位流并行生成系统，其特征在于，并行计算粒度是瓦片(tile)、单个配置比特点(bit)或者区域，所述区域由多个配置比特点或者多个瓦片(tile)组成。
CN201911299816.8A 2019-12-17 2019-12-17 可编程器件的位流并行生成方法及系统 Active CN112307700B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911299816.8A CN112307700B (zh) 2019-12-17 2019-12-17 可编程器件的位流并行生成方法及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911299816.8A CN112307700B (zh) 2019-12-17 2019-12-17 可编程器件的位流并行生成方法及系统

Publications (2)

Publication Number Publication Date
CN112307700A CN112307700A (zh) 2021-02-02
CN112307700B true CN112307700B (zh) 2022-07-29

Family

ID=74336281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911299816.8A Active CN112307700B (zh) 2019-12-17 2019-12-17 可编程器件的位流并行生成方法及系统

Country Status (1)

Country Link
CN (1) CN112307700B (zh)

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124889A (zh) * 1993-12-23 1996-06-19 株式会社理光 数据并行编码和译码的方法和装置
US7397272B1 (en) * 2006-02-28 2008-07-08 Xilinx, Inc. Parallel configuration of programmable devices
CN103914580A (zh) * 2012-12-31 2014-07-09 复旦大学 一种用于fpga电路位流仿真的方法
CN103975596A (zh) * 2011-10-24 2014-08-06 高通股份有限公司 用于视频译码的瓦片的分组
CN105589736A (zh) * 2015-12-21 2016-05-18 西安电子科技大学 基于网表分割和多线程并行的硬件描述语言仿真加速方法
CN105843982A (zh) * 2016-03-07 2016-08-10 深圳市紫光同创电子有限公司 用于可编程逻辑器件的位流生成方法、装置及设计系统
CN106851290A (zh) * 2011-03-10 2017-06-13 夏普株式会社 解码方法、解码装置、编码方法以及编码装置
CN107390116A (zh) * 2017-07-27 2017-11-24 中科亿海微电子科技（苏州）有限公司 Fpga器件并行模式配置的装置及方法
CN107945827A (zh) * 2017-10-29 2018-04-20 西安空间无线电技术研究所 一种基于Virtex5器件的位流文件解析方法及定时刷新方法
CN108287932A (zh) * 2017-01-10 2018-07-17 上海复旦微电子集团股份有限公司 一种基于解析方法的总体fpga自动化布局方法
EP3355196A1 (en) * 2017-01-27 2018-08-01 Menta Fpga and method of operation
CN109543217A (zh) * 2018-10-16 2019-03-29 成都华微电子科技有限公司 串行等效的fpga并行布局方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11106467B2 (en) * 2016-04-28 2021-08-31 Microsoft Technology Licensing, Llc Incremental scheduler for out-of-order block ISA processors

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1124889A (zh) * 1993-12-23 1996-06-19 株式会社理光 数据并行编码和译码的方法和装置
US7397272B1 (en) * 2006-02-28 2008-07-08 Xilinx, Inc. Parallel configuration of programmable devices
CN106851290A (zh) * 2011-03-10 2017-06-13 夏普株式会社 解码方法、解码装置、编码方法以及编码装置
CN103975596A (zh) * 2011-10-24 2014-08-06 高通股份有限公司 用于视频译码的瓦片的分组
CN103914580A (zh) * 2012-12-31 2014-07-09 复旦大学 一种用于fpga电路位流仿真的方法
CN105589736A (zh) * 2015-12-21 2016-05-18 西安电子科技大学 基于网表分割和多线程并行的硬件描述语言仿真加速方法
CN105843982A (zh) * 2016-03-07 2016-08-10 深圳市紫光同创电子有限公司 用于可编程逻辑器件的位流生成方法、装置及设计系统
CN108287932A (zh) * 2017-01-10 2018-07-17 上海复旦微电子集团股份有限公司 一种基于解析方法的总体fpga自动化布局方法
EP3355196A1 (en) * 2017-01-27 2018-08-01 Menta Fpga and method of operation
CN107390116A (zh) * 2017-07-27 2017-11-24 中科亿海微电子科技（苏州）有限公司 Fpga器件并行模式配置的装置及方法
CN107945827A (zh) * 2017-10-29 2018-04-20 西安空间无线电技术研究所 一种基于Virtex5器件的位流文件解析方法及定时刷新方法
CN109543217A (zh) * 2018-10-16 2019-03-29 成都华微电子科技有限公司 串行等效的fpga并行布局方法

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
A Comprehensive FPGA Reverse Engineering Tool-Chain:From Bitstream to RTL Code;Tao Zhang等;《IEEE Access》;20190227;第7卷;第38379-38389页 *
From software threads to parallel hardware in high-level synthesis for FPGAs;Jongsok Choi等;《2013 International Conference on Field-Programmable Technology(FPT)》;20140123;第270-277页 *
一种混合并行XML解析方法;方跃坚等;《软件学报》;20130615;第24卷(第06期);第1196-1206页 *
一种高速FPGA配置电路设计;毛劲松等;《复旦学报(自然科学版)》;20130815;第52卷(第04期);第479-485页 *

Also Published As

Publication number Publication date
CN112307700A (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
US8001510B1 (en) Automated method of architecture mapping selection from constrained high level language description via element characterization
CN1885295B (zh) 使用逻辑单元建置集成电路
CN1121016C (zh) 配置逻辑器件阵列的方法和系统
CN112364584B (zh) 一种基于分布式的静态时序分析方法
JP2001519958A (ja) 電子設計の高レベル記述から最適な物理的実施形態を生成するための方法及びシステム
Hutton et al. Characterization and parameterized random generation of digital circuits
US8397204B2 (en) System and methodology for development of a system architecture using optimization parameters
CN110046394B (zh) 集成电路网表生成方法、装置、计算机设备及存储介质
US7249334B2 (en) Method for generating timing constraints of logic circuit
CN111026670B (zh) 测试用例的生成方法、测试用例的生成装置及存储介质
CN109656950B (zh) 递归查询方法、装置、服务器及存储介质
CN114691108A (zh) 一种神经网络加速器自动化代码生成方法
CN114186519A (zh) 时序瓶颈探查方法、装置、终端设备及存储介质
EP1672578A1 (en) Method and system for analyzing the risk of a project
CN116911227A (zh) 一种基于硬件的逻辑映射方法、装置、设备及存储介质
CN117634383B (zh) 关键路径延时优化方法、装置、计算机设备及存储介质
US6941532B2 (en) Clock skew verification methodology for grid-based design
CN112307700B (zh) 可编程器件的位流并行生成方法及系统
US20050246667A1 (en) Bus structure, database and method of designing interface
JP2006092561A (ja) インターフェースの設計方法
CN102156789B (zh) Fpga约束文件自动生成系统及方法
CN108763127B (zh) 源数据与目标数据相互转换的Modbus适配器的实现方法
US8782587B2 (en) Systems and methods for generating a higher level description of a circuit design based on connectivity strengths
Yao et al. Fast search and efficient placement algorithm for reconfigurable tasks on modern heterogeneous fpgas
CN111143274B (zh) 以逻辑综合结果为导向的层级结构优化方法及装置、系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: No. 2201 and 2301, floor 22-23, building 1, No. 1800, middle section of Yizhou Avenue, high tech Zone, China (Sichuan) pilot Free Trade Zone, Chengdu, Sichuan 610041

Applicant after: Chengdu Hua Microelectronics Technology Co.,Ltd.

Address before: 22nd floor, G1 building, Tianfu Software Park, No. 1800, middle Yizhou Avenue, high tech Zone, Chengdu, Sichuan 610041

Applicant before: CHENGDU SINO MICROELECTRONICS TECHNOLOGY Co.,Ltd.

GR01 Patent grant
GR01 Patent grant