CN105589736A - 基于网表分割和多线程并行的硬件描述语言仿真加速方法 - Google Patents

基于网表分割和多线程并行的硬件描述语言仿真加速方法 Download PDF

Info

Publication number
CN105589736A
CN105589736A CN201510964996.2A CN201510964996A CN105589736A CN 105589736 A CN105589736 A CN 105589736A CN 201510964996 A CN201510964996 A CN 201510964996A CN 105589736 A CN105589736 A CN 105589736A
Authority
CN
China
Prior art keywords
node
description language
hardware description
simulation
gatelevel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510964996.2A
Other languages
English (en)
Other versions
CN105589736B (zh
Inventor
刘凯
鲍迪
李玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Institute Of Computing Technology Xi'an University Of Electronic Science And Technology
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201510964996.2A priority Critical patent/CN105589736B/zh
Publication of CN105589736A publication Critical patent/CN105589736A/zh
Application granted granted Critical
Publication of CN105589736B publication Critical patent/CN105589736B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44—Arrangements for executing specific programs
    • G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
    • G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
    • G06F9/45508—Runtime interpretation or emulation, e g. emulator loops, bytecode interpretation

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明公开了一种基于网表分割和多线程并行的硬件描述语言仿真加速方法。用于解决计算机软件串行仿真方法中无法有效利用计算资源及仿真时间长的难题。其实现步骤是：首先获取硬件描述语言工程代码综合后产生的网表中节点间的连接关系；然后消除网表中的反馈回路；再依照逻辑计算顺序对网表中节点划分层次；最后将每层中数据无关的节点分配到计算机处理器的不同线程并行计算并输出仿真结果。应用本发明的方法进行硬件描述语言仿真具有效率高、结果准确、计算资源利用充分的优点，相比于现有仿真方法，在生成相同仿真结果的情况下本发明可以缩短仿真时间一半以上。

Description

基于网表分割和多线程并行的硬件描述语言仿真加速方法
技术领域
本发明属于计算机仿真领域，涉及一种硬件描述语言仿真方法，用于可编程逻辑器件的功能仿真。
背景技术
在可编程逻辑器件开发流程中，计算机仿真软件将硬件描述语言工程代码转换为抽象的逻辑电路，通过计算机处理器线程切换来模拟逻辑电路器件并行运行的模式，并对应各种可能的输入信号仿真得到设计电路的输出信号，达到对可编程逻辑器件的初步功能验证。
随着多核处理器的发展及电路设计规模的扩大，已有的线性串行仿真技术已不能满足当前的硬件描述语言仿真要求。可编程逻辑器件的仿真技术大多采用事件驱动模型，该模型软件在应对大规模复杂电路时难以利用多核优势并行执行，仿真无法充分利用处理器的计算资源而效率低下。为此很多学者和公司致力于硬件描述语言并行仿真技术的研究工作，提出了各种基于多核处理器的并行化仿真方法，其中具有代表性的仿真方法包括以下三种：
第一种是印度学者Mahesh在2010年DesignAutomationConference.(ASP-DAC’10)国际会议上发表的文章“SCG-PSim:AfastSystemCsimulatoronGPUs”中提出的基于图形处理器的仿真方法。图形处理器专为执行复杂的数学和几何计算而设计，在浮点运算和并行计算方面可以提供数十倍乃至上百倍于中央处理器的性能。文中方法的缺点在于中央处理器和图形处理器总线带宽差异较大，图形处理器所有计算都是用浮点算法，对耦合性很强的数据进行初始化和传输的时间消耗非常大。
第二种是TunLi在2004年Int.Conf.VLSIDesign.国际会议上发表的文章“Designandimplementationofaparallelverilogsimulator:Pvsim”(2004,vol.0,pp.329)中给出的基于MPI库和TimeWarp优化同步并行仿真算法。这种方案局限于verilogHDL，并且采用的并行库针对分布式内存架构，不适合开发者常用的单芯片多核处理器。
第三种是LindaKaouane等人在2008年ComputationalScienceanditsApplications.(ICCSA'08)国际会议上发表的文章“SysCellC:SystemConCell”(2008,vol0,pp.234-244)中描述的基于SystemC的针对单元或模块的设计方案。这种方法在有限的协同处理模块中需要完全更改编程模型来融合多种结构，造成大量的上下文切换，这样极大地降低了效率，而且他们通过手动划分SystemC仿真代码来提取需要密集计算的部分，这样做的实用性有待论证。
发明内容
本发明的目的在于避免上述已有技术的不足，提出一种基于网表划分和多线程并行仿真的加速方法，利用网表中逻辑节点之间的连接关系和计算机多核处理器的并行计算能力对数据不相关的节点进行仿真，以提高硬件描述语言工程代码仿真过程的速度。
实现本发明的技术关键是将硬件描述语言仿真过程划分为多线程并行计算。首先在硬件描述语言代码综合后产生的网表基础上，消除网表中的反馈回路使网表中节点成为数据无关项，然后对网表中的节点按照逻辑计算顺序划分层次，将每层中的节点分配到计算机处理器的不同线程并行仿真，最后输出仿真结果。其技术步骤包括：
(1)根据网表中逻辑电路各节点的连接关系，将硬件描述语言代码综合后产生的网表中的节点用集合F＝{f1,f2,...,fj,...,fn}来表示，其中j为1,2,…,n-1,n；F中每个元素fj包含一个节点的编号num、种类type、层次gatelevel、与fj相连的上一级节点编号inputnum和fj输出信号所指向的下一级节点编号outputnum，由F中元素fj的连接关系形成一个有向图G＝<F,E>，其中F代表节点fj的相关信息，E代表节点间的有向边；
(2)对有向图G＝<F,E>进行逆向深度优先搜索，得到其中所有的反馈回路，对每一个反馈回路中编号num最大的节点fbig，复制fbig逻辑值并赋给新节点fb'ig，用fb'ig指向反馈回路中num值最小的节点flittle，并且消除fbig指向flittle的路径，当消除所有的反馈回路后，图中剩下的节点形成新的有向图G'＝<F',E'>；
(3)从有向图G'的输入节点开始依次遍历输出信号所指向的相邻节点，将遍历到的每一个节点fj的层次gatelevel设置为前一级节点gatelevel中最大的值并加1，将F'划分成S个子集Fi'，其中i为1,2,…,S-1,S，每个子集Fi'中节点的gatelevel都相同；
(4)在单芯片多核心处理器上调用多线程函数OpenMP，对每个子集Fi中的节点生成一个function()函数并按照gatelevel递增的顺序调用function()进行逻辑运算，编译运行仿真程序生成仿真结果。
本发明与现有技术对比具有如下特点：
(1)本发明在对硬件描述语言工程代码进行功能仿真时，将综合产生的网表消除反馈回路后分割成多层，使得每层内逻辑节点没有数据相关性，相比背景技术中第三种方法，避免数据耦合而导致的线性模拟，减少了上下文切换，使得处理器的运算资源被充分利用；
(2)本发明采用单芯片多核心处理器，使用了共享内存式的并行处理，相比于背景技术中第一种和第二种方法，降低了数据初始化及传输造成的时间消耗，使得仿真效率得以提高，应用范围也更广泛。
本发明与现有技术在仿真时间方面的比较从表1看出，在实现相同仿真结果的条件下，本发明对硬件描述语言代码进行仿真所消耗的时间比现有技术减少一半以上。
附图说明
图1是本发明的实现流程图；
图2是本发明具体实施方式步骤二实例图，其中(2a)图表示具体实施方式步骤二中(2a)步骤得到的一个反馈回路FP＝<P',Q'>，(2b)图表示具体实施方式步骤二中(2b)步骤消除反馈回路后节点的连接关系。
具体实施方式
以下结合附图对本发明的技术方案做进一步详细描述
参照图1，本发明提出的基于网表分割和多线程并行的硬件描述语言仿真加速方法，按如下步骤进行：
步骤一：从网表文件获取所有节点之间的连接关系
(1a)硬件描述语言代码综合后产生的网表表示了所设计的逻辑电路中各个节点的连接关系，读取网表文件将这些节点用集合F＝{f1,f2,...,fj,...,fn}来表示，其中j为1,2,…,n-1,n；F中每个元素fj包含该节点的编号num、种类type、层次gatelevel、与fj相连的上一级节点编号inputnum和fj输出信号所指向的下一级节点编号outputnum。其中每个节点的编号num的标定按照电路信号传递方向由小到大进行标记，节点种类type分为与门and、或门or、非门not等常见的逻辑门，节点层次gatelevel初始值设定为0；
(1b)由该集合元素fj的连接关系可形成一个有向图G＝<F,E>，其中F代表节点fj的相关信息，E代表节点间的有向边。
步骤二：消除有向图G＝<F,E>中的反馈回路
参照图2，本步骤的具体实现如下：
(2a)将有向图G＝<F,E>的方向倒转后进行逆向深度优先搜索(搜索方法按S.RaoKosaraju于1978年提出的一种利用转置图求取有向图中强连通分量的算法)，得到其中所有的反馈回路FP＝<P',Q'>，其中P'表示反馈回路中的节点，Q'代表节点间的有向边，如图2中(2a)所示，其中f1接受输入信号，经f2、f3、f4和f5运算后通过f6输出信号，f6的输出指向前级f1构成一个反馈回路FP＝<P',Q'>；
(2b)取一个反馈回路FP＝<P',Q'>中每一个编号num值最大的节点fbig，复制fbig逻辑值并赋给新节点fb'ig，用新节点fb'ig指向反馈回路中num值最小的节点flittle，并且消除fbig指向flittle的路径，这样一个反馈回路就被消除，如图2中(2b)所示，flittle是(2a)中的f1，fbig是(2a)中的f6，添加fb'ig指向flittle的路径且消除原fbig指向flittle的路径；
(2c)重复(2b)的操作直到消除G＝<F,E>中所有的反馈回路FP＝<P',Q'>后，图中剩下的节点可形成新的有向图G'＝<F',E'>。
步骤三：对网表进行分割，划分节点层次
(3a)从有向图G'的输入节点开始依次遍历输出信号所指向的相邻节点，将遍历到的每一个节点的gatelevel设置为前一级所有输入节点gatelevel中最大的值并加1；
(3b)按照节点层次gatelevel的最大值S将F'划分成S个子集Fi'(i为1,2,3……,S-1,S)，每个子集Fi'中节点的gatelevel都相同以完成对节点层次的划分。
步骤四：调用多线程函数库对所有节点的逻辑运算进行模拟，生成仿真结果
(4a)对每个子集Fi'中的节点生成一个function()函数，该函数内的运算过程调用OpenMP(OpenMPReviewBoard提出的一种开源的用于共享内存并行系统的多处理器程序编译处理方案)中的prammaompsection，使得每个子集Fi'之间是多线程并行运算；
(4b)在仿真程序中按gatelevel递增的顺序依次调用函数function()；
(4c)编译运行仿真程序，生成仿真结果波形图。
本发明的效果可以通过以下实验数据进一步说明。
表1给出了分别采用现有仿真程序VCS、ModelSim和本发明的仿真程序进行代码仿真的时间消耗情况，分别以4bitadder和counter为例运行700个循环，统计三种仿真程序各自运行总时间。
表1本发明与现有技术在仿真时间方面的比较
Design VCS(ms) ModelSim(ms) 本发明(ms)
4bit adder 3751 3011 209
counter 213 245 110
从表1可见，本发明对相同硬件描述语言代码进行仿真所消耗的时间大幅度降低。证明在实现相同仿真结果的条件下，本发明对相同硬件描述语言代码进行仿真所消耗的时间比现有技术减少一半以上。
以上是本发明参照当前的较佳实施方式进行的描述，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，都可能在不背离本发明原理、结构的情况下，进行形式和细节上的各种修正和改变，但是这些基于本发明思想的修正和改变仍在本发明的权利要求保护范围之内。

Claims (4)

1.一种基于网表分割和多线程并行的硬件描述语言仿真加速方法，包括如下步骤：
(1)根据网表中逻辑电路各节点的连接关系，将硬件描述语言代码综合后产生的网表中的节点用集合F＝{f1,f2,...,fj,...,fn}来表示，其中j取值为1,2,…,n-1，n；F中每个元素fj包含一个节点的编号num、种类type、层次gatelevel、与fj相连的上一级节点编号inputnum和fj输出信号所指向的下一级节点编号outputnum，由F中元素fj的连接关系形成一个有向图G＝<F,E>，其中F代表节点fj的相关信息，E代表节点间的有向边；
(2)对有向图G＝<F,E>进行逆向深度优先搜索，得到其中所有的反馈回路，对每一个反馈回路中编号num最大的节点fbig，复制fbig逻辑值并赋给新节点f′big，用f′big指向反馈回路中num值最小的节点flittle，并且消除fbig指向flittle的路径，当消除所有的反馈回路后，图中剩下的节点形成新的有向图G'＝<F',E'>；
(3)从有向图G'的输入节点开始依次遍历输出信号所指向的相邻节点，将遍历到的每一个节点fj的层次gatelevel设置为前一级节点gatelevel中最大的值并加1，将F'划分成S个子集Fi'，其中i取值为1,2,…,S-1,S，每个子集Fi'中节点的gatelevel都相同；
(4)在单芯片多核心处理器上调用多线程函数OpenMP，对每个子集Fi中的节点生成一个function()函数并按照gatelevel递增的顺序调用function()进行逻辑运算，编译运行仿真程序生成仿真结果。
2.根据权利要求1所述的基于网表分割和多线程并行的硬件描述语言仿真加速方法，其特征在于：步骤(2)所述的消除网表中节点的回馈路径，按如下步骤进行:
(2a)由步骤(1)得到有向图G＝<F,E>，将有向图G＝<F,E>的方向倒转后进行逆向深度优先搜索，得到其中所有的反馈回路FP＝<P',Q'>，其中P'表示反馈回路中的节点，Q'代表节点间的有向边；
(2b)取一个反馈回路FP＝<P',Q'>中编号num值最大的节点fbig，复制fbig逻辑值并赋给新节点f′big，用f′big指向反馈回路中num值最小的节点flittle，并且消除fbig指向flittle的路径，即一个反馈回路被消除；
(2c)重复(2b)的操作直到消除G＝<F,E>中所有的反馈回路FP＝<P',Q'>后，图中剩下的节点就形成新的有向图G'＝<F',E'>。
3.根据权利要求1所述的基于网表分割和多线程并行的硬件描述语言仿真加速方法，其特征在于：步骤(3)所述的通过对网表中节点划分层次，按如下步骤进行:
(3a)从有向图G'的输入节点开始依次遍历输出信号所指向的相邻节点，将遍历的每一个节点的gatelevel设置为前一级所有输入节点gatelevel中最大的值并加1；
(3b)按照节点层次gatelevel的最大值S将F'划分成S个子集Fi'，其中i取值为1,2,3……,S-1,S，每个子集Fi'中节点的gatelevel都相同，用于完成对节点层次的划分，使得每层内节点没有数据相关性。
4.根据权利要求1所述的基于网表分割和多线程并行的硬件描述语言仿真加速方法，其特征在于：步骤(4)所述的调用多线程函数库对所有节点的逻辑运算进行仿真的方法，按如下步骤进行:
(4a)对每个子集Fi'中的节点生成一个function()函数，该函数内的运算过程调用OpenMP中的prammaompsection，使得每个子集Fi'之间实现多线程并行运算，以提高仿真速度；
(4b)在仿真程序中按照gatelevel递增的顺序依次调用函数function()；
(4c)编译运行仿真程序，生成仿真结果波形图。
CN201510964996.2A 2015-12-21 2015-12-21 基于网表分割和多线程并行的硬件描述语言仿真加速方法 Active CN105589736B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510964996.2A CN105589736B (zh) 2015-12-21 2015-12-21 基于网表分割和多线程并行的硬件描述语言仿真加速方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510964996.2A CN105589736B (zh) 2015-12-21 2015-12-21 基于网表分割和多线程并行的硬件描述语言仿真加速方法

Publications (2)

Publication Number Publication Date
CN105589736A true CN105589736A (zh) 2016-05-18
CN105589736B CN105589736B (zh) 2019-03-26

Family

ID=55929341

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510964996.2A Active CN105589736B (zh) 2015-12-21 2015-12-21 基于网表分割和多线程并行的硬件描述语言仿真加速方法

Country Status (1)

Country Link
CN (1) CN105589736B (zh)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108229908A (zh) * 2017-12-08 2018-06-29 泰康保险集团股份有限公司 薪资考核方法和装置
CN109783239A (zh) * 2019-01-25 2019-05-21 上海创景信息科技有限公司 SystemC仿真调度核的多线程优化方法、系统及介质
CN111353182A (zh) * 2020-03-11 2020-06-30 电子科技大学 一种面向fpga芯片的网表环路识别方法
CN112307700A (zh) * 2019-12-17 2021-02-02 成都华微电子科技有限公司 可编程器件的位流并行生成方法及系统
CN112528583A (zh) * 2020-12-18 2021-03-19 广东高云半导体科技股份有限公司 多线程综合方法及用于fpga开发的综合系统
CN112527505A (zh) * 2020-12-18 2021-03-19 广东高云半导体科技股份有限公司 多线程综合的控制方法及装置
CN112580286A (zh) * 2020-12-18 2021-03-30 广东高云半导体科技股份有限公司 多线程综合方法及装置
CN112651198A (zh) * 2021-01-28 2021-04-13 国微集团(深圳)有限公司 非因果电路划分的方法及门级电路并行仿真的方法
CN113095022A (zh) * 2021-04-22 2021-07-09 国微集团(深圳)有限公司 门级电路的并行仿真处理方法、计算机可读存储介质
CN113608491A (zh) * 2021-07-16 2021-11-05 广东财经大学 一种编译延时逻辑原理图到字节码方法
CN115293076A (zh) * 2022-04-21 2022-11-04 芯华章科技股份有限公司 生成电路的方法、电子设备及存储介质
CN117892665A (zh) * 2023-12-14 2024-04-16 中国科学院自动化研究所 基于电路系统级模型的建模仿真方法、装置、介质及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560770A (zh) * 2004-02-26 2005-01-05 上海大学 并行逻辑模拟系统中的静态划分与分配相结合的方法
CN101964004A (zh) * 2009-07-24 2011-02-02 复旦大学 用于集成电路设计的多核并行最小代价流方法及装置
CN102736942A (zh) * 2011-04-12 2012-10-17 洛克泰克科技有限公司 使用多个协同仿真器的并行仿真
CN103377035A (zh) * 2012-04-12 2013-10-30 浙江大学 针对粗颗粒度流应用的流水并行化方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1560770A (zh) * 2004-02-26 2005-01-05 上海大学 并行逻辑模拟系统中的静态划分与分配相结合的方法
CN101964004A (zh) * 2009-07-24 2011-02-02 复旦大学 用于集成电路设计的多核并行最小代价流方法及装置
CN102736942A (zh) * 2011-04-12 2012-10-17 洛克泰克科技有限公司 使用多个协同仿真器的并行仿真
CN103377035A (zh) * 2012-04-12 2013-10-30 浙江大学 针对粗颗粒度流应用的流水并行化方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
郭美菊 等: ""采用多核处理器进行重构并行仿真的方法"", 《电子设计工程》 *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108229908A (zh) * 2017-12-08 2018-06-29 泰康保险集团股份有限公司 薪资考核方法和装置
CN109783239A (zh) * 2019-01-25 2019-05-21 上海创景信息科技有限公司 SystemC仿真调度核的多线程优化方法、系统及介质
CN109783239B (zh) * 2019-01-25 2021-01-15 上海创景信息科技有限公司 SystemC仿真调度核的多线程优化方法、系统及介质
CN112307700A (zh) * 2019-12-17 2021-02-02 成都华微电子科技有限公司 可编程器件的位流并行生成方法及系统
CN112307700B (zh) * 2019-12-17 2022-07-29 成都华微电子科技股份有限公司 可编程器件的位流并行生成方法及系统
CN111353182A (zh) * 2020-03-11 2020-06-30 电子科技大学 一种面向fpga芯片的网表环路识别方法
CN112528583B (zh) * 2020-12-18 2022-04-01 广东高云半导体科技股份有限公司 多线程综合方法及用于fpga开发的综合系统
CN112580286A (zh) * 2020-12-18 2021-03-30 广东高云半导体科技股份有限公司 多线程综合方法及装置
CN112527505B (zh) * 2020-12-18 2021-11-26 广东高云半导体科技股份有限公司 多线程综合的控制方法及装置
CN112527505A (zh) * 2020-12-18 2021-03-19 广东高云半导体科技股份有限公司 多线程综合的控制方法及装置
CN112528583A (zh) * 2020-12-18 2021-03-19 广东高云半导体科技股份有限公司 多线程综合方法及用于fpga开发的综合系统
CN112651198A (zh) * 2021-01-28 2021-04-13 国微集团(深圳)有限公司 非因果电路划分的方法及门级电路并行仿真的方法
CN113095022A (zh) * 2021-04-22 2021-07-09 国微集团(深圳)有限公司 门级电路的并行仿真处理方法、计算机可读存储介质
CN113608491A (zh) * 2021-07-16 2021-11-05 广东财经大学 一种编译延时逻辑原理图到字节码方法
CN113608491B (zh) * 2021-07-16 2022-09-02 广东财经大学 一种编译延时逻辑原理图到字节码方法
CN115293076A (zh) * 2022-04-21 2022-11-04 芯华章科技股份有限公司 生成电路的方法、电子设备及存储介质
CN115293076B (zh) * 2022-04-21 2024-03-22 芯华章科技股份有限公司 生成电路的方法、电子设备及存储介质
CN117892665A (zh) * 2023-12-14 2024-04-16 中国科学院自动化研究所 基于电路系统级模型的建模仿真方法、装置、介质及设备

Also Published As

Publication number Publication date
CN105589736B (zh) 2019-03-26

Similar Documents

Publication Publication Date Title
CN105589736A (zh) 基于网表分割和多线程并行的硬件描述语言仿真加速方法
Bodlaender et al. Beyond NP-completeness for problems of bounded width (extended abstract) hardness for the W hierarchy
CN103488537B (zh) 一种数据抽取、转换和加载etl的执行方法及装置
CN106775905A (zh) 基于fpga的高级综合实现拟牛顿算法加速的方法
Wu et al. Partition signed social networks via clustering dynamics
Hosseinabady et al. Energy optimization of FPGA-based stream-oriented computing with power gating
Xia Neural network for solving extended linear programming problems
Hering et al. Hierarchical strategy of model partitioning for VLSI-design using an improved mixture of experts approach
Nutaro On constructing optimistic simulation algorithms for the discrete event system specification
Huang et al. Scheduling of FMS based on binary decision diagram and Petri net
CN106446516A (zh) 基于Map‑Reduce的大数据增量真值发现算法
Niu et al. Augmenting Negation Normal Form With Irrelevant Variables
Fong et al. An Efficient Optimization Framework for Learning General Signed Graphs From Smooth Signals
CN110909793A (zh) 一种基于fpga实现的决策森林系统及决策森林推理方法
Dalman A simulation algorithm with uncertain random variables
Yu et al. Accelerated Synchronous Model Parallelism Using Cooperative Process for Training Compute-Intensive Models
Gunawardena Periodic behaviour in timed systems with fAND; ORg causality. Part I: systems of dimension 1 and 2
Zhao et al. Analysis of PDG, Penalty-BFGS and KKT in Economic Dispatch Problems
Jang et al. Pipeline Parallelism With Elastic Averaging
Shah et al. Tree Gradient Coding Considering Communication Delays and Partial Stragglers
Fellows et al. Parameterizing by the number of numbers
Li et al. Pplsa: Parallel probabilistic latent semantic analysis based on mapreduce
Carl et al. An approach to parallelizing the simulation of complicated modelica models
Ding et al. An incremental algorithm for rapidly computing tolerance class of incomplete information system
Hu et al. Fast and Scalable Gate-Level Simulation in Massively Parallel Systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210527

Address after: 266041 building 28 and 29, Tianan Digital City, 88 Chunyang Road, Chengyang District, Qingdao City, Shandong Province

Patentee after: Qingdao Institute of computing technology Xi'an University of Electronic Science and technology

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University