CN112306130A - 低压降（ldo）电压调节器电路 - Google Patents

低压降（ldo）电压调节器电路 Download PDF

Info

Publication number
CN112306130A
CN112306130A CN202010743199.2A CN202010743199A CN112306130A CN 112306130 A CN112306130 A CN 112306130A CN 202010743199 A CN202010743199 A CN 202010743199A CN 112306130 A CN112306130 A CN 112306130A
Authority
CN
China
Prior art keywords
circuit
output
voltage
input
gain stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010743199.2A
Other languages
English (en)
Inventor
刘庆
Y·格唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Asia Pacific Pte Ltd
Original Assignee
STMicroelectronics Asia Pacific Pte Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Asia Pacific Pte Ltd filed Critical STMicroelectronics Asia Pacific Pte Ltd
Publication of CN112306130A publication Critical patent/CN112306130A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
    • H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
    • H03F3/3022—CMOS common source output SEPP amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/129—Indexing scheme relating to amplifiers there being a feedback over the complete amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30021—A capacitor being coupled in a feedback circuit of a SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30031—A resistor being coupled as feedback circuit in the SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
    • H03F2203/30033—A series coupled resistor and capacitor are coupled in a feedback circuit of a SEPP amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45116—Feedback coupled to the input of the differential amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45526—Indexing scheme relating to differential amplifiers the FBC comprising a resistor-capacitor combination and being coupled between the LC and the IC

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Power Engineering (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Abstract

一种低压降(LDO)电压调节器电路，包括功率晶体管，该功率晶体管具有被配置为接收控制信号的控制端子和耦合至输出节点的输出端子。电流调节回路感测流过功率晶体管的电流并调制控制信号，以使功率晶体管向输出节点输出恒定电流。电压调节回路感测输出节点处的电压并调制控制信号，以使功率晶体管将电流输送到输出节点，从而调节输出节点处的输出电压。电流调节回路包括连接到功率晶体管的控制端子的双极晶体管，其中双极晶体管的基极端子由取决于流经功率晶体管的感测电流与基准之间的差的信号驱动。

Description

低压降(LDO)电压调节器电路
技术领域
实施方式总体上涉及低压降(LDO)电压调节器电路，并且特别涉及适用于广泛的充电应用的LDO电压调节器电路。
背景技术
参考图1，常规的多模式低压降(LDO)电压调节器电路10被配置为支持一种模式下的操作以使电压调节回路14能够调节负载16上的电压的输送，并且支持另一模式下的操作以使电流调节回路18能够调节至负载16的电流的输送。使用由电阻器R1和电阻器R2的串联连接形成的电阻分压器来感测负载16处的来自电路10的输出电压Vout。电阻分压器的抽头节点生成反馈电压Vfb。电压比较器电路20将反馈电压Vfb与输出基准电压Vref_out进行比较以生成使能信号En_V，以控制电压调节回路14的操作的使能。如果反馈电压Vfb小于输出基准电压Vref_out，则使能信号En_V被电压比较器电路20去断言(例如，逻辑低)，并且电压调节回路14被禁用。相反，如果反馈电压Vfb大于输出基准电压Vref_out，则使能信号En_V被电压比较器电路20断言(例如，逻辑高)，并且电压调节回路14被使能。逻辑反相器电路22将使能信号En_V的逻辑状态反相以生成使能信号En_C，以用于控制电流调节回路18的操作的使能。如果反馈电压Vfb小于输出基准电压Vref_out，则使能信号En_C由逻辑反相器电路22断言(例如，逻辑高)，并且电流调节回路18被使能。相反，如果反馈电压Vfb大于输出基准电压Vref_out，则使能信号En_C被逻辑反相器电路22去断言(例如，逻辑低)，并且电流调节回路14被禁用。
功率MOSFET器件24具有耦合在输入电压(Vin)节点和输出电压(Vout)节点之间并且被控制以向输出节点提供电流的源极-漏极电流路径。更具体地，晶体管24的漏极端子耦合至输入电压(Vin)节点，并且晶体管24的源极端子耦合至输出电压(Vout)节点。晶体管24的栅极端子被配置为接收栅极电压Vgate。
当被使能信号En_V使能时，电压调节回路14控制晶体管24以将电流输送到负载16，以便将输出电压Vout调节到使反馈电压Vfb基本上等于电压调节基准电压Vref_vol(其中Vref_out<Vref_vol)的水平。驱动晶体管24的栅极端子的栅极电压Vgate由差分电压放大器30生成，该差分电压放大器30具有被配置为接收反馈电压Vfb的第一输入端(input，输入)和被配置为接收电压调节基准电压Vref_vol的第二输入端。
当被使能信号En_C使能时，电流调节回路18控制晶体管24向负载16输送已调节的恒定电流。电流感测电路32感测在晶体管24的源极-漏极路径中流动的电流的幅度并且生成指示该感测到的电流的幅度的反馈电压Cfb。驱动晶体管24的栅极端子的栅极电压Vgate由差分电压放大器34生成，该差分电压放大器34具有被配置为接收反馈电压Cfb的第一输入端和被配置为接收电流调节基准电压Vref_cur的第二输入端。差分电压放大器34驱动晶体管24，使得反馈电压Cfb基本上等于电流调节基准电压Vref_cur。
电压比较器电路20和逻辑反相器电路22在恒定电压模式(即，当电压调节回路14被使能时)和恒定电流模式(即，当电流调节回路18被使能时)之间进行数字控制转变。注意，当从恒定电流模式切换到恒定电压模式时，可能出现不希望的电流和电压毛刺。这些毛刺作为数字控制模式切换操作的结果而产生。在LDO电路10的一些应用中，这些毛刺引起了严重的关注。例如，如果负载16是高电容性的(例如在1-10mF或甚至高达1F的范围内，则在本领域中有时称为“超级电容”负载，因为可能与作为由LDO电路充电的可再充电电池的负载16相关联)，在瞬变保护电路有时间做出反应之前，电流毛刺的幅度可以迅速达到数十安培的水平。如此幅度的毛刺会对负载电路产生不利影响(例如，损坏电池)。
通过引用结合于此的Chia-Hsiang Lin等的参考文献“A Li-Ion BatteryCharger With Smooth Control Circuit and Built-In Resistance Compensator forAchieving Stable and Fast Charging”,IEEE Trans.on Circuits and Systems 57-I(2):506-517(2010)教导了一种用于在恒定电压模式和恒定充电模式之间改变的模拟开关技术。然而，应注意，在输出电压接近目标值的模式转变期间，电压调节回路趋于想要增加栅极电压，而电流调节回路趋于想要降低栅极电压。由于电流调节回路中的差分放大器的输出阻抗低，因此电流调节回路无法立即断开。两个调节回路之间的推挽在电压调节回路完全接管控制之前的一段时间内引起振铃/振荡。值得注意的是，在负载是高电容性的情况下(诸如，如上所述的“超级电容”实现方式)，所引起的振铃/振荡将加剧。这样的原因是电容性负载将延长两个调节回路之间发生推挽的持续时间。
因此，在本领域中需要一种LDO电压调节器电路，该电路能够支持具有较小的电容性负载和高的电容性负载的调节。
发明内容
在一实施方式中，低压降(LDO)电压调节器电路包括：功率晶体管，具有被配置为接收控制信号的控制端子和耦合至输出节点的输出端子；电流调节回路，被配置为感测流过功率晶体管的电流并调制控制信号以使功率晶体管向输出节点输出恒定电流；以及电压调节回路，被配置为感测输出节点处的电压并调制控制信号以使功率晶体管将电流输送至输出节点，从而调节输出节点处的输出电压。电流调节回路包括双极晶体管，该双极晶体管具有连接至功率晶体管的控制端子的第一导电端子，并且具有由信号驱动的基极端子，该信号取决于流经功率晶体管的感测电流与基准之间的差。
在一实施方式中，低压降(LDO)电压调节器电路包括：功率晶体管，具有控制端子和耦合至输出节点的输出端子；电流感测电路，被配置为感测流过功率晶体管的电流并生成第一感测信号；电压感测电路，被配置为感测输出节点处的电压并生成第二感测信号；第一差分放大器，具有被配置为接收第一感测信号的第一输入端和被配置为接收第一基准的第二输入端；第二差分放大器，具有被配置为接收第二感测信号的第一输入端和被配置为接收第二基准的第二输入端；以及双极晶体管，具有被配置为接收从第一差分放大器输出的信号的控制端子，并且具有被配置为将信号施加至功率晶体管的控制端子的导电端子；其中，从第二差分放大器输出的信号被施加到功率晶体管的控制端子。
附图说明
为了更好地理解实施方式，现在仅以示例方式参考附图，其中：
图1是常规的多模式低压降(LDO)电压调节器电路的框图；
图2是多模式LDO电压调节器电路的框图；
图3A-3B示出了图2的LDO电压调节器电路的差分电压放大器的电路实现方式；
图4A-4B分别示出了当使用图3A-3B的差分电压放大器时LDO电压调节器的极零点图；
图5示出了用于图2的LDO电压调节器电路的差分电压放大器的电路实现方式；
图6示出了LDO电路的示例应用。
具体实施方式
现在参考图2，图2示出了多模式低压降(LDO)电压调节器电路100的框图，该电压调节器电路100被配置为支持一种模式下的操作以使电压调节回路114能够调节负载116处的电压的输送，并且支持另一种模式下的操作以使电流调节回路118能够调节至负载116的电流的输送。功率MOSFET器件124具有耦合在输入电压(Vin)节点与输出电压(Vout)节点之间、并且被配置为向输出节点提供电流的源极-漏极电流路径。更具体地，晶体管124的漏极端子耦合至输入电压(Vin)节点，并且晶体管124的源极端子耦合至输出电压(Vout)节点。晶体管124的栅极端子被配置为接收栅极电压Vgate。使用由电阻器R1和电阻器R2的串联连接形成的电阻分压器来感测负载116处的输出电压Vout。电阻分压器的抽头节点生成反馈电压Vfb。电流感测电路132感测在晶体管124的源极-漏极路径中流动的电流的幅度，并且生成指示该感测到的电流幅度的反馈电压Cfb。
电压调节回路114控制晶体管124以将电流输送到负载116，以便将输出电压Vout调节到使反馈电压Vfb基本上等于电压调节基准电压Vref_vol的水平。驱动晶体管124的栅极端子的栅极电压Vgate由差分电压放大器130生成，该差分电压放大器130具有被配置为接收反馈电压Vfb的第一输入端和被配置为接收电压调节基准电压Vref_vol的第二输入端。电压调节回路114因此调制驱动晶体管124的栅极端子的栅极电压Vgate，使得由晶体管124输送的电流将调节负载116处的输出电压Vout。
电流调节回路118控制晶体管124以将调节后的恒定电流输送到负载116。驱动晶体管124的栅极端子的栅极电压Vgate由PNP双极晶体管120控制，该PNP双极晶体管120具有连接到晶体管124的栅极端子的发射极端子和连接到电源基准(诸如地)的集电极端子。双极晶体管120的基极端子接收由差分电压放大器134生成的控制信号122，该差分电压放大器134具有被配置为接收反馈电压Cfb的第一输入端和被配置为接收电流调节基准电压Vref_cur的第二输入端。差分电压放大器134和双极晶体管120控制晶体管124的导电性，使得反馈电压Cfb基本上等于电流调节基准电压Vref_cur。电流调节回路118因此调制驱动晶体管124的栅极端子的栅极电压Vgate，使得期望幅度的恒定电流由晶体管124输送至负载116。
双极型晶体管120用作模拟开关以断开电流调节回路118。有利地，双极型晶体管120具有高基极阻抗，这不会降低电流调节回路118的增益。这有助于确保模式之间的平滑转变。此外，双极晶体管120具有高电流增益和低发射极阻抗的特征。这有助于电流调节回路118的操作，以在随后实现向负载输送恒定电流的情况下钳位栅极电压Vgate。
恒定电流模式：假定LDO电压调节器电路100的操作，其中输出电压Vout处于使得反馈电压Vfb远小于电压调节基准电压Vref_vol的水平。电压调节回路114将通过栅极电压Vgate来控制晶体管124，以增加输送到负载116的电流的幅度。该电流由电流感测电路132感测。当反馈电压Cfb由于增大的电流而上升以基本上等于电流调节基准电压Vref_cur时，电流调节回路118的差分电压放大器134触发双极晶体管120的导通，该双极晶体管120将栅极电压Vgate钳位在一电压电平，以用于晶体管124将具有期望幅度的恒定电流输送到负载116。具有低发射极阻抗的有源双极晶体管120(通过减小差分电压放大器130的输出阻抗)减小电压回路增益，以确保由电流调节回路118进行调节。应当注意，差分电压放大器130可以用限流器或限流源(如将在本文中其他地方说明的)来实现，以便帮助双极晶体管120钳位栅极电压Vgate。
从恒定电流模式到恒定电压模式的转变：现在假定作为恒定充电操作的结果，输出电压Vout已经上升到使得反馈电压Vfb接近于电压调节基准电压Vref_vol的水平。差分电压放大器130通过减小栅极电压Vgate(即，将电压减小到低于由电流调节回路118的双极晶体管120施加的钳位电压的电平)进行响应。结果，由晶体管124输送到负载116的电流将相应地减小。该电流的减小由电流感测电路132感测。由于电流调节回路118的高增益，所以感测到的电流的减小足以使电流调节回路118的差分电压放大器134断开双极晶体管120并将控制移交给电压调节回路114。将注意，差分电压放大器134可以被配置为使用大的米勒电容器，以确保回路稳定性并减小回路带宽。为电流调节回路118提供较低的带宽将确保LDO电路100在转移到电压调节的模式转变期间不会无意地切换回恒定电流模式。
差分电压放大器130的电路配置可以针对负载116的类型而专门设计。对于标准电容性负载(例如，250nF至10μF)，差分电压放大器130可以具有如图3A所示的电路配置。对于超级电容负载(例如，1mF至1F)，差分电压放大器130可以具有如图3B所示的电路配置。
现在参考图3A，其示出了差分电压放大器130的电路实现方式。差分输入级132具有被配置为接收反馈电压Vfb的第一输入端和被配置为接收输出基准电压Vref_out的第二输入端。差分输入级132的输出被施加到第一增益级134的输入。第一增益级134的输出被施加到第二增益级136的输入。第二增益级136的输出通过由可变电容器C1和可变电阻器R4的串联连接形成的反馈电路138而馈送回第二增益级136的输入。第二增益级136的输出提供栅极电压Vgate。第二增益级136的输出驱动器电路140被限流电阻器R3(或者可替代地，由偏置电压限流源电路)产生的有限电流源偏置。
图4A是使用图3A所示的差分电压放大器130的LDO电路100的极点和零点的图，其中：
Figure BDA0002607419560000071
其中，Rload是负载116的电阻，并且Cload是负载的电容；
Figure BDA0002607419560000072
其中，gm2是第二增益级136的跨导，并且R4(Iout)是取决于Iout(功率晶体管124中的源极-漏极电流)的可变电阻值，其中，
Figure BDA0002607419560000073
k是设计系数；
Figure BDA0002607419560000074
其中，ro1是第一增益级放大器134的输出阻抗，并且Rgate是功率晶体管124的输入阻抗；
Figure BDA0002607419560000075
其中，Cgp是晶体管124的栅极电容；
Figure BDA0002607419560000076
其中，gmp是晶体管124的跨导；
UGB是单位增益带宽；
基准144处于
Figure BDA0002607419560000081
这是不存在R4时的零点位置(该零点位置是自适应零点)；箭头表示零点移位至左半平面并通过可变电阻R4而变得自适应；
jω是虚轴；并且
Figure BDA0002607419560000082
这使得零点自适应于运动极点p3，其中零点和极点两者均由Iout(或gmp)确定。结果，自适应零点抵消了运动极点p3，以确保回路稳定性。
通过使用米勒电容器来分离极点p1和p2，而确保了回路稳定性。自适应零点用于抵消输出处的运动极点p3，特别是在极点p3移动到UGB中的情况下。由于小的负载电容Cload值，Zout处于高频。必须确保UGB内实际上只有一个极点，以实现回路稳定性；UGB内的一对极点和零点互相抵消。
现在参考图3B，其示出了差分电压放大器130的电路实现方式。差分输入级132具有被配置为接收反馈电压Vfb的第一输入端和被配置为接收输出基准电压Vref_out的第二输入端。差分输入级132的输出被施加到第一增益级154的输入。第一增益级154的输出端连接到电容器C2，电容器C2被设置用于限制UGB并由此确保回路稳定性。第一增益级154的输出被进一步施加到第二增益级156的输入。第二增益级156的输出提供栅极电压Vgate。第二增益级156由被配置为源极跟随器晶体管的第一p型MOSFET器件158形成，第一p型MOSFET器件158的栅极端子被配置为接收第一增益级154的输出、漏极端子连接至电源基准电压(例如，地)、并且源极端子被连接以生成栅极电压Vgate。源极跟随器晶体管158被第二p型MOSFET器件160生成的偏置电流偏置，该第二p型MOSFET器件160作为电流源工作，其源极端子连接至电源基准电压(例如，Vdd)、其漏极端子连接至晶体管158的源极端子并且其栅极端子接收偏置电压Vb。
图4B是使用图3B所示的差分电压放大器130的LDO电路100的极点和零点的图，其中：
Figure BDA0002607419560000091
其中，Rload是负载116的电阻并且Cload是负载的电容；
Figure BDA0002607419560000092
其中，ro1'是第一增益级放大器154的输出阻抗，并且Cx是第一增益级放大器154的输出处的总寄生电容；
Figure BDA0002607419560000093
其中，gm2’是源极跟随器晶体管158的跨导，并且Cgp是晶体管124的栅极电容；并且
Figure BDA0002607419560000094
其中，gmp是晶体管124的跨导；
UGB是单位增益带宽；并且
jω是虚轴。
在这种情况下，由于负载116的大电容(Cload)，因此输出处的极点p3和零点(zout)都位于单位增益带宽内的低频。零点(zout)处于由Rload和Cload确定的固定频率。极点p3位于根据gmp的变化而随输出电流变化的位置，如上面p3的表达式所示。然而，尽管有输出电流，但是极点p3始终处于低于zout的频率。
为了稳定回路，电路在接近但不超过zout的频率的位置引入极点p1'。这使回路增益能够在进入不期望的高频区域(与极点p2'和寄生极点相关)之前降至0dB以下。可以通过适当地选择在第一增益级放大器154的输出处的电容器C2的电容来调节极点p1'的位置。因此，在单位增益带宽内有两个极点和一个零点，并且从低频到单位增益带宽的相对位置是p3、零点和p1'。
现在参考图5，其示出了差分电压放大器130的电路实现方式。图5的电路130是图3A和图3B的电路的组合。总体以参考标号170示出的图3A的电路响应于反馈电压Vfb和输出基准电压Vref_out而操作以生成第一电压VlowC，以由电压调节回路114作为栅极电压Vgate施加至功率晶体管124。总体以参考标号172示出的图3B的电路响应于反馈电压Vfb和输出基准电压Vref_out而操作以生成第二电压VhighC，以由电压调节回路114作为栅极电压Vgate施加至功率晶体管124。应当注意，电路170和172共享公共的差分输入级132，差分输入级132分别向第一增益级134和154提供输出。模拟多路复用器电路172具有接收第一电压VlowC和第二电压VhighC的输入端，并且操作以响应于作为例如外部生成的配置信号的选择信号(Select)，选择输入电压中的一个以作为栅极电压Vgate输出。
图5的差分电压放大器130的优点在于LDO电路100可以根据负载116的电容进行调谐操作。在负载电容相对低的情况下(例如，250nF至10μF)，选择信号(Select)可以控制多路复用器174使电路170生成的第一电压VlowC作为栅极电压Vgate通过。在相对高的负载电容(例如，1mF至1F)的情况下，该选择信号(Select)可以控制多路复用器174使电路172生成的第二电压VhighC作为栅极电压Vgate通过。
现在参考图6，其示出了LDO电路100的示例应用。诸如蜂窝电话的移动设备通常由需要被再充电的电池供电。期望这种移动设备支持无线充电功能。为了实现此功能，移动设备包括与整流器电路耦合的天线，该整流器电路将接收到的AC信号转换为DC电压Vin。LDO电路接收电压Vin并生成用于将电池充电至电压电平Vout的电流。
尽管已经在附图和前面的描述中详细地图示和描述了本发明，但是这样的图示和描述被认为是说明性或示例性的而非限制性的；本发明不限于所公开的实施方式。通过研究附图、公开内容和所附权利要求，本领域技术人员在实践所要求保护的本发明时可以理解和实现所公开的实施方式的其他变型。

Claims (24)

1.一种低压降(LDO)电压调节器电路，包括：
功率晶体管，具有被配置为接收控制信号的控制端子和耦合至输出节点的输出端子；
电流调节回路，被配置为感测流过所述功率晶体管的电流并调制所述控制信号，以使所述功率晶体管向所述输出节点输出恒定电流；以及
电压调节回路，被配置为感测所述输出节点处的电压并调制所述控制信号，以使所述功率晶体管将电流输送至所述输出节点，从而所述输出节点处的输出电压被调节；
其中所述电流调节回路包括双极晶体管，所述双极晶体管具有第一导电端子和基极端子，所述第一导电端子连接至所述功率晶体管的所述控制端子，并且所述基极端子由取决于流过所述功率晶体管的感测电流与基准之间的差的信号驱动。
2.根据权利要求1所述的电路，其中所述双极晶体管的所述第一导电端子是发射极端子。
3.根据权利要求1所述的电路，其中所述功率晶体管是MOSFET器件。
4.根据权利要求3所述的电路，其中所述功率晶体管MOSFET器件的所述输出端子是源极端子。
5.根据权利要求1所述的电路，其中所述电压调节回路包括：
差分输入电路，具有被配置为接收所述输出节点处的感测电压的第一输入和被配置为接收电压调节基准电压的第二输入；以及
增益电路，具有耦合至所述差分输入电路的输出的输入和被配置为生成用于施加至所述功率晶体管的所述控制端子的所述控制信号的输出；
其中所述增益电路包括具有串联耦合的电阻器和电容器的反馈电路，其中所述电阻器的电阻和所述电容器的电容设置零点，以用于消除所述输出节点处的极点。
6.根据权利要求5所述的电路，其中所述输出节点处的所述极点由连接到所述输出节点的负载电路设置。
7.根据权利要求5所述的电路，其中所述电阻器是可变电阻器，并且所述电容器是可变电容器。
8.根据权利要求5所述的电路，其中所述增益电路包括：
第一增益级，具有耦合到所述差分输入电路的所述输出的输入；以及
第二增益级，具有耦合到所述第一增益级的输出的输入；
其中所述反馈电路耦合在所述第二增益级的所述输出和所述第二增益级的所述输入之间。
9.根据权利要求8所述的电路，其中所述第二增益级包括具有限流源电路的输出驱动电路。
10.根据权利要求9所述的电路，其中所述限流源电路是限流电阻器。
11.根据权利要求1所述的电路，其中所述电压调节回路包括：
差分输入电路，具有被配置为接收所述输出节点处的感测电压的第一输入和被配置为接收电压调节基准电压的第二输入；以及
增益电路，具有耦合至所述差分输入电路的输出的输入和被配置为生成用于施加至所述功率晶体管的所述控制端子的所述控制信号的输出；
其中所述增益电路包括电容器，所述电容器具有将极点设置在不超过所述输出节点处的零点的频率处的电容。
12.根据权利要求11所述的电路，其中所述输出节点处的所述零点由连接至所述输出节点的负载电路设置。
13.根据权利要求11所述的电路，其中所述增益电路包括：
第一增益级，具有耦合到所述差分输入电路的所述输出的输入；以及
第二增益级，具有耦合到所述第一增益级的输出的输入；
其中所述电容器具有连接到所述第一增益级的所述输出的第一端子和连接到电源基准电压的第二端子。
14.根据权利要求13所述的电路，其中所述电源基准电压是接地。
15.根据权利要求13所述的电路，其中所述第二增益级包括源极跟随器晶体管。
16.根据权利要求15所述的电路，其中所述第二增益级还包括电流源，所述电流源被配置为偏置所述源极跟随器晶体管。
17.根据权利要求1所述的电路，其中所述电压调节回路包括：
差分输入电路，具有被配置为接收所述输出节点处的感测电压的第一输入和被配置为接收电压调节基准电压的第二输入；
第一放大器电路，具有耦合至所述差分输入电路的输出的输入，所述第一放大器电路被配置为生成第一控制信号；
第二放大器电路，具有耦合至所述差分输入电路的所述输出的输入，所述第二放大器电路被配置为生成第二控制信号；以及
模拟多路复用器电路，具有被配置为接收所述第一控制信号的第一输入和被配置为接收所述第二控制信号的第二输入，其中所述模拟多路复用器电路响应于选择信号而选择性地传递所述第一控制信号和所述第二控制信号中的一个，以作为施加到所述功率晶体管的所述控制端子的所述控制信号。
18.根据权利要求17所述的电路，其中所述第一放大器电路包括：
增益电路，具有耦合至所述差分输入电路的输出的输入和被配置为生成所述第一控制信号的输出；
其中所述增益电路包括具有串联耦合的电阻器和电容器的反馈电路，其中所述电阻器的电阻和所述电容器的电容设置用于消除所述输出节点处的极点的零点。
19.根据权利要求18所述的电路，其中所述增益电路包括：
第一增益级，具有耦合至所述差分输入电路的所述输出的输入；以及
第二增益级，具有耦合至所述第一增益级的输出的输入；
其中所述反馈电路被耦合在所述第二增益级的输出和所述第二增益级的所述输入之间。
20.根据权利要求19所述的电路，其中所述第二增益级包括具有限流源电路的输出驱动电路。
21.根据权利要求17所述的电路，其中所述第二放大器电路包括：
增益电路，具有耦合至所述差分输入电路的输出的输入和被配置为生成所述第二控制信号的输出；
其中所述增益电路包括电容器，所述电容器具有将极点设置在不超过所述输出节点处的零点的频率处的电容。
22.根据权利要求21所述的电路，其中所述增益电路包括：
第一增益级，具有耦合至所述差分输入电路的所述输出的输入；以及
第二增益级，具有耦合至所述第一增益级的输出的输入；
其中所述电容器具有连接到所述第一增益级的所述输出的第一端子和连接到电源基准电压的第二端子。
23.根据权利要求22所述的电路，其中所述第二增益级包括源极跟随器晶体管。
24.一种低压降(LDO)电压调节器电路，包括：
功率晶体管，具有控制端子和耦合至输出节点的输出端子；
电流感测电路，被配置为感测流过所述功率晶体管的电流并生成第一感测信号；
电压感测电路，被配置为感测所述输出节点处的电压并生成第二感测信号；
第一差分放大器，具有被配置为接收所述第一感测信号的第一输入和被配置为接收第一基准的第二输入；
第二差分放大器，具有被配置为接收所述第二感测信号的第一输入和被配置为接收第二基准的第二输入；以及
双极晶体管，具有控制端子和导电端子，所述控制端子被配置为接收从第一差分放大器输出的信号，所述导电端子被配置为将信号施加到所述功率晶体管的所述控制端子；
其中从所述第二差分放大器输出的信号被施加到所述功率晶体管的所述控制端子。
CN202010743199.2A 2019-07-30 2020-07-29 低压降（ldo）电压调节器电路 Pending CN112306130A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/525,696 US10996699B2 (en) 2019-07-30 2019-07-30 Low drop-out (LDO) voltage regulator circuit
US16/525,696 2019-07-30

Publications (1)

Publication Number Publication Date
CN112306130A true CN112306130A (zh) 2021-02-02

Family

ID=74258818

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202021530063.5U Active CN213365345U (zh) 2019-07-30 2020-07-29 低压降电压调节器电路
CN202010743199.2A Pending CN112306130A (zh) 2019-07-30 2020-07-29 低压降（ldo）电压调节器电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202021530063.5U Active CN213365345U (zh) 2019-07-30 2020-07-29 低压降电压调节器电路

Country Status (2)

Country Link
US (1) US10996699B2 (zh)
CN (2) CN213365345U (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10996699B2 (en) * 2019-07-30 2021-05-04 Stmicroelectronics Asia Pacific Pte Ltd Low drop-out (LDO) voltage regulator circuit
US11003201B1 (en) * 2019-11-26 2021-05-11 Qualcomm Incorporated Low quiescent current low-dropout regulator (LDO)
JP7495817B2 (ja) * 2020-06-03 2024-06-05 株式会社東芝 電子回路およびインバータ
US11799427B2 (en) * 2020-11-12 2023-10-24 Texas Instruments Incorporated Amplifier capacitive load compensation
US11726514B2 (en) * 2021-04-27 2023-08-15 Stmicroelectronics International N.V. Active compensation circuit for a semiconductor regulator
JP2023013178A (ja) * 2021-07-15 2023-01-26 株式会社東芝 定電圧回路
TWI801024B (zh) * 2021-12-07 2023-05-01 美商矽成積體電路股份有限公司 低功率低壓降調節器之控制電路及其控制方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850139A (en) * 1997-02-28 1998-12-15 Stmicroelectronics, Inc. Load pole stabilized voltage regulator circuit
CN1677299A (zh) * 2004-02-25 2005-10-05 美国凹凸微系有限公司 低压降稳压器
CN101676829A (zh) * 2008-09-15 2010-03-24 联发科技（新加坡）私人有限公司 低压差调节器
CN101739051A (zh) * 2008-11-20 2010-06-16 上海华虹Nec电子有限公司 双极低压差线性稳压器的动态阻容补偿装置
CN101963820A (zh) * 2009-07-21 2011-02-02 意法半导体研发（上海）有限公司 自适应密勒补偿型电压调节器
CN102880219A (zh) * 2012-09-29 2013-01-16 无锡中科微电子工业技术研究院有限责任公司 一种具有动态补偿特性的线性稳压器
US20130271100A1 (en) * 2012-04-16 2013-10-17 Vidatronic, Inc. High power supply rejection linear low-dropout regulator for a wide range of capacitance loads
US20130293986A1 (en) * 2012-05-07 2013-11-07 Tower Semiconductor Ltd. Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators
CN103838287A (zh) * 2013-12-10 2014-06-04 珠海全志科技股份有限公司 一种补偿零点动态调整的线性稳压器
CN105739585A (zh) * 2016-02-19 2016-07-06 武汉市聚芯微电子有限责任公司 一种用于射频电路的低功耗ldo电路
CN108153372A (zh) * 2018-01-10 2018-06-12 德淮半导体有限公司 调节器
CN213365345U (zh) * 2019-07-30 2021-06-04 意法半导体亚太私人有限公司 低压降电压调节器电路

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5559424A (en) * 1994-10-20 1996-09-24 Siliconix Incorporated Voltage regulator having improved stability
US6188211B1 (en) 1998-05-13 2001-02-13 Texas Instruments Incorporated Current-efficient low-drop-out voltage regulator with improved load regulation and frequency response
US6969982B1 (en) * 2003-10-03 2005-11-29 National Semiconductor Corporation Voltage regulation using current feedback
US7459886B1 (en) 2004-05-21 2008-12-02 National Semiconductor Corporation Combined LDO regulator and battery charger
JP4308855B2 (ja) 2007-01-17 2009-08-05 セイコーエプソン株式会社 受電制御装置、受電装置および電子機器
WO2012007942A2 (en) 2010-07-12 2012-01-19 Powermat Ltd. Power management system and method for an inductive power transfer system
US8629649B2 (en) 2011-07-14 2014-01-14 O2Micro International, Ltd. Battery charging apparatus with a common control loop for a low drop-out voltage regulator and a boost regulator
US9405309B2 (en) * 2014-11-29 2016-08-02 Infineon Technologies Ag Dual mode low-dropout linear regulator

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5850139A (en) * 1997-02-28 1998-12-15 Stmicroelectronics, Inc. Load pole stabilized voltage regulator circuit
CN1677299A (zh) * 2004-02-25 2005-10-05 美国凹凸微系有限公司 低压降稳压器
CN101676829A (zh) * 2008-09-15 2010-03-24 联发科技（新加坡）私人有限公司 低压差调节器
CN101739051A (zh) * 2008-11-20 2010-06-16 上海华虹Nec电子有限公司 双极低压差线性稳压器的动态阻容补偿装置
CN101963820A (zh) * 2009-07-21 2011-02-02 意法半导体研发（上海）有限公司 自适应密勒补偿型电压调节器
US20130271100A1 (en) * 2012-04-16 2013-10-17 Vidatronic, Inc. High power supply rejection linear low-dropout regulator for a wide range of capacitance loads
US20130293986A1 (en) * 2012-05-07 2013-11-07 Tower Semiconductor Ltd. Current Limit Circuit Architecture For Low Drop-Out Voltage Regulators
CN102880219A (zh) * 2012-09-29 2013-01-16 无锡中科微电子工业技术研究院有限责任公司 一种具有动态补偿特性的线性稳压器
CN103838287A (zh) * 2013-12-10 2014-06-04 珠海全志科技股份有限公司 一种补偿零点动态调整的线性稳压器
CN105739585A (zh) * 2016-02-19 2016-07-06 武汉市聚芯微电子有限责任公司 一种用于射频电路的低功耗ldo电路
CN108153372A (zh) * 2018-01-10 2018-06-12 德淮半导体有限公司 调节器
CN213365345U (zh) * 2019-07-30 2021-06-04 意法半导体亚太私人有限公司 低压降电压调节器电路

Also Published As

Publication number Publication date
US20210034087A1 (en) 2021-02-04
US10996699B2 (en) 2021-05-04
CN213365345U (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
CN213365345U (zh) 低压降电压调节器电路
US9501075B2 (en) Low-dropout voltage regulator
US10270345B1 (en) Method and apparatus for wide bandwidth, efficient power supply
US8143868B2 (en) Integrated LDO with variable resistive load
US7893654B2 (en) Constant-current, constant-voltage and constant-temperature current supply of a battery charger
US7292015B2 (en) High efficiency, high slew rate switching regulator/amplifier
US7656139B2 (en) Creating additional phase margin in the open loop gain of a negative feedback amplifier system using a boost zero compensating resistor
US9377798B2 (en) Dual mode low dropout voltage regulator with a low dropout regulation mode and a bypass mode
US9594387B2 (en) Voltage regulator stabilization for operation with a wide range of output capacitances
EP3594774B1 (en) Pole-zero tracking compensation network for voltage regulators and method
CN110089027B (zh) 误差放大和频率补偿电路及方法
US8810219B2 (en) Voltage regulator with transient response
KR100844052B1 (ko) 조정기 회로 및 그 제어 방법
US20190157983A1 (en) Energy Acquisition and Power Supply System
CN113342106B (zh) 一种低压差线性稳压器与控制系统
JP6482566B2 (ja) 低ドロップアウト電圧レギュレータ回路
CN108021177B (zh) 基于nmos的电压调节器
EP3300235B1 (en) Voltage regulator
CN115777089A (zh) 用于低压应用的低压差稳压器
US20050275375A1 (en) Battery charger using a depletion mode transistor to serve as a current source
US7759905B2 (en) Linear battery charger
CN219392541U (zh) 低压差线性稳压器及电源
CN116961413B (zh) 电荷泵电路
US20220311259A1 (en) Charging circuit
US20230280774A1 (en) Ldo output power-on glitch removal circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination