CN112289682A - 栅极氧化层的形成方法 - Google Patents

栅极氧化层的形成方法 Download PDF

Info

Publication number
CN112289682A
CN112289682A CN202011191792.7A CN202011191792A CN112289682A CN 112289682 A CN112289682 A CN 112289682A CN 202011191792 A CN202011191792 A CN 202011191792A CN 112289682 A CN112289682 A CN 112289682A
Authority
CN
China
Prior art keywords
semiconductor substrate
oxide layer
ion implantation
operation time
safe water
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011191792.7A
Other languages
English (en)
Other versions
CN112289682B (zh
Inventor
陈辉
王明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202011191792.7A priority Critical patent/CN112289682B/zh
Publication of CN112289682A publication Critical patent/CN112289682A/zh
Application granted granted Critical
Publication of CN112289682B publication Critical patent/CN112289682B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02057Cleaning during device manufacture
    • H01L21/0206Cleaning during device manufacture during, before or after processing of insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种栅极氧化层的形成方法,应用于半导体技术领域。在本发明提供的一种栅极氧化层的形成方法中,通过在氧化工艺形成栅极氧化层之前,半导体衬底已进行的离子注入工艺中注入离子的剂量,以及所述半导体衬底在安全水槽等待作业阶段的时间,适应性的调整用于制作栅极氧化层的氧化工艺参数,从而实现了生长出厚度可控的栅极氧化层,进而提高了栅极氧化层的稳定性,满足了不同产品的性能设计需求。

Description

栅极氧化层的形成方法
技术领域
本发明涉及半导体技术领域,特别涉及一种栅极氧化层的形成方法。
背景技术
随着集成电路制造技术的迅速发展,晶体管的图形尺寸在不断缩小。而晶体管的性能依赖于栅极氧化层的厚度。栅极氧化层厚度的降低,增强了晶体管的电流驱动能力,提高了速度和功率特性。因此在工艺缩减中降低栅极氧化层厚度可以有效地提高晶体管性能,然而薄的氧化层会加重电流遂穿效应以及氧化层界面陷阱会引起载流子迁移率降低,并最终降低栅极氧化层的可靠性。
目前,为了保证栅极氧化层的质量,在整个半导体晶圆工艺制造流程中往往会加入湿法清洗工艺,主要作用是把前道工艺或者环境带来的粉尘颗粒及表面氧化层去除。然后,再通过氧化工艺在衬底上生成一定厚度的栅极氧化层。具体的,所述湿法清洗工艺的主要过程为:将待清洗的晶圆放入第一处理槽中进行预设时长的第一步清洗,之后,将第一步清洗之后的晶圆放入水槽进行清洗,并将清洗之后的晶圆放入第二处理槽中进行第二步清洗。然而,在实际生产过程中,为了提升生产效率,不同批次的晶圆会在同一机台作业,因此,较后批次的晶圆在第一步清洗作业完成后通常需要在装有水溶液的安全水槽中等待,直到所述前一批次的晶圆执行完第二步清洗作业之后,方可执行第二步清洗作业。然而,晶圆在安全水槽中等待的过程中,由于空气中的氧气和安全水槽中的潮湿环境,势必会随着时间的推移,导致在晶圆的表面生成越来越厚的自然氧化膜,从而导致研发人员无法准确的确定后续生成的栅极氧化层的厚度,进而影响了栅极氧化层的稳定性和半导体器件的可靠性。并且,通常,在形成栅极氧化层之前,会对半导体衬底进行一次或多次的离子注入工艺,而不同剂量的离子注入会对半导体衬底形成不同程度的晶格损伤,导致在后续再进行离子注入形成栅极氧化层的过程中,无法准确的生成符合不同设计要求厚度的栅极氧化层。
因此,如何准确的生长出符合不同设计要求厚度的栅极氧化层已成为本领域技术人员亟待解决的技术问题之一。
发明内容
本发明的目的在于提供一种栅极氧化层的形成方法,以解决现有技术中无法准确的生长出符合不同设计要求厚度的栅极氧化层的问题。
为解决上述技术问题,本发明提供一种栅极氧化层的形成方法,包括:
提供一半导体衬底,在所述半导体衬底内形成有至少一个离子注入区;
对所述半导体衬底进行湿法清洗工艺,以去除所述半导体衬底表面上的污染物,所述湿法清洗工艺包括第一次清洗作业、安全水槽等待作业和第二次清洗作业;
根据所述离子注入区的离子注入剂量以及所述半导体衬底在安全水槽等待作业阶段的时间,调整用于制作栅极氧化层的氧化工艺参数,并根据所述氧化工艺参数对所述半导体进行氧化工艺,以在所述半导体衬底上形成目标厚度的栅极氧化层。
可选的,所述离子注入区可以为对所述半导体衬底进行阱离子注入形成的阱区;
或者,所述离子注入区可以为对所述半导体衬底进行的源漏离子注入形成的源区或漏区。
可选的,对所述半导体衬底进行湿法清洗工艺的步骤,可以包括:
将所述半导体衬底放入第一处理槽中进行第一次清洗作业,以去除所述半导体衬底表面上的自然氧化层;
将执行第一次清洗作业后的所述半导体衬底向用于进行第二次清洗作业的第二处理槽传递,且当所述第二处理槽仍处于非空闲状态时,将所述半导体衬底放入安全水槽中进行等待作业,所述半导体衬底从放入到所述安全水槽中至放入到所述第二处理槽的作业时间为所述半导体衬底的等待作业时间;
判断所述等待作业时间是否满足预设的安全水槽作业时间阈值要求;
若所述等待作业时间不大于预设的安全水槽作业时间阈值,则将执行等待作业之后的所述半导体衬底放入第二处理槽中进行第二次清洗作业,以去除所述半导体衬底表面上的污染物;
若所述等待作业时间大于预设的安全水槽作业时间阈值,则执行将所述半导体衬底重新放入第一处理槽中再进行第一次清洗作业,以去除所述半导体衬底表面上因等待作业而新生的自然氧化层。
可选的,根据预设的安全水槽作业时间确定策略,将所述半导体衬底放入安全水槽中进行等待作业,以确定所述半导体衬底的等待作业时间,所述预设的安全水槽作业时间确定策略可以包括:
获取第二处理槽的总作业时间和所述第二处理槽已完成的作业时间;
将所述总作业时间与所述已完成的作业时间相减得到的所述第二处理槽的剩余作业时间,作为所述等待作业时间。
可选的,所述第一处理槽中的清洗液包括氢氟酸,所述第二处理槽中的清洗液包括盐酸和臭氧。
可选的,所述预设的安全水槽作业时间阈值的范围为:10min~80min。
可选的,根据所述离子注入区的离子注入剂量以及所述半导体衬底在安全水槽等待作业阶段的时间,调整用于制作栅氧化层的氧化工艺参数的步骤,包括:
判断所述离子注入区的离子注入剂量是否小于一剂量标准值;
若所述离子注入剂量不大于所述剂量标准值,则调整用于制作栅极氧化层的氧化工艺参数,使得在所述半导体衬底上通过所述氧化工艺形成的栅极氧化层的厚度相对目标厚度增加或减少第一厚度;
若所述离子注入剂量大于所述剂量标准值,则调整用于制作栅极氧化层的氧化工艺参数,使得在所述半导体衬底上通过所述氧化工艺形成的栅极氧化层的厚度相对目标厚度增加或减少第二厚度。
可选的,所述剂量标准值可以为1E14/cm2或1E15/cm2
可选的,所述第一厚度
Figure BDA0002752950350000041
离子注入剂量*cm2/E14,所述第二厚度
Figure BDA0002752950350000042
离子注入剂量*cm2/E15,所述离子注入剂量的单位是:/cm2
可选的,对所述半导体进行的氧化工艺可以为热氧化工艺。
与现有技术相比,本发明提供的技术方案至少具有如下有益效果之一:
在本发明提供的一种栅极氧化层的形成方法中,通过在氧化工艺形成栅极氧化层之前,半导体衬底已进行的离子注入工艺中注入离子的剂量,以及所述半导体衬底在安全水槽等待作业阶段的时间,适应性的调整用于制作栅极氧化层的氧化工艺参数,从而实现了生长出厚度可控的栅极氧化层,进而提高了栅极氧化层的稳定性,满足了不同产品的性能设计需求。
进一步的,通过将半导体衬底进行氧化工艺形成栅极氧化层之前,进行的湿法清洗工艺中的安全水槽的作业时间设置了上限时间,从而避免了由于半导体衬底在安全水槽中的作业时间太长,导致空气中的氧气和安全水槽中的潮湿环境将半导体衬底的表面生成越来越厚的自然氧化膜的问题,从而避免了由于半导体衬底在湿法清洗过程中形成的自然氧化膜,导致研发人员无法准确的确定后续生成的栅极氧化层的厚度,并最终影响栅极氧化层的稳定性和半导体器件的可靠性的问题。
附图说明
图1为本发明一实施例中的一种栅极氧化层的形成方法的流程示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
承如背景技术所述,目前,为了保证栅极氧化层的质量,在整个半导体晶圆工艺制造流程中往往会加入湿法清洗工艺,主要作用是把前道工艺或者环境带来的粉尘颗粒及表面氧化层去除。然后,再通过氧化工艺在衬底上生成一定厚度的栅极氧化层。在实际生产过程中,为了提升生产效率,不同批次的晶圆会在同一机台作业,因此,较后批次的晶圆在第一步清洗作业完成后通常需要在装有水溶液的安全水槽中等待,直到所述前一批次的晶圆执行完第二步清洗作业之后,方可执行第二步清洗作业。然而,晶圆在安全水槽中等待的过程中,由于空气中的氧气和安全水槽中的潮湿环境,势必会随着时间的推移,导致在晶圆的表面生成越来越厚的自然氧化膜,从而导致研发人员无法准确的确定后续生成的栅极氧化层的厚度,进而影响了栅极氧化层的稳定性和半导体器件的可靠性。
并且,通常,在形成栅极氧化层之前,会对半导体衬底进行一次或多次的离子注入工艺,而不同剂量的离子注入会对半导体衬底形成不同程度的晶格损伤,导致在后续再进行离子注入形成栅极氧化层的过程中,无法准确的生成符合不同设计要求厚度的栅极氧化层。
基于此,本申请的发明人发现,在集成电路制造工艺中,栅极氧化层的生长厚度主要与在形成栅极氧化层之前,对半导体衬底进行的一层或多次离子注入工艺(前层离子注入工艺)以及氧化工艺有关。具体的,若前层离子注入工艺中注入的离子剂量越大,则在对该半导体衬底进行氧化工艺形成的栅极氧化层的厚度就越厚。同时,本申请的发明人还发现,半导体衬底(晶圆)在湿法清洗工艺中的安全水槽中的等待作业时间也会影响栅极氧化层生长稳定性和生长质量;具体的,若半导体衬底在安全水槽中的等待作业时间越长,则在半导体衬底表面上形成的栅极氧化层的厚度越厚。
为此,本发明提供了一种栅极氧化层的形成方法,以解决现有技术中无法准确的生长出符合不同设计要求厚度的栅极氧化层的问题。
参考图1,图1为本发明一实施例中的一种栅极氧化层的形成方法的流程示意图,该方法包括如下步骤:
步骤S100,提供一半导体衬底,在所述半导体衬底内形成有至少一个离子注入区。
本实施例中,所述半导体衬底的材料可以为硅、锗、硅锗或碳化硅等,也可以是绝缘体上覆硅(SOI)或者绝缘体上覆锗(GOI),或者还可以为其他的材料,例如砷化镓等III、V族化合物。示例性的,本发明实施例中的衬底为硅衬底。
通常,可以通过对半导体衬底进行离子注入的方式,在半导体衬底内形成一个或多个用于形成特定的器件结构的离子注入区,例如,通过对半导体衬底的局部区域进行高能磷离子(P)注入,从而形成用于制造PMOS管的N阱。在本发明实施例中,所述离子注入区可以为对所述半导体衬底进行阱离子注入形成的阱区;或者,所述离子注入区还可以为对所述半导体衬底进行的源漏离子注入形成的源区或漏区。
步骤S200,对所述半导体衬底进行湿法清洗工艺,以去除所述半导体衬底表面上的污染物,所述湿法清洗工艺包括第一次清洗作业、安全水槽等待作业和第二次清洗作业。
其中,所述半导体衬底表面上的污染物可以包括自然氧化层、颗粒、有机物和金属。
进一步的,本发明提供了一种对所述半导体衬底进行湿法清洗工艺的具体处理方式,包括如下步骤:
首先,将所述半导体衬底放入第一处理槽中进行第一次清洗作业,以去除所述半导体衬底表面上的自然氧化层。
可以理解的是,当半导体衬底暴露于室温下的空气或含溶解氧的去离子水中时,半导体衬底的表面很快的被氧化,形成一层自然氧化层。而自然氧化层会妨碍其他工艺的生成质量,因此,在本发明实施例中在进行氧化工艺之前,需要将半导体衬底上形成的自然氧化层等污染物,通过湿法清洗工艺的方式去除。而湿法清洗工艺中不同的清洗溶液可以去除的污染杂质不同,因此,在对半导体衬底进行湿法清洗工艺时,需要进行多步清洗作业。
本实施例中,可以先将半导体衬底放入包括酸性溶液的第一处理槽中进行第一次清洗作业,以去除半导体衬底表面上的自然氧化层。示例性的,在本发明实施例中,所述第一处理槽中的清洗液可以包括氢氟酸。
接着,将执行第一次清洗作业后的所述半导体衬底向用于进行第二次清洗作业的第二处理槽传递,且当所述第二处理槽仍处于非空闲状态时,将所述半导体衬底放入安全水槽中进行等待作业,所述半导体衬底从放入到所述安全水槽中至放入到所述第二处理槽的作业时间为所述半导体衬底的等待作业时间。
本实施例中,在半导体衬底执行完第一次清洗作业之后,可以判断湿法清洗工艺中的第二处理槽是否处于空闲状态,若是,则可以将所述执行第一次清洗作业后的半导体衬底先进行清水清洗之后,放入第二处理槽中进行第二次清洗作业,以去除半导体衬底表面上的颗粒、有机物和金属等污染物。示例性的,在本发明实施例中,所述第二处理槽中的清洗液可以包括盐酸和臭氧。若所述第二处理槽处于非空闲状态,则需要将所述清水清洗之后的半导体衬底放入安全水槽中进行预设时长的等待作业。其中,所述预设时长为半导体衬底从放入到所述安全水槽中至放入到所述第二处理槽的作业时间为所述半导体衬底的等待作业时间。
更进一步的,在本发明实施中提供了一种确定所述预设的安全水槽作业时间的具体方式,包括如下步骤:
获取第二处理槽的总作业时间和所述第二处理槽已完成的作业时间;将所述总作业时间与所述已完成的作业时间相减得到的所述第二处理槽的剩余作业时间,作为所述等待作业时间。
之后,判断所述等待作业时间是否满足预设的安全水槽作业时间阈值要求;若所述等待作业时间不大于预设的安全水槽作业时间阈值,则将执行等待作业之后的所述半导体衬底放入第二处理槽中进行第二次清洗作业,以去除所述半导体衬底表面上的污染物;若所述等待作业时间大于预设的安全水槽作业时间阈值,则执行所述将所述半导体衬底重新放入第一处理槽中再进行第一次湿法清洗作业,以去除所述半导体衬底表面上因等待作业而新生的自然氧化层。
本实施例中,在安全水槽作业时间设置合理的情况下,所述半导体衬底在安全水槽中进行等待作业的过程中形成的自然氧化层的厚度可以忽略。示例性的,在本发明实施例中,所述预设的安全水槽作业时间阈值的范围为10min至80min时,所述半导体衬底在安全水槽中进行等待作业的过程中形成的自然氧化层的厚度可以忽略。
由于在本发明实施例中,通过设置湿法清洗工艺中的安全水槽的作业时间的上限时间,从而避免了由于半导体衬底在安全水槽中的作业时间太长,导致空气中的氧气和安全水槽中的潮湿环境将半导体衬底的表面生成越来越厚的自然氧化膜的问题,进而提高了栅极氧化层的稳定性和半导体器件的可靠性。且这种情况下,半导体衬底只需要经历一次第一次清洗作业、一次安全水槽等待作业即可进入到第二次湿法清洗作业中,避免了因半导体衬底在安全水槽中的作业时间太长而需要在其进入到第二次湿法清洗作业中之前再重复进行第一次湿法清洗作业的问题。
步骤S300,根据所述离子注入区的离子注入剂量以及所述半导体衬底在安全水槽等待作业阶段的时间,调整用于制作栅极氧化层的氧化工艺参数,并根据所述氧化工艺参数对所述半导体进行氧化工艺,以在所述半导体衬底上形成目标厚度的栅极氧化层。
本实施例中,由于在形成栅极氧化层之前,对半导体衬底进行的一次或多次的离子注入工艺,会对半导体衬底形成不同程度的晶格损伤,因此,在形成有一个或多个离子注入区的半导体衬底进行氧化工艺形成栅极氧化层的过程中,通入一定剂量的氧化工艺反应气体时,如,氧气,会在所述半导体衬底的表面上形成比目标厚度厚的栅极氧化层,并最终影响了栅极氧化层的生长速度,进而降低了栅极氧化层的稳定性。因此,在本发明实施例中,可以根据所述离子注入区的离子注入剂量以及所述半导体衬底在安全水槽等待作业阶段的时间(若安全水槽等待作业为10min至80min,则可以忽略安全水槽等待作业阶段对半导体衬底形成栅极氧化层的影响),调整用于制作栅极氧化层的氧化工艺参数,从而实现了生长出厚度可控的栅极氧化层,进而提高了栅极氧化层的稳定性,满足了不同产品的性能设计需求。
进一步的,在本发明实施例中提供了一种根据所述离子注入区的离子注入剂量以及所述半导体衬底在安全水槽等待作业阶段的时间,调整用于制作栅极氧化层的氧化工艺参数的具体方式,包括如下步骤:
首先,判断所述离子注入区的离子注入剂量是否小于一剂量标准值;
接着,若所述离子注入剂量不大于所述剂量标准值,则调整用于制作栅极氧化层的氧化工艺参数,使得在所述半导体衬底上通过所述氧化工艺形成的栅极氧化层的厚度相对目标厚度增加或减少第一厚度;若所述离子注入剂量大于所述剂量标准值,则调整用于制作栅极氧化层的氧化工艺参数,使得在所述半导体衬底上通过所述氧化工艺形成的栅极氧化层的厚度相对目标厚度增加或减少第二厚度。
其中,所述剂量标准值可以为1E14/cm2或1E15/cm2
可以理解的是,由于在形成栅极氧化层之前,对半导体衬底进行的一次或多次的离子注入工艺,会影响氧化工艺中栅极氧化层的生长速度;示例性的,若对半导体衬底进行的一次或多次的离子注入工艺的离子注入剂量(单位为:/cm2)不大于1E14/cm2,则在对该半导体衬底进行氧化工艺时,在通入生成目标厚度的栅极氧化层所需的反应气体的情况下,在该半导体衬底的表面上会形成比目标厚度厚所述第一厚度的栅极氧化层,其中,所述第一厚度为
Figure BDA0002752950350000091
离子注入剂量*cm2/E14。同理,若对半导体衬底进行的一次或多次的离子注入工艺的离子注入剂量大于1E14/cm2,则在对该半导体衬底进行氧化工艺时,在通入生成目标厚度的栅极氧化层所需的反应气体的情况下,在该半导体衬底的表面上会形成比目标厚度厚所述第二厚度的栅极氧化层,其中,所述第二厚度为
Figure BDA0002752950350000092
离子注入剂量*cm2/E15。
本实施例中,可以通过判断在半导体衬底进行氧化工艺形成栅极氧化层之前,对所述半导体衬底进行的离子注入工艺的离子注入剂量与预设的剂量标准值之间的关系,来调整用于制作栅极氧化层的氧化工艺参数。示例性的,若所述离子注入剂量不大于1E14/cm2,则可以根据预设的待形成的栅极氧化层的目标厚度,在通入预设剂量的氧化工艺反应气体的同时,缩短氧化工艺的工艺时间,从而实现生成目标厚度可控的栅极氧化层。或者,也可以在通入比预设剂量小的氧化工艺反应气体的同时,增加氧化工艺的工艺时间,从而实现生成目标厚度可控的栅极氧化层。
可选的,对所述半导体进行的氧化工艺可以为热氧化工艺。
综上所述,在本发明提供的一种栅极氧化层的形成方法中,通过在氧化工艺形成栅极氧化层之前,半导体衬底已进行的离子注入工艺中注入离子的剂量,以及所述半导体衬底在安全水槽等待作业阶段的时间,适应性的调整用于制作栅极氧化层的氧化工艺参数,从而实现了生长出厚度可控的栅极氧化层,进而提高了栅极氧化层的稳定性,满足了不同产品的性能设计需求。
进一步的,通过将半导体衬底进行氧化工艺形成栅极氧化层之前,进行的湿法清洗工艺中的安全水槽的作业时间设置了上限时间,从而避免了由于半导体衬底在安全水槽中的作业时间太长,导致空气中的氧气和安全水槽中的潮湿环境将半导体衬底的表面生成越来越厚的自然氧化膜的问题,从而避免了由于半导体衬底在湿法清洗过程中形成的自然氧化膜,导致研发人员无法准确的确定后续生成的栅极氧化层的厚度,并最终影响栅极氧化层的稳定性和半导体器件的可靠性的问题。
需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (10)

1.一种栅极氧化层的形成方法,其特征在于,包括:
提供一半导体衬底,在所述半导体衬底内形成有至少一个离子注入区;
对所述半导体衬底进行湿法清洗工艺,以去除所述半导体衬底表面上的污染物,所述湿法清洗工艺包括第一次清洗作业、安全水槽等待作业和第二次清洗作业;
根据所述离子注入区的离子注入剂量以及所述半导体衬底在安全水槽等待作业阶段的时间,调整用于制作栅极氧化层的氧化工艺参数,并根据所述氧化工艺参数对所述半导体进行氧化工艺,以在所述半导体衬底上形成目标厚度的栅极氧化层。
2.如权利要求1所述的栅极氧化层的形成方法,其特征在于,所述离子注入区为对所述半导体衬底进行阱离子注入形成的阱区;
或者,所述离子注入区为对所述半导体衬底进行的源漏离子注入形成的源区或漏区。
3.如权利要求1所述的栅极氧化层的形成方法,其特征在于,对所述半导体衬底进行湿法清洗工艺的步骤,包括:
将所述半导体衬底放入第一处理槽中进行第一次清洗作业,以去除所述半导体衬底表面上的自然氧化层;
将执行第一次清洗作业后的所述半导体衬底向用于进行第二次清洗作业的第二处理槽传递,且当所述第二处理槽仍处于非空闲状态时,将所述半导体衬底放入安全水槽中进行等待作业,所述半导体衬底从放入到所述安全水槽中至放入到所述第二处理槽的作业时间为所述半导体衬底的等待作业时间;
判断所述等待作业时间是否满足预设的安全水槽作业时间阈值要求;
若所述等待作业时间不大于预设的安全水槽作业时间阈值,则将执行等待作业之后的所述半导体衬底放入第二处理槽中进行第二次清洗作业,以去除所述半导体衬底表面上的污染物;
若所述等待作业时间大于预设的安全水槽作业时间阈值,则执行将所述半导体衬底重新放入第一处理槽中再进行第一次清洗作业,以去除所述半导体衬底表面上因等待作业而新生的自然氧化层。
4.如权利要求3所述的栅极氧化层的形成方法,其特征在于,根据预设的安全水槽作业时间确定策略,将所述半导体衬底放入安全水槽中进行等待作业,以确定所述半导体衬底的等待作业时间,所述预设的安全水槽作业时间确定策略包括:
获取第二处理槽的总作业时间和所述第二处理槽已完成的作业时间;
将所述总作业时间与所述已完成的作业时间相减得到的所述第二处理槽的剩余作业时间,作为所述等待作业时间。
5.如权利要求3所述的栅极氧化层的形成方法,其特征在于,所述第一处理槽中的清洗液包括氢氟酸,所述第二处理槽中的清洗液包括盐酸和臭氧。
6.如权利要求3所述的栅极氧化层的形成方法,其特征在于,所述预设的安全水槽作业时间阈值的范围为:10min~80min。
7.如权利要求1所述的栅极氧化层的形成方法,其特征在于,根据所述离子注入区的离子注入剂量以及所述半导体衬底在安全水槽等待作业阶段的时间,调整用于制作栅氧化层的氧化工艺参数的步骤,包括:
判断所述离子注入区的离子注入剂量是否小于一剂量标准值;
若所述离子注入剂量不大于所述剂量标准值,则调整用于制作栅极氧化层的氧化工艺参数,使得在所述半导体衬底上通过所述氧化工艺形成的栅极氧化层的厚度相对目标厚度增加或减少第一厚度;
若所述离子注入剂量大于所述剂量标准值,则调整用于制作栅极氧化层的氧化工艺参数,使得在所述半导体衬底上通过所述氧化工艺形成的栅极氧化层的厚度相对目标厚度增加或减少第二厚度。
8.如权利要求7所述的栅极氧化层的形成方法,其特征在于,所述剂量标准值为1E14/cm2或1E15/cm2
9.如权利要求8所述的栅极氧化层的形成方法,其特征在于,所述第一厚度
Figure FDA0002752950340000021
所述第二厚度
Figure FDA0002752950340000022
Figure FDA0002752950340000023
所述离子注入剂量的单位是:/cm2
10.如权利要求1所述的栅极氧化层的形成方法,其特征在于,对所述半导体进行的氧化工艺为热氧化工艺。
CN202011191792.7A 2020-10-30 2020-10-30 栅极氧化层的形成方法 Active CN112289682B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011191792.7A CN112289682B (zh) 2020-10-30 2020-10-30 栅极氧化层的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011191792.7A CN112289682B (zh) 2020-10-30 2020-10-30 栅极氧化层的形成方法

Publications (2)

Publication Number Publication Date
CN112289682A true CN112289682A (zh) 2021-01-29
CN112289682B CN112289682B (zh) 2023-11-17

Family

ID=74354207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011191792.7A Active CN112289682B (zh) 2020-10-30 2020-10-30 栅极氧化层的形成方法

Country Status (1)

Country Link
CN (1) CN112289682B (zh)

Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904574A (en) * 1995-08-10 1999-05-18 Seiko Epson Corporation Process of making semiconductor device and improved semiconductor device
JP2003173998A (ja) * 2001-12-04 2003-06-20 Wacker Nsce Corp 半導体基板の洗浄方法
JP2003218085A (ja) * 2002-01-17 2003-07-31 Wacker Nsce Corp 半導体基板の洗浄方法
TW583726B (en) * 2001-03-09 2004-04-11 Macronix Int Co Ltd Method of simultaneously forming gate oxide layers with various thickness using oxygen ion implantation
TW200511436A (en) * 2003-09-01 2005-03-16 Macronix Int Co Ltd Method to clean wafer surface by using free OH radicals in DI de-ionized water
US20050106863A1 (en) * 2003-11-13 2005-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
US20050245034A1 (en) * 2002-06-28 2005-11-03 National Institute Of Advanced Indust Sci& Tech Semiconductor device and its manufacturing method
JP2006192358A (ja) * 2005-01-12 2006-07-27 Fujitsu Ltd 基板処理方法および半導体装置の製造方法
JP2008066738A (ja) * 2007-10-03 2008-03-21 Renesas Technology Corp 洗浄乾燥装置
KR20080046786A (ko) * 2006-11-23 2008-05-28 동부일렉트로닉스 주식회사 건식산화공정에서 게이트 산화 지연 예방을 위한 세정방법
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
CN103390548A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 栅氧化硅层的制备方法及半导体衬底处理方法
CN104576359A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5904574A (en) * 1995-08-10 1999-05-18 Seiko Epson Corporation Process of making semiconductor device and improved semiconductor device
TW583726B (en) * 2001-03-09 2004-04-11 Macronix Int Co Ltd Method of simultaneously forming gate oxide layers with various thickness using oxygen ion implantation
JP2003173998A (ja) * 2001-12-04 2003-06-20 Wacker Nsce Corp 半導体基板の洗浄方法
JP2003218085A (ja) * 2002-01-17 2003-07-31 Wacker Nsce Corp 半導体基板の洗浄方法
US20050245034A1 (en) * 2002-06-28 2005-11-03 National Institute Of Advanced Indust Sci& Tech Semiconductor device and its manufacturing method
TW200511436A (en) * 2003-09-01 2005-03-16 Macronix Int Co Ltd Method to clean wafer surface by using free OH radicals in DI de-ionized water
US20050106863A1 (en) * 2003-11-13 2005-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer manufacturing methods employing cleaning delay period
JP2006192358A (ja) * 2005-01-12 2006-07-27 Fujitsu Ltd 基板処理方法および半導体装置の製造方法
KR20080046786A (ko) * 2006-11-23 2008-05-28 동부일렉트로닉스 주식회사 건식산화공정에서 게이트 산화 지연 예방을 위한 세정방법
CN101364535A (zh) * 2007-08-09 2009-02-11 中芯国际集成电路制造(上海)有限公司 可调整栅极氧化层厚度的半导体器件制造方法
JP2008066738A (ja) * 2007-10-03 2008-03-21 Renesas Technology Corp 洗浄乾燥装置
CN103390548A (zh) * 2012-05-09 2013-11-13 中芯国际集成电路制造(上海)有限公司 栅氧化硅层的制备方法及半导体衬底处理方法
CN104576359A (zh) * 2013-10-23 2015-04-29 无锡华润上华半导体有限公司 功率二极管的制备方法

Also Published As

Publication number Publication date
CN112289682B (zh) 2023-11-17

Similar Documents

Publication Publication Date Title
US5360769A (en) Method for fabricating hybrid oxides for thinner gate devices
EP1051744B1 (en) Method of forming a semiconductor device
EP1710836A1 (en) Method for manufacturing soi wafer
JPH10209168A (ja) 半導体装置の製造方法
US20050139230A1 (en) Method for cleaning semiconductor wafers
US7947605B2 (en) Post ion implant photoresist strip using a pattern fill and method
KR20120055461A (ko) 액처리 방법, 이 액처리 방법을 실행시키기 위한 프로그램을 기록한 기록 매체 및 액처리 장치
US7731801B2 (en) Semiconductor wafer treatment method and apparatus therefor
US6764967B2 (en) Method for forming low thermal budget sacrificial oxides
US20130187257A1 (en) Semiconductor device and method for manufacturing the same
US20120083103A1 (en) Method for minimizing defects in a semiconductor substrate due to ion implantation
US6562728B2 (en) Surface treatment method of germanium-containing semiconductor substrate that includes immersion of the substrate in chemical solutions to remove foreign matter
CN112289682A (zh) 栅极氧化层的形成方法
Iwai My LSI Development Experience at Toshiba (1973–1999): Hard Working, Exciting, and Splendid Days
CN115662893A (zh) 一种半导体器件的形成方法
US6941956B2 (en) Substrate treating method and apparatus
CN107170704B (zh) 半导体结构及其形成方法
KR102488508B1 (ko) 실리콘-함유 층들을 형성하는 방법들
Ikeda et al. Process integration of single-wafer technology in a 300-mm fab, realizing drastic cycle time reduction with high yield and excellent reliability
Pathangey et al. Effect of metal contaminants in pre-gate oxide cleans for sub-100-nm devices
US20030022435A1 (en) Method for forming multiple gate oxide layer with the plasma oxygen doping
US6830996B2 (en) Device performance improvement by heavily doped pre-gate and post polysilicon gate clean
US20230230848A1 (en) Methods for forming trench structures in substrates
TWI309860B (en) The monitor wafer that can be repeatedly used and method for forming the same
JPH11135508A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant