CN112287409B - 芯片自动编码装置及方法 - Google Patents

芯片自动编码装置及方法 Download PDF

Info

Publication number
CN112287409B
CN112287409B CN202011195661.6A CN202011195661A CN112287409B CN 112287409 B CN112287409 B CN 112287409B CN 202011195661 A CN202011195661 A CN 202011195661A CN 112287409 B CN112287409 B CN 112287409B
Authority
CN
China
Prior art keywords
chip
mark code
code
mark
input port
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011195661.6A
Other languages
English (en)
Other versions
CN112287409A (zh
Inventor
闫宇
刘志哲
孟庆龙
陈林辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tuowei Electronic Technology Shanghai Co ltd
Original Assignee
Tuowei Electronic Technology Shanghai Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tuowei Electronic Technology Shanghai Co ltd filed Critical Tuowei Electronic Technology Shanghai Co ltd
Priority to CN202011195661.6A priority Critical patent/CN112287409B/zh
Publication of CN112287409A publication Critical patent/CN112287409A/zh
Application granted granted Critical
Publication of CN112287409B publication Critical patent/CN112287409B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/73—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by creating or determining hardware identification, e.g. serial numbers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06M—COUNTING MECHANISMS; COUNTING OF OBJECTS NOT OTHERWISE PROVIDED FOR
    • G06M1/00—Design features of general application
    • G06M1/27—Design features of general application for representing the result of count in the form of electric signals, e.g. by sensing markings on the counter drum

Abstract

本公开的实施例提供了芯片自动编号装置及方法。所述装置包括标志码端口级联的多级芯片，所述各级芯片包括标志码输入端口和标志码输出端口；第一级芯片的标志码输入端口接地；前一级芯片的标志码输出端口连接后一级芯片的标志码输入端口；所述各级芯片用于通过标志码输出端口向后一级芯片的标志码输入端口输出一帧初始标志码；并从前一级芯片的标志码输出端口接收标志码并向后一级芯片的标志码输入端口输出；记录接收到的标志码的帧数，完成自动编号。以此方式，可以快速实现多级芯片的自动编号，无需主机和其他控制设备辅助，不依赖于协议，同时实现方法的数字逻辑简易且端口占用较少，易于集成在模拟或射频芯片中。

Description

芯片自动编码装置及方法
技术领域
本公开的实施例一般涉及集成电路技术领域，并且更具体地，涉及芯片自动编码装置及方法。
背景技术
在相控阵雷达和卫星通信等需要多芯片组阵的场景，主机需要对很多从机芯片进行配置。通常方式是主机通过片选端口指定芯片，但随着组阵规模增大，主机需要增加端口。通过菊花链级联的方式可以节省端口，但主机配置单一芯片也要发送整链数据，同时无法通过一帧配置所有芯片，会延长初始化时间。更合理和高效的方式是为每颗芯片预先分配编号，进而便于主机对指定或所有芯片进行配置，常见的芯片编号方法包括硬件编号和软件编号。
对于硬件编号方式，通过电路板的上拉和下拉设计可以为每颗芯片配置独立的硬件编号，但缺点是组阵规模增大时会占用芯片过多的数字端口。还可以在芯片中集成一次性可编程存储器(eFuse)，芯片出厂时对每颗芯片进行预先编号，但是对流片和后续工艺会有额外要求，也缺乏灵活性，无法更改硬件编号。
对于软件编号方式，包括芯片集成微控制单元等可编程逻辑器件，可以通过烧写修改编号，但不适用于射频芯片等对数字部分有严格面积和功耗要求的应用场景。而一些动态更新设备编号的方法又对通信协议有一定依赖，通信方式通常较为复杂。
发明内容
根据本公开的实施例，提供了一种芯片自动编号方案。
在本公开的第一方面，提供了一种芯片自动编号装置。该装置包括标志码端口级联的多级芯片，所述各级芯片包括标志码输入端口和标志码输出端口；第一级芯片的标志码输入端口接地；前一级芯片的标志码输出端口连接后一级芯片的标志码输入端口；
在本公开的第二方面，提供了一种多芯片组阵系统。该系统包括主机和如上所述的芯片自动编号装置；所述主机的数据输出端口分别驱动所述芯片自动编号装置中各级芯片的数据输入端口；所述主机的clk端口分别连接所述各级芯片的clk端口；所述各级芯片的数据输出端口分时驱动所述主机的数据输入端口；所述主机用于根据所述芯片的编号发送配置帧进行芯片初始化配置；根据所述芯片的编号发送数据帧进行芯片工作模式配置；根据所述芯片的编号发送读指令帧进行芯片工作状态获取。
在本公开的第三方面，提供了一种芯片自动编号方法。该方法包括各级芯片分别生成一帧初始标志码并发送给后一级芯片；所述芯片从前一级芯片接收所述标志码并向后一级芯片转发；所述芯片接收标志码的同时进行计数，根据计数值更新芯片编号。
应当理解，发明内容部分中所描述的内容并非旨在限定本公开的实施例的关键或重要特征，亦非用于限制本公开的范围。本公开的其它特征将通过以下的描述变得容易理解。
附图说明
结合附图并参考以下详细说明，本公开各实施例的上述和其他特征、优点及方面将变得更加明显。在附图中，相同或相似的附图标记表示相同或相似的元素，其中：
图1示出了能够在其中实现本公开的实施例的多芯片组阵系统的示意图；
图2示出了根据本公开的实施例的TR芯片装置的方框图；
图3示出了根据本公开实施例的集成了自动编号功能的数字电路的方框图；
图4示出了根据本公开实施例的芯片自动编号方法的流程图；
图5示出了根据本公开实施例的芯片自动编号方法的时序示意图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的全部其他实施例，都属于本公开保护的范围。
另外，本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
本公开中，通过将标志码端口级联，逐级传递标志码并计数的方法实现芯片自动编号，优点在在快速、高效、易于集成且不依赖于通信协议。
图1示出了能够在其中实现本公开的实施例的多芯片组阵系统100的示意图，如图1所示，多芯片组阵系统100包括主机102和TR芯片装置104；其中，TR芯片装置104为多个，例如TR芯片装置#0-#63。
在一些实施例中，TR芯片装置104可以是不同的芯片，仅用于实现相同的自动编号功能。
在一些实施例中，TR芯片装置#0-#63的标志码端口级联，组成级联链，例如，TR芯片装置#0的标志码输入端口code_i接地，标志码输出端口code_o连接芯片TR芯片装置#1的标志码输入端口code_i；TR芯片装置#1的标志码输出端口code_o连接芯片TR芯片装置#2的标志码输入端口code_i……；
在一些实施例中，主机102的数据输出端口mosi驱动TR芯片装置#0-#63的数据输入端口mosi；主机102的clk端口连接TR芯片装置#0-#63的clk端口；TR芯片装置#0-#63的数据输出端口miso分时驱动主机102的数据输入端口miso。
TR芯片装置#0-#63具有自动编号功能，主机102不需要片选等额外端口识别多芯片组阵系统100中的指定TR芯片装置。
在一些实施例中，
主机102首先等待多芯片组阵系统100中的TR芯片装置104的上电自动编号，编号时间为标志码长度乘以TR芯片装置104的数量附加上电延时。
自动编号完成后主机102开始初始化配置，主机102的配置帧中包含编号信息，只有编号对应的TR芯片装置104才会接受配置数据，其余TR芯片装置104会将数据舍弃，此外也可以规定特定的帧格式实现主机同时对所有TR芯片装置104配置相同参数，可以极大程度缩短初始化时间。
初始化配置完成后主机102开始工作模式配置，通过带有编号的数据帧配置不同TR芯片装置104不同通道的控制字，实现天线阵列的快速幅相切换。
工作期间主机102会实时获取指定TR芯片装置104的工作状态，主机102发送读指令帧，帧中包含编号信息，只有编号对应的TR芯片装置104会返回相应数据，其余TR芯片装置104的数据输出端口保持高阻，避免总线数据冲突。
图2示出了根据本公开的实施例的TR芯片装置104的方框图，如图2所示，TR芯片104包括集成了自动编号功能的数字电路200，数字通信模块210和TR射频模块220。
在一些实施例中，集成了自动编号功能的数字电路200包括标志码输入端口code_i、标志码输出端口code_o。数字通信模块210包括数据输入端口mosi，clk端口和数据输出端口miso。
图3示出了根据本公开实施例的集成了自动编号功能的数字电路200的方框图，如图3所示，集成了自动编号功能的数字电路200包含标志码识别模块201，编号计数器模块202，标志码延时使能模块203，标志码状态机204和标志码发送模块205。
由于芯片自动编号的使能标志包括上电延时等待和外部指令，考虑到不同芯片上电时间差异，标志码延时使能模块203，在芯片上电后等待预设延时后再发出输出使能信号给标志码状态机204，使能标志码输出端口发送；其中，延时期间允许接收标志码。
标志码识别模块201对标志码输入端口接收的上一级芯片发送的标志码进行逻辑识别，若为有效标志码，则通知编号计数器模块202对编号加1。
编号计数器模块202根据标志码识别模块201的通知指令，对编号加1。
标志码状态机204等待标志码延时使能模块203输出的使能信号，触发标志码发送模块205发送标志码，直到已发送的标志码数量等于计数器值加1(包括自身发送的和传递的)。由于标志码并非实际有效数据，可以用计数器记录，所以不用考虑输入快于输出需要缓存数据的情况。
图4示出了根据本公开实施例的芯片自动编号方法400的流程图，如图4所示，包括以下步骤：
步骤401，各级芯片(TR芯片装置104)分别生成一帧初始标志码并发送给后一级芯片；
在一些实施例中，所述芯片编号可以在芯片上电后自动执行；或，通过外部触发方式执行。其中，所述外部触发方式为第三方通过额外协议发送外部自动编号指令，配置所有芯片开始自动编号。
在一些实施例中，所述芯片通过标志码输出端口向后一级芯片发送所述初始标志码。所述标志码是特定的二进制数值组合，仅用于识别，形式可以根据具体通信场景进行调整。
步骤402，所述芯片从前一级芯片接收所述标志码并向后一级芯片转发；
在一些实施例中，各级芯片会对来自标志码输入端口的标志码进行识别校验，每当识别到一帧有效标志码后，所述芯片会通过标志码输出端口向后一级芯片转发所述标志码。
在一些实施例中，来自上一级芯片的多帧标志码可以为连续或间断形式传递。
步骤403，所述芯片接收标志码的同时进行计数，根据计数值更新芯片编号。
在一些实施例中，所述芯片编号会随着接收到的标志码的数量动态更新。
在一些实施例中，当所述芯片接收到新的自动编号指令后，芯片编号会先清零再进行新的自动编号。
所述芯片内部包含相应寄存器指示自动编号状态，记录标志码校验失败等异常情况。
在一些实施例中，可以通过额外的通信协议根据芯片编号依次发送读写指令进行软件的动态自检。或通过第三方读取最后一级芯片的标志码输出端口，当自动编号状态正常时，接收到标志码的数量应为芯片数量。
在一些实施例中，芯片的自动编号步骤独立于芯片间的数据通信协议，但可以在协议辅助下进行软件自检或重校准等扩展操作。
图5示出了根据本公开实施例的芯片自动编号方法的时序示意图，为了便于理解，选取5位二进制组合10001作为级联传递的标志码，选取了4个芯片(TR芯片装置)进行说明。
在时刻501～504，芯片TR芯片装置#0-3发送初始标志码。考虑到不同芯片复位释放时间差异，发送第一帧标志码的时刻也有所差异。芯片TR芯片装置#2由于在发送使能前以已接收到一帧有效标志码，所以在时刻503，连续发出2帧标志码。
在时刻505，芯片TR芯片装置#3接收到一帧有效标志码，编号更新为1，同时通过输出端口传递标志码。
在时刻506，芯片TR芯片装置#3接收到一帧有效标志码，编号更新为2，同时通过输出端口传递标志码。
在时刻507，芯片TR芯片装置#3接收到一帧有效标志码，编号更新为3，同时通过输出端口传递标志码，至此芯片TR芯片装置#0-#3自动编号完成，4颗芯片编号分别为0、1、2、3。
根据本公开的实施例，实现了以下技术效果：通过芯片的标志码端口级联，实现芯片组上电自动编号，或在外部触发辅助下编号；编号过程中可以对异常状态进行记录，会考虑不同芯片的不同上电时间；可以通过调整标志码来适应不同应用场景，或配合额外协议进行功能扩展。
需要说明的是，对于前述的各方法实施例，为了简单描述，故将其都表述为一系列的动作组合，但是本领域技术人员应该知悉，本公开并不受所描述的动作顺序的限制，因为依据本公开，某些步骤可以采用其他顺序或者同时进行。其次，本领域技术人员也应该知悉，说明书中所描述的实施例均属于可选实施例，所涉及的动作和模块并不一定是本公开所必须的。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，所述描述的方法的具体工作过程，可以参考前述装置实施例中的对应过程，在此不再赘述。
此外，虽然采用特定次序描绘了各操作，但是这应当理解为要求这样操作以所示出的特定次序或以顺序次序执行，或者要求所有图示的操作应被执行以取得期望的结果。在一定环境下，多任务和并行处理可能是有利的。同样地，虽然在上面论述中包含了若干具体实现细节，但是这些不应当被解释为对本公开的范围的限制。在单独的实施例的上下文中描述的某些特征还可以组合地实现在单个实现中。相反地，在单个实现的上下文中描述的各种特征也可以单独地或以任何合适的子组合的方式实现在多个实现中。
尽管已经采用特定于结构特征和/或方法逻辑动作的语言描述了本主题，但是应当理解所附权利要求书中所限定的主题未必局限于上面描述的特定特征或动作。相反，上面所描述的特定特征和动作仅仅是实现权利要求书的示例形式。

Claims (9)

1.一种芯片自动编号装置，其特征在于：
所述芯片自动编号装置包括标志码端口级联的多级芯片，所述各级芯片包括标志码输入端口和标志码输出端口；第一级芯片的标志码输入端口接地；前一级芯片的标志码输出端口连接后一级芯片的标志码输入端口；
所述各级芯片用于通过标志码输出端口向后一级芯片的标志码输入端口输出一帧初始标志码；并从前一级芯片的标志码输出端口接收标志码并向后一级芯片的标志码输入端口输出；接收标志码的同时进行计数，根据计数值更新芯片编号。
2.根据权利要求1所述的芯片自动编号装置，其特征在于，
所述芯片通过上电延时等待或外部指令开始自动编号。
3.根据权利要求1所述的芯片自动编号装置，其特征在于，从前一级芯片的标志码输出端口接收标志码并向向后一级芯片的标志码输入端口输出包括：
对从前一级芯片的标志码输出端口接收到的标志码进行识别，若识别成功，则后一级芯片的标志码输入端口输出。
4.根据权利要求3所述的芯片自动编号装置，其特征在于，所述芯片包括集成了自动编号功能的数字电路，数字通信模块和TR射频模块；其中，
所述集成了自动编号功能的数字电路包括：标志码识别模块，编号计数器模块，标志码延时使能模块，标志码状态机和标志码发送模块；所述标志码延时使能模块用于在芯片上电后等待预设延时后再发出输出使能信号给所述标志码状态机，使能标志码输出端口发送；
所述标志码识别模块用于对标志码输入端口接收的上一级芯片发送的标志码进行识别校验，若为有效标志码，则通知所述编号计数器模块对编号加1；
所述编号计数器模块用于根据所述标志码识别模块的通知指令，对编号加1；
所述标志码状态机用于等待标志码延时使能模块输出的使能信号，触发所述标志码发送模块发送标志码，直到已发送的标志码数量等于计数器值加1。
5.一种多芯片组阵系统，其特征在于，
包括：主机和根据权利要求1-4任一所述的芯片自动编号装置；
所述主机的数据输出端口分别驱动所述芯片自动编号装置中各级芯片的数据输入端口；所述主机的clk端口分别连接所述各级芯片的clk端口；所述各级芯片的数据输出端口分时驱动所述主机的数据输入端口；
所述主机用于根据所述芯片的编号发送配置帧进行芯片初始化配置；根据所述芯片的编号发送数据帧进行芯片工作模式配置；根据所述芯片的编号发送读指令帧进行芯片工作状态获取。
6.根据权利要求5所述的系统，其特征在于，
所述主机对所述芯片进行配置之前，需要等待所述芯片自动编号装置进行自动编号。
7.一种根据1-4任一所述的芯片自动编号装置的芯片自动编号方法，其特征在于，
各级芯片分别生成一帧初始标志码并发送给后一级芯片；
所述芯片从前一级芯片接收所述标志码并向后一级芯片转发；
所述芯片接收标志码的同时进行计数，根据计数值更新芯片编号。
8.根据权利要求7所述的方法，其特征在于，
各级芯片生成一帧初始标志码并发送给后一级芯片包括：
各级芯片通过上电延时等待或外部指令，生成一帧初始标志码并发送给后一级芯片。
9.根据权利要求8所述的方法，其特征在于，
所述标志码为特定长度的二进制数值。
CN202011195661.6A 2020-10-31 2020-10-31 芯片自动编码装置及方法 Active CN112287409B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011195661.6A CN112287409B (zh) 2020-10-31 2020-10-31 芯片自动编码装置及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011195661.6A CN112287409B (zh) 2020-10-31 2020-10-31 芯片自动编码装置及方法

Publications (2)

Publication Number Publication Date
CN112287409A CN112287409A (zh) 2021-01-29
CN112287409B true CN112287409B (zh) 2022-10-18

Family

ID=74353974

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011195661.6A Active CN112287409B (zh) 2020-10-31 2020-10-31 芯片自动编码装置及方法

Country Status (1)

Country Link
CN (1) CN112287409B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113594077B (zh) * 2021-07-22 2024-03-08 重庆双芯科技有限公司 一种多级芯片串联系统芯片定位方法及多级芯片串联系统

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344081A (zh) * 2000-09-19 2002-04-10 上海贝尔有限公司 2Mbit/s高速七号信令链路终端板系统的MTPL2子系统
CN102737583A (zh) * 2012-07-09 2012-10-17 深圳市磊芯半导体有限公司 Led驱动恒流通道输出驱动器、级联系统及其驱动方法
CN110083570A (zh) * 2019-04-16 2019-08-02 深圳市致宸信息科技有限公司 一种多芯片串联自动地址编码系统及方法
CN110730253A (zh) * 2019-09-25 2020-01-24 陈健红 控制芯片的自动编址方法
CN211826420U (zh) * 2020-02-28 2020-10-30 烟台创为新能源科技股份有限公司 自动编码系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1344081A (zh) * 2000-09-19 2002-04-10 上海贝尔有限公司 2Mbit/s高速七号信令链路终端板系统的MTPL2子系统
CN102737583A (zh) * 2012-07-09 2012-10-17 深圳市磊芯半导体有限公司 Led驱动恒流通道输出驱动器、级联系统及其驱动方法
CN110083570A (zh) * 2019-04-16 2019-08-02 深圳市致宸信息科技有限公司 一种多芯片串联自动地址编码系统及方法
CN110730253A (zh) * 2019-09-25 2020-01-24 陈健红 控制芯片的自动编址方法
CN211826420U (zh) * 2020-02-28 2020-10-30 烟台创为新能源科技股份有限公司 自动编码系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Turbo码编码器IP核设计及验证;武凯等;《上海大学学报(自然科学版)》;20061030(第05期);全文 *

Also Published As

Publication number Publication date
CN112287409A (zh) 2021-01-29

Similar Documents

Publication Publication Date Title
US10042798B2 (en) System comprising a master device and a slave device having multiple integrated circuit die, wireless communication unit and method therefor
US5686844A (en) Integrated circuit pins configurable as a clock input pin and as a digital I/O pin or as a device reset pin and as a digital I/O pin and method therefor
US10990559B2 (en) Serial communication protocol
US4551721A (en) Method for initializing a token-passing local-area network
CN112287409B (zh) 芯片自动编码装置及方法
US10971237B2 (en) Semiconductor device
CN113626351A (zh) 一种PCIe信号处理卡的级联方法
US11093429B1 (en) Daisy-chained serial bus for multiple small footprint devices
US20190188174A1 (en) Multi-slave serial communication
CN101310231A (zh) 串行总线系统、节点设备以及可连接在节点设备上的输入/输出卡
US4386426A (en) Data transmission system
CN101577086B (zh) 串联电路的自动寻址方法及串接数量的自动检测方法
US6625796B1 (en) Apparatus and method for programming a set of programmable logic devices in parallel
US5317690A (en) Special sensor applied meteorological image process
US7583663B1 (en) Systems and methods for converting a P packet/cycle datapath to a Q packet/cycle datapath
US3993980A (en) System for hard wiring information into integrated circuit elements
CN101227476B (zh) Gfp帧的解封装方法及装置
US7779186B2 (en) Master-slave card system and method for operating the same
US7496093B2 (en) Slave circuit and method for initializing a slave circuit
CN213458048U (zh) 一种psam卡的读卡装置
JPH0752427B2 (ja) 双方向プログラマブルｉ／ｏドライバ
CN220254495U (zh) Io接口置换电路及其接口电路
US5414832A (en) Tunable synchronous electronic communication apparatus
CN112436898B (zh) 语音数据传输方法、计算机装置及计算机可读存储介质
US5826063A (en) Apparatus and method for programming the setup, command and recovery time periods within a transaction cycle

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant