CN112255522A - 双极型晶体管短路检测装置和方法 - Google Patents

Abstract

本公开提供了一种双极型晶体管短路检测装置和方法，涉及电子器件检测技术领域，其中的装置包括：电流变化率检测模块、VCE电压检测模块和检测控制模块；检测控制模块在双极型晶体管开通的过程中，控制电流变化率检测模块处于使能状态并且VCE电压检测模块处于不使能状态，通过电流变化率检测模块检测是否发生短路；在双极型晶体管开通的状态下，控制VCE电压检测模块处于使能状态，通过VCE电压检测模块检测是否发生短路。本公开的装置和方法，能够实现无盲区无死角的双极型晶体管短路检测，检测的准确性高、可靠性好，可以保证双极型晶体管安全可靠运行。

Description

双极型晶体管短路检测装置和方法

技术领域

本公开涉及电子器件检测技术领域，尤其涉及一种双极型晶体管短路检测装置和方法。

背景技术

双极型晶体管是一种电流控制器件，应用非常广泛，双极型晶体管的可靠性对产品质量具有非常重要的作用。双极型晶体管可以有多种，例如，双极型晶体管为IGBT(Insulated Gate Bipolar Transistor，绝缘栅双极型晶体管)等。IGBT可以安装在变频器等产品中，IGBT的可靠地开通、关断直接影响着变频器整机等产品的安全运行，当发生短路时，IGBT需要可靠地关断。目前，检测IGBT短路的方法有检测集电极电流、检测门射极电压和检测集射极电压等方法，IGBT发生短路分为两种，一种是IGBT桥臂直通，一种是负载相间短路，无论发生哪种短路，电流IC均会快速升高，IGBT均会进入线性区，集射极电压约为直流母线电压，此时损耗急剧增加，发热严重，需要尽快关断IGBT。当IGBT出现短路时，电流IC、门射极VGE电压、集射极VCE电压等参数会发生显著变化，驱动器可以通过对这些参数的检测对短路故障进行检测。但是，现有短路检测方法通常具有检测盲区，难以在IGBT开通过程中、开通状态下都进行短路检测，降低IGBT运行的可靠性。

发明内容

有鉴于此，本发明要解决的一个技术问题是提供一种双极型晶体管短路检测装置和方法，通过在双极型晶体管开通的过程中、开通状态下分别使能电流变化率检测模块、VCE电压检测模块，用于进行短路故障检测。

根据本公开的第一方面，提供一种双极型晶体管短路检测装置，包括：电流变化率检测模块，用于检测与双极型晶体管的功率发射极和辅助发射极之间的寄生电感相对应的感应电压；VCE电压检测模块，用于检测所述双极型晶体管的集射极VCE电压；检测控制模块，分别与所述电流变化率检测模块和所述VCE电压检测模块电连接，用于在所述双极型晶体管开通的过程中，控制所述电流变化率检测模块处于使能状态并且所述VCE电压检测模块处于不使能状态，用以通过所述电流变化率检测模块检测所述双极型晶体管是否发生短路；在所述双极型晶体管开通的状态下，控制所述VCE电压检测模块处于使能状态，用以通过所述VCE电压检测模块检测所述双极型晶体管是否发生短路。

可选地，还包括：信号发生模块,与所述双极型晶体管的门极连接，用于发送驱动信号；所述检测控制模块，与所述信号发生模块电连接，用于在所述双极型晶体管发生短路时，控制所述信号发生模块停止发送所述驱动信号。

可选地，所述检测控制模块包括：控制子模块和使能子模块；所述电流变化率检测模块，接入第一参考电压和所述驱动信号，用于基于所述第一参考电压、所述感应电压和所述驱动信号向所述控制子模块输出第一逻辑信号；所述使能子模块，接入所述VCE电压、第二参考电压和所述驱动信号，用于基于所述VCE电压、所述第二参考电压和所述驱动信号向所述控制子模块输出第二逻辑信号，基于所述驱动信号向所述控制子模块输出第三逻辑信号；所述VCE电压检测模块，接入第三参考电压，用于基于所述VCE电压、所述第三参考电压向所述控制子模块输出第四逻辑信号；所述控制子模块，用于基于所述第一逻辑信号、所述第二逻辑信号、所述第三逻辑信号和所述第四逻辑信号，控制所述电流变化率检测模块、所述VCE电压检测模块是否处于使能状态，以及是否控制所述信号发生模块停止发送所述驱动信号。

可选地，所述使能子模块包括：反向单元、第一比较单元和第一触发单元；所述反向单元的输入端与所述信号发生模块的输出端连接，接入所述驱动信号，对所述驱动信号进行反向处理，用以生成所述第三逻辑信号并向所述控制子模块输出；所述第一比较单元的两个输入端分别接入所述VCE电压和所述第二参考电压，基于所述VCE电压和所述第二参考电压的比较结果生成第一比较结果信号；所述反向单元的输出端与所述第一比较单元的输出端分别与所述第一触发单元的两个输入端连接，所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并向所述控制子模块输出。

可选地，所述控制子模块包括：第一与门单元、第二触发单元和或门单元；所述第一与门单元的两个输入端分别接入所述第二逻辑信号和所述第四逻辑信号，对所述第二逻辑信号和所述第四逻辑信号进行与处理；所述或门单元的一个输入端与所述第一与门单元的输出端连接，另一个输入端接入所述第一逻辑信号，对所述第一与门单元的输出信号和所述第一逻辑信号进行或处理；所述第二触发单元的一个输入端与所述或门单元的输出端连接，另一个输入端接入所述第三逻辑信号；所述第二触发单元的输出端与所述信号发生模块连接；所述第二触发单元用于基于所述或门单元的输出信号与所述第三逻辑信号生成用于控制所述信号发生模块是否发送所述驱动信号的控制信号并发送。

可选地，所述电流变化率检测模块包括：第二与门单元和Di/dt检测单元；所述Di/dt检测单元采集所述感应电压并接入第一参考电压，基于所述感应电压和所述第一参考电压的比较结果向所述第二与门单元输出第二比较结果信号；所述第二与门单元的两个输入端分别接入所述第二比较结果信号和所述驱动信号，基于对所述第二比较结果信号和所述驱动信号进行与处理的结果生成所述第一逻辑信号并向所述控制子模块输出。

可选地，所述VCE电压检测模块包括：第二比较单元；所述第二比较单元用于采集所述VCE电压并接入所述第三参考电压，基于所述VCE电压和所述第三参考电压的比较结果生成所述第四逻辑信号并向所述控制子模块输出。

可选地，所述信号发生模块包括：信号控制器单元和功率放大单元；所述控制子模块，与所述信号控制器单元的输入端连接，用于发送控制所述信号发生模块是否发送所述驱动信号的控制信号；所述信号控制器单元输出端与所述功率放大单元的输入端连接；所述功率放大单元的输出端输出进行放大处理后的所述驱动信号。

可选地，所述驱动信号包括：PWM信号。

可选地，所述双极型晶体管包括：IGBT。

根据本公开的第二方面，提供一种双极型晶体管短路检测方法，包括：在双极型晶体管开通的过程中，通过检测控制模块控制电流变化率检测模块处于使能状态并且VCE电压检测模块处于不使能状态,用以通过所述电流变化率检测模块检测所述双极型晶体管是否发生短路；在所述双极型晶体管开通的状态下，通过所述检测控制模块控制所述VCE电压检测模块处于使能状态，用以通过所述VCE电压检测模块检测所述双极型晶体管是否发生短路；其中，所述电流变化率检测模块用于检测与所述双极型晶体管的功率发射极和辅助发射极之间的寄生电感相对应的感应电压；所述VCE电压检测模块用于检测所述双极型晶体管的集射极VCE电压。

可选地，通过信号发生模块向所述双极型晶体管的门极发送驱动信号；在所述双极型晶体管发生短路时，通过所述检测控制模块控制所述信号发生模块停止发送驱动信号。

可选地，所述检测控制模块包括：控制子模块和使能子模块；所述方法还包括：通过所述电流变化率检测模块基于第一参考电压、所述感应电压和所述驱动信号向所述控制子模块输出第一逻辑信号；通过所述使能子模块基于所述VCE电压、第二参考电压和所述驱动信号向所述控制子模块输出第二逻辑信号，基于所述驱动信号向所述控制子模块输出第三逻辑信号；通过所述VCE电压检测模块基于所述VCE电压、第三参考电压向所述控制子模块输出第四逻辑信号；通过所述控制子模块基于所述第一逻辑信号、所述第二逻辑信号、所述第三逻辑信号和所述第四逻辑信号，控制所述电流变化率检测模块、所述VCE电压检测模块是否处于使能状态，以及是否控制所述信号发生模块停止发送所述驱动信号。

可选地，所述使能子模块包括：反向单元、第一比较单元和第一触发单元；所述反向单元的输入端与所述信号发生模块的输出端连接，接入所述驱动信号；所述第一比较单元的两个输入端分别接入所述VCE电压和所述第二参考电压；所述反向单元的输出端与所述第一比较单元的输出端分别与所述第一触发单元的两个输入端连接；所述通过所述使能子模块基于所述VCE电压、所述第二参考电压和所述驱动信号向所述控制子模块输出第二逻辑信号，基于所述驱动信号向所述控制子模块输出第三逻辑信号包括：所述反向单元对所述驱动信号进行反向处理，用以生成所述第三逻辑信号并向所述控制子模块输出；所述第一比较单元基于所述VCE电压和所述第二参考电压的比较结果生成第一比较结果信号；所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并向所述控制子模块输出。

可选地，所述控制子模块包括：第一与门单元、第二触发单元和或门单元；所述第一与门单元的两个输入端分别接入所述第二逻辑信号和所述第四逻辑信号；所述或门单元的一个输入端与所述第一与门单元的输出端连接，另一个输入端接入所述第一逻辑信号；所述第二触发单元的一个输入端与所述或门单元的输出端连接，另一个输入端接入所述第三逻辑信号；所述第二触发单元的输出端与所述信号发生模块连接；所述方法还包括：所述第一与门单元对所述第二逻辑信号和所述第四逻辑信号进行与处理；所述或门单元对所述第一与门单元的输出信号和所述第一逻辑信号进行或处理；所述第二触发单元基于所述或门单元的输出信号与所述第三逻辑信号，生成用于控制所述信号发生模块是否发送所述驱动信号的控制信号并发送。

可选地，所述电流变化率检测模块包括：第二与门单元和Di/dt检测单元；所述Di/dt检测单元采集所述感应电压并接入第一参考电压；所述第二与门单元的两个输入端分别接入所述第二比较结果信号和所述驱动信号，输出端与所述或门单元连接；所述方法还包括：所述Di/dt检测单元基于所述感应电压和所述第一参考电压的比较结果向所述第二与门单元输出第二比较结果信号；所述第二与门单元基于对所述第二比较结果信号和所述驱动信号进行与处理的结果生成所述第一逻辑信号并向所述或门单元输出。

可选地，所述VCE电压检测模块包括：第二比较单元；所述第二比较单元采集所述VCE电压并接入所述第三参考电压，所述第二比较单元的输出端与所述第一与门单元电连接；所述方法还包括：所述第二比较单元基于所述VCE电压和所述第三参考电压的比较结果生成所述第四逻辑信号并向所述第一与门单元输出。

可选地，所述信号发生模块包括：信号控制器单元和功率放大单元；所述第二触发单元的输出与所述信号控制器单元的输入端连接；所述信号控制器单元输出端与所述功率放大单元的输入端连接，所述功率放大单元的输出端输出进行放大处理后的所述驱动信号；所述方法还包括：在所述双极型晶体管发生短路时，所述第二触发单元发送用于控制所述信号控制器单元停止发送所述驱动信号的控制信号。

可选地，在所述双极型晶体管开通的过程中，所述反向单元向所述第一与门单元输出第三逻辑信号；其中，所述驱动信号为高电平，第三逻辑信号为低电平；当所述VCE电压＞所述第二参考电压时，所述第一比较单元输出第一比较结果信号；其中，所述第一比较结果信号为低电平；所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并输入所述第一与门单元；其中，所述第二逻辑信号为低电平，所述VCE电压检测模块处于不使能状态。

可选地，在所述双极型晶体管开通的过程中，当所述感应电压>第一参考电压时，所述Di/dt检测单元向所述第二与门单元输出第二比较结果信号；其中，所述第二比较结果信号为高电平；所述第二与门单元基于所述第二比较结果信号和所述驱动信号生成所述第一逻辑信号并向所述或门单元输出；其中，所述第一逻辑信号为高电平；所述第二触发单元基于所述或门单元输出的高电平与所述第三逻辑信号生控制信号，并发送给所述信号控制器单元，用以控制所述信号控制器单元停止发送所述驱动信号。

可选地，在所述双极型晶体管开通的状态下，所述反向单元向所述第一与门单元输出第三逻辑信号；其中，所述驱动信号为高电平，第三逻辑信号为低电平；当所述VCE电压<所述第二参考电压时，所述第一比较单元输出所述第一比较结果信号；其中，所述第一比较结果信号为高电平；所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并输入所述第一与门单元；其中，所述第二逻辑信号为高电平，所述VCE电压检测模块处于使能状态。

可选地，在所述双极型晶体管开通的状态下，当所述VCE电压>所述第三参考电压时，所述第二比较单元生成所述第四逻辑信号并向所述第一与门单元输出；其中，所述第四逻辑信号为高电平；所述第一与门单元向所述或门单元输出高电平，所述第二触发单元基于所述或门单元输出的高电平与所述第三逻辑信号生控制信号，并发送给所述信号控制器单元，用以控制所述信号控制器单元停止发送所述驱动信号。

可选地，所述第三参考电压大于所述第二参考电压，所述第二参考电压大于所述双极型晶体管的饱和导通电压。

本公开的双极型晶体管短路检测装置和方法，在双极型晶体管开通的过程中使能电流变化率检测模块检测短路故障，并且不使能VCE电压检测模块；在双极型晶体管开通的状态下使能VCE电压检测模块检测短路故障，能够实现无盲区无死角的双极型晶体管短路检测，在双极型晶体管开通的过程中、开通的状态下都可以实现实时的检测，并且受外界干扰小，检测的准确性高、可靠性好，可以保证双极型晶体管安全可靠运行。

附图说明

为了更清楚地说明本公开实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。

图1为根据本公开的双极型晶体管短路检测装置的一个实施例的模块示意图；

图2为根据本公开的双极型晶体管短路检测装置的另一个实施例的模块示意图；

图3为根据本公开的双极型晶体管短路检测装置的又一个实施例的模块示意图；

图4为根据本公开的双极型晶体管短路检测装置的再一个实施例的模块示意图；

图5为根据本公开的双极型晶体管短路检测方法的一个实施例的流程示意图；

图6为根据本公开的双极型晶体管短路检测方法的一个实施例中的停止发送驱动信号的控制流程示意图；

图7为根据本公开的双极型晶体管短路检测方法的一个实施例的检测控制流程示意图。

具体实施方式

下面参照附图对本公开进行更全面的描述，其中说明本公开的示例性实施例。下面将结合本公开实施例中的附图，对本公开实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本公开保护的范围。下面结合各个图和实施例对本公开的技术方案进行多方面的描述。

在现有技术中，检测双极型晶体管短路的方法可以有多种，例如检测IGBT短路的方法有Di/dt短路检测、检测集射极VCE电压等方法。Di/dt短路检测是利用功率发射极和辅助发射极之间存在一个小的寄生电感，在开通关断和短路故障时，集电极电流IC均会发生显著变化，所以在寄生电感上会产生感应电动势，检测此信号即可检测故障，但是此方法适用于电流急剧增大时，若电流变化率小，则感应电动势较小，很难检测；检测集射极VCE电压是利用短路时IGBT从饱和区退到放大区，VCE电压会快速上升到母线电压，但是此检测方法须等到IGBT开通后才能检测。现有的短路检测方法在不同程度上会降低对于IGBT保护的可靠性，不能保证IGBT安全可靠运行。

下文中的“第一”、“第二”等仅用于描述上相区别，并没有其它特殊的含义。

如图1所示，本公开提供一种双极型晶体管短路检测装置，双极型晶体管01可以为多种，例如为IGBT等。双极型晶体管短路检测装置包括电流变化率检测模块10、VCE电压检测模块20和检测控制模块30。电流变化率检测模块10用于检测与双极型晶体管01的功率发射极和辅助发射极之间的寄生电感相对应的感应电压，VCE电压检测模块20用于检测双极型晶体管01的集射极VCE电压。

检测控制模块30分别与电流变化率检测模块10和VCE电压检测模块20电连接，用于在双极型晶体管01开通的过程中，控制电流变化率检测模块10处于使能状态并且VCE电压检测模块20处于不使能状态，通过电流变化率检测模块10检测双极型晶体管01是否发生短路。电流变化率检测模块10处于使能状态是指电流变化率检测模块10对于检测双极型晶体管01起到检测作用，VCE电压检测模块20处于不使能状态是指VCE电压检测模块20对于检测双极型晶体管01不起检测作用。

在双极型晶体管开通的状态下，检测控制模块30控制VCE电压检测模块20处于使能状态，用以通过VCE电压检测模块20检测双极型晶体管01是否发生短路。VCE电压检测模块20处于使能状态为VCE电压检测模块20在检测双极型晶体管01中起到检测作用。

在一个实施例中，如图2所示，双极型晶体管短路检测装置还包括信号发生模块40,信号发生模块40与双极型晶体管01的门极连接，用于发送驱动信号。驱动信号可以为多种，例如为PWM(Pulse width modulation，脉冲宽度调制)信号等。检测控制模块30与信号发生模块40电连接，用于在双极型晶体管01发生短路时，控制信号发生模块40停止发送驱动信号。

在一个实施例中，如图3所示，检测控制模块30包括控制子模块32和使能子模块31。电流变化率检测模块10接入第一参考电压和信号发生模块40输出的驱动信号，用于基于第一参考电压、检测到的感应电压和驱动信号向控制子模块32输出第一逻辑信号。使能子模块31接入VCE电压、第二参考电压和信号发生模块40输出的驱动信号，用于基于VCE电压、第二参考电压和驱动信号向控制子模块32输出第二逻辑信号，基于驱动信号向控制子模块32输出第三逻辑信号。

VCE电压检测模块20接入第三参考电压，用于基于VCE电压、第三参考电压向控制子模块32输出第四逻辑信号。控制子模块32用于基于第一逻辑信号、第二逻辑信号、第三逻辑信号和第四逻辑信号，控制电流变化率检测模块10、VCE电压检测模块20是否处于使能状态，以及控制信号发生模块40是否发送驱动信号。

下面以双极型晶体管为IGBT进行说明。在IGBT开通的过程中使能电流变化率检测模块检测短路故障，在IGBT未开通时则不使能VCE电压检测模块，在IGBT开通的状态下使能VCE电压检测模块检测短路故障，从而实现无盲区无死角的短路检测。

在一个实施例中，如图4所示，信号发生模块40包括信号控制器单元401和功率放大单元402。控制子模块中的第二触发单元322的输出端与信号控制器单元401的输入端连接，用于发送控制信号控制器单元401是否发送驱动信号的控制信号。信号控制器单元401的输出端与功率放大单元402的输入端连接，功率放大单元402的输出端输出进行放大处理后的驱动信号。RG是驱动信号的驱动电阻。

使能子模块31包括反向单元311、第一比较单元312和第一触发单元313。反向单元331可以实现为多种反相器，第一比较单元312可以实现为多种比较器，第一触发单元313可以实现为RS触发器、RS锁存器等。反向单元311的输入端与信号发生模块40的功率放大单元402的输出端连接，接入驱动信号，对驱动信号进行反向处理，用以生成第三逻辑信号并向控制子模块的第二触发单元322输出。第一比较单元312的两个输入端分别接入VCE电压和第二参考电压VREF2，基于VCE电压和VREF2的比较结果生成第一比较结果信号。

反向单元311的输出端与第一比较单元312的输出端分别与第一触发单元313的两个输入端连接，第一触发单元313基于第三逻辑信号和第一比较结果信号生成第二逻辑信号并向控制子模块输出。通过使能子模块31可以在IGBT的开通过程中使电流变化率检测模块使能，VCE电压检测模型块不使能，电流变化率检测模块在IGBT的开通过程中检测IGBT是否短路。

控制子模块包括第一与门单元321、第二触发单元322和或门单元323。第一与门单元321可以实现为多种与门，第二触发单元322可以实现为RS触发器、RS锁存器等，或门单元323可以实现为多种或门。第一与门单元321的两个输入端分别接入第二逻辑信号和第四逻辑信号，对第二逻辑信号和第四逻辑信号进行与处理。或门单元323的一个输入端与第一与门单元321的输出端连接，另一个输入端接入第一逻辑信号，对第一与门单元的输出信号和第一逻辑信号进行或处理。

第一触发单元313与第二比较单元201的输出端一起输入到第一与门单元321，第一触发单元313输出低电平时，无论第二比较单元201的输出为何值，第一与门单元321的输出都为低电平，即实现了VCE电压检测模块不使能，即VCE电压检测模块不起检测作用。

在IGBT完全开通时，第一比较单元312输出高电平，即第一触发单元313的S输入为1，R输入仍为0，所以根据第一触发单元313本身特性，输出Q＝1；第一触发单元313和第二比较单元201同时输入到与第一与门单元321，因为第一触发单元313输出为1，则第一与门单元321的输出就由第二比较单元201决定，即实现VCE电压检测模块使能。

第二触发单元322的一个输入端与或门单元323的输出端连接，另一个输入端接入第三逻辑信号；第二触发单元322的输出端与信号发生模块的信号控制器单元401连接；第二触发单元322用于基于或门单元323的输出信号与第三逻辑信号生成用于控制信号发生模块是否发送驱动信号的控制信号并发送。

电流变化率检测模块包括第二与门单元101和Di/dt检测单元102。第二与门单元101可以实现为多种与门，Di/dt检测单元102可以实现为多种现有检测电路。Di/dt检测单元102采集感应电压并接入第一参考电压VREF1，基于感应电压和VREF1的比较结果向第二与门单元101输出第二比较结果信号。第二与门单元101的两个输入端分别接入第二比较结果信号和驱动信号，基于对第二比较结果信号和驱动信号进行与处理的结果生成第一逻辑信号并向控制子模块的或门单元323输出。

VCE电压检测模块包括第二比较单元201，第二比较单元201可以实现为多种比较器。第二比较单元201用于采集VCE电压并接入第三参考电压VREF3，基于VCE电压和第三参考电压VREF3的比较结果生成第四逻辑信号并向控制子模块的第一与门单元321输出。

在一个实施例中，信号控制器单元401可以实现为DSP等，在IGBT正常开通过程中,信号控制器单元401发出PWM脉冲信号，设定高电平开通。在IGBT开通的过程中，当VCE电压＞第二参考电压VREF2时，第一比较单元312输出低电平，信号控制器单元401输出高电平开通，即功率放大单元402输出高电平，反向单元311输出低电平，因为开机前初始值为0，则第一触发单元313输出电平保持不变，所以第一触发单元313输出低电平，VCE电压检测模块不使能。

如果在IGBT开通的过程中发生IGBT短路，则IC电流迅速变大，一般以kA/us的速率变化；在功率发射极PE和辅助发射极E之间的寄生电感上会产生一个感应电压V(PE-E),当此感应电压大于第一参考电压VREF1时，则di/dt检测单元102输出一个高电平，并且功率放大单元402输出高电平，所以第二与门单元101会输出高电平信号到或门单元323，其会输出高电平。第二触发单元322的S端为高电平，R端为低电平，则输出端Q为高电平并输出到信号控制器单元101，封锁驱动(PWM)信号。

在IGBT正常导通后，VCE电压为饱和导通电压VCE电压(TH)，低于第二参考电压VREF2，所以第一比较单元312输出高电平，反向单元311仍输出低电平，则第一触发单元313输出高电平，VCE电压检测模块使能。如果IGBT导通期间发生短路，则IC电流快速上升，IGBT退出饱和区进入放大区，VCE电压升高，当其大于第三参考电压VREF3时，第二比较单元201输出高电平，则第一与门单元321会输出高电平到或门单元323，其会输出高电平，第二触发单元322的S端为高电平，R端为低电平，则输出端Q为高电平并输出到信号控制器单元401，封锁驱动(PWM)信号。

VCE电压检测模块在IGBT导通后,无论发生哪种短路都可以及时保护，第三参考电压VREF3大于第二参考电压VREF2，第二参考电压VREF2大于IGBT的饱和导通电压VCE电压(TH)，即VREF3＞VREF2＞VCE电压(TH)，VCE电压(TH)一般为2V，VREF2一般取6-8V，VREF3一般取10-12V，VREF1一般取3-4V。VREF3为发生短路时IGBT退出饱和区进入放大区时VCE电压，VREF2介于这两者之间。

图5为根据本公开的双极型晶体管短路检测方法的一个实施例的流程示意图，电流变化率检测模块用于检测与双极型晶体管的功率发射极和辅助发射极之间的寄生电感相对应的感应电压，VCE电压检测模块用于检测双极型晶体管的集射极VCE电压；如图5所示：

步骤501，在双极型晶体管开通的过程中，通过检测控制模块控制电流变化率检测模块处于使能状态并且VCE电压检测模块处于不使能状态,通过电流变化率检测模块检测双极型晶体管是否发生短路。

步骤502，在双极型晶体管开通的状态下，通过检测控制模块控制VCE电压检测模块处于使能状态，用以通过VCE电压检测模块检测双极型晶体管是否发生短路。

图6为根据本公开的双极型晶体管短路检测方法的一个实施例中的停止发送驱动信号的控制流程示意图，如图6所示：

步骤601，通过信号发生模块向双极型晶体管的门极发送驱动信号。

步骤602，在双极型晶体管发生短路时，通过检测控制模块控制信号发生模块停止发送驱动信号。

图7为根据本公开的双极型晶体管短路检测方法的一个实施例的检测控制流程示意图，检测控制模块包括控制子模块和使能子模块，如图7所示：

步骤701，通过电流变化率检测模块基于第一参考电压、感应电压和驱动信号向控制子模块输出第一逻辑信号。

步骤702，通过使能子模块基于VCE电压、第二参考电压和驱动信号向控制子模块输出第二逻辑信号，基于驱动信号向控制子模块输出第三逻辑信号。

步骤703，通过VCE电压检测模块基于VCE电压、第三参考电压向控制子模块输出第四逻辑信号。

步骤704，通过控制子模块基于第一逻辑信号、第二逻辑信号、第三逻辑信号和第四逻辑信号，控制电流变化率检测模块、VCE电压检测模块是否处于使能状态，以及是否控制信号发生模块停止发送驱动信号。

在一个实施例中，使能子模块包括反向单元、第一比较单元和第一触发单元；反向单元的输入端与信号发生模块的输出端连接，接入驱动信号；第一比较单元的两个输入端分别接入VCE电压和第二参考电压；反向单元的输出端与第一比较单元的输出端分别与第一触发单元的两个输入端连接。

反向单元对驱动信号进行反向处理，用以生成第三逻辑信号并向控制子模块输出；第一比较单元基于VCE电压和第二参考电压的比较结果生成第一比较结果信号；第一触发单元基于第三逻辑信号和第一比较结果信号生成第二逻辑信号并向控制子模块输出。

在一个实施例中，控制子模块包括第一与门单元、第二触发单元和或门单元；第一与门单元的两个输入端分别接入第二逻辑信号和第四逻辑信号；或门单元的一个输入端与第一与门单元的输出端连接，另一个输入端接入第一逻辑信号；第二触发单元的一个输入端与或门单元的输出端连接，另一个输入端接入第三逻辑信号；第二触发单元的输出端与信号发生模块连接。

第一与门单元对第二逻辑信号和第四逻辑信号进行与处理；或门单元对第一与门单元的输出信号和第一逻辑信号进行或处理；第二触发单元基于或门单元的输出信号与第三逻辑信号，生成用于控制信号发生模块是否发送驱动信号的控制信号并发送。

在一个实施例中，电流变化率检测模块包括：第二与门单元和Di/dt检测单元；Di/dt检测单元采集感应电压并接入第一参考电压；第二与门单元的两个输入端分别接入第二比较结果信号和驱动信号，输出端与或门单元连接。

Di/dt检测单元基于感应电压和第一参考电压的比较结果向第二与门单元输出第二比较结果信号；第二与门单元基于对第二比较结果信号和驱动信号进行与处理的结果生成第一逻辑信号并向或门单元输出。

在一个实施例中，VCE电压检测模块包括第二比较单元；第二比较单元采集VCE电压并接入第三参考电压，第二比较单元的输出端与第一与门单元电连接。第二比较单元基于VCE电压和第三参考电压的比较结果生成第四逻辑信号并向第一与门单元输出。

在一个实施例中，信号发生模块包括：信号控制器单元和功率放大单元；第二触发单元与信号控制器单元的输入端连接；信号控制器单元输出端与功率放大单元的输入端连接，功率放大单元的输出端输出进行放大处理后的驱动信号。在双极型晶体管发生短路时，第二触发单元发送用于控制信号控制器单元停止发送驱动信号的控制信号。

在一个实施例中，在双极型晶体管开通的过程中，反向单元向第一与门单元输出第三逻辑信号；其中，驱动信号为高电平，第三逻辑信号为低电平。当VCE电压＞第二参考电压时，第一比较单元输出第一比较结果信号；其中，第一比较结果信号为低电平。

第一触发单元基于第三逻辑信号和第一比较结果信号生成第二逻辑信号并输入第一与门单元；其中，第二逻辑信号为低电平，VCE电压检测模块处于不使能状态。

在双极型晶体管开通的过程中，当感应电压>第一参考电压时，Di/dt检测单元向第二与门单元输出第二比较结果信号；其中，第二比较结果信号为高电平。第二与门单元基于第二比较结果信号和驱动信号生成第一逻辑信号并向或门单元输出；其中，第一逻辑信号为高电平。

第二触发单元基于或门单元输出的高电平与第三逻辑信号生控制信号，并发送给信号控制器单元，用以控制信号控制器单元停止发送驱动信号。

在一个实施例中，在双极型晶体管开通的状态下，反向单元接收驱动信号为高电平，向第一与门单元输出第三逻辑信号；其中，第三逻辑信号为低电平。当VCE电压<第二参考电压时，第一比较单元输出第一比较结果信号；其中，第一比较结果信号为高电平。

第一触发单元基于第三逻辑信号和第一比较结果信号生成第二逻辑信号并输入第一与门单元；其中，第二逻辑信号为高电平，VCE电压检测模块处于使能状态。

在双极型晶体管开通的状态下，当VCE电压>第三参考电压时，第二比较单元生成第四逻辑信号并向第一与门单元输出；其中，第四逻辑信号为高电平。

第一与门单元向或门单元输出高电平，第二触发单元基于或门单元输出的高电平与第三逻辑信号生控制信号，并发送给信号控制器单元，用以控制信号控制器单元停止发送驱动信号。

上述实施例提供的双极型晶体管短路检测装置和方法，在双极型晶体管开通的过程中使能电流变化率检测模块检测短路故障，并且不使能VCE电压检测模块；在双极型晶体管开通的状态下使能VCE电压检测模块检测短路故障，能够实现无盲区无死角的双极型晶体管短路检测，在双极型晶体管开通的过程中、开通的状态下都可以实现实时的检测，并且受外界干扰小，检测的准确性高、可靠性好，损耗小，可以保证双极型晶体管安全可靠运行，提高产品质量。

可能以许多方式来实现本公开的方法和系统。例如，可通过软件、硬件、固件或者软件、硬件、固件的任何组合来实现本公开的方法和系统。用于方法的步骤的上述顺序仅是为了进行说明，本公开的方法的步骤不限于以上具体描述的顺序，除非以其它方式特别说明。此外，在一些实施例中，还可将本公开实施为记录在记录介质中的程序，这些程序包括用于实现根据本公开的方法的机器可读指令。因而，本公开还覆盖存储用于执行根据本公开的方法的程序的记录介质。

本公开的描述是为了示例和描述起见而给出的，而并不是无遗漏的或者将本公开限于所公开的形式。很多修改和变化对于本领域的普通技术人员而言是显然的。选择和描述实施例是为了更好说明本公开的原理和实际应用，并且使本领域的普通技术人员能够理解本公开从而设计适于特定用途的带有各种修改的各种实施例。

Claims (23)

1.一种双极型晶体管短路检测装置，包括：

电流变化率检测模块，用于检测与双极型晶体管的功率发射极和辅助发射极之间的寄生电感相对应的感应电压；

VCE电压检测模块，用于检测所述双极型晶体管的集射极VCE电压；

检测控制模块，分别与所述电流变化率检测模块和所述VCE电压检测模块电连接，用于在所述双极型晶体管开通的过程中，控制所述电流变化率检测模块处于使能状态并且所述VCE电压检测模块处于不使能状态，用以通过所述电流变化率检测模块检测所述双极型晶体管是否发生短路；在所述双极型晶体管开通的状态下，控制所述VCE电压检测模块处于使能状态，用以通过所述VCE电压检测模块检测所述双极型晶体管是否发生短路。

2.如权利要求1所述的检测装置，还包括：

信号发生模块,与所述双极型晶体管的门极连接，用于发送驱动信号；

所述检测控制模块，与所述信号发生模块电连接，用于在所述双极型晶体管发生短路时，控制所述信号发生模块停止发送所述驱动信号。

3.如权利要求2所述的检测装置，其中，所述检测控制模块包括：控制子模块和使能子模块；

所述电流变化率检测模块，接入第一参考电压和所述驱动信号，用于基于所述第一参考电压、所述感应电压和所述驱动信号向所述控制子模块输出第一逻辑信号；

所述使能子模块，接入所述VCE电压、第二参考电压和所述驱动信号，用于基于所述VCE电压、所述第二参考电压和所述驱动信号向所述控制子模块输出第二逻辑信号，基于所述驱动信号向所述控制子模块输出第三逻辑信号；

所述VCE电压检测模块，接入第三参考电压，用于基于所述VCE电压、所述第三参考电压向所述控制子模块输出第四逻辑信号；

所述控制子模块，用于基于所述第一逻辑信号、所述第二逻辑信号、所述第三逻辑信号和所述第四逻辑信号，控制所述电流变化率检测模块、所述VCE电压检测模块是否处于使能状态，以及是否控制所述信号发生模块停止发送所述驱动信号。

4.如权利要求3所述的检测装置，其中，

所述使能子模块包括：反向单元、第一比较单元和第一触发单元；

所述反向单元的输入端与所述信号发生模块的输出端连接，接入所述驱动信号，对所述驱动信号进行反向处理，用以生成所述第三逻辑信号并向所述控制子模块输出；

所述第一比较单元的两个输入端分别接入所述VCE电压和所述第二参考电压，基于所述VCE电压和所述第二参考电压的比较结果生成第一比较结果信号；

所述反向单元的输出端与所述第一比较单元的输出端分别与所述第一触发单元的两个输入端连接，所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并向所述控制子模块输出。

5.如权利要求3所述的检测装置，其中，

所述控制子模块包括：第一与门单元、第二触发单元和或门单元；

所述第一与门单元的两个输入端分别接入所述第二逻辑信号和所述第四逻辑信号，对所述第二逻辑信号和所述第四逻辑信号进行与处理；

所述或门单元的一个输入端与所述第一与门单元的输出端连接，另一个输入端接入所述第一逻辑信号，对所述第一与门单元的输出信号和所述第一逻辑信号进行或处理；

所述第二触发单元的一个输入端与所述或门单元的输出端连接，另一个输入端接入所述第三逻辑信号；所述第二触发单元的输出端与所述信号发生模块连接；

所述第二触发单元用于基于所述或门单元的输出信号与所述第三逻辑信号生成用于控制所述信号发生模块是否发送所述驱动信号的控制信号并发送。

6.如权利要求3所述的检测装置，其中，

所述电流变化率检测模块包括：第二与门单元和Di/dt检测单元；

所述Di/dt检测单元采集所述感应电压并接入第一参考电压，基于所述感应电压和所述第一参考电压的比较结果向所述第二与门单元输出第二比较结果信号；

所述第二与门单元的两个输入端分别接入所述第二比较结果信号和所述驱动信号，基于对所述第二比较结果信号和所述驱动信号进行与处理的结果生成所述第一逻辑信号并向所述控制子模块输出。

7.如权利要求3所述的检测装置，其中，

所述VCE电压检测模块包括：第二比较单元；所述第二比较单元用于采集所述VCE电压并接入所述第三参考电压，基于所述VCE电压和所述第三参考电压的比较结果生成所述第四逻辑信号并向所述控制子模块输出。

8.如权利要求3所述的检测装置，其中，

所述信号发生模块包括：信号控制器单元和功率放大单元；

所述控制子模块，与所述信号控制器单元的输入端连接，用于发送控制所述信号发生模块是否发送所述驱动信号的控制信号；

所述信号控制器单元输出端与所述功率放大单元的输入端连接；所述功率放大单元的输出端输出进行放大处理后的所述驱动信号。

9.如权利要求2至8任一项所述的检测装置，其中，

所述驱动信号包括：PWM信号。

10.如权利要求1至9任一项所述的检测装置，其中，

所述双极型晶体管包括：IGBT。

11.一种双极型晶体管短路检测方法，包括：

在双极型晶体管开通的过程中，通过检测控制模块控制电流变化率检测模块处于使能状态并且VCE电压检测模块处于不使能状态,用以通过所述电流变化率检测模块检测所述双极型晶体管是否发生短路；

在所述双极型晶体管开通的状态下，通过所述检测控制模块控制所述VCE电压检测模块处于使能状态，用以通过所述VCE电压检测模块检测所述双极型晶体管是否发生短路；

其中，所述电流变化率检测模块用于检测与所述双极型晶体管的功率发射极和辅助发射极之间的寄生电感相对应的感应电压；所述VCE电压检测模块用于检测所述双极型晶体管的集射极VCE电压。

12.如权利要求11所述的方法，还包括：

通过信号发生模块向所述双极型晶体管的门极发送驱动信号；

在所述双极型晶体管发生短路时，通过所述检测控制模块控制所述信号发生模块停止发送驱动信号。

13.如权利要求12所述的方法，其中，所述检测控制模块包括：控制子模块和使能子模块；所述方法还包括：

通过所述电流变化率检测模块基于第一参考电压、所述感应电压和所述驱动信号向所述控制子模块输出第一逻辑信号；

通过所述使能子模块基于所述VCE电压、第二参考电压和所述驱动信号向所述控制子模块输出第二逻辑信号，基于所述驱动信号向所述控制子模块输出第三逻辑信号；

通过所述VCE电压检测模块基于所述VCE电压、第三参考电压向所述控制子模块输出第四逻辑信号；

通过所述控制子模块基于所述第一逻辑信号、所述第二逻辑信号、所述第三逻辑信号和所述第四逻辑信号，控制所述电流变化率检测模块、所述VCE电压检测模块是否处于使能状态，以及是否控制所述信号发生模块停止发送所述驱动信号。

14.如权利要求13所述的方法，其中，所述使能子模块包括：反向单元、第一比较单元和第一触发单元；所述反向单元的输入端与所述信号发生模块的输出端连接，接入所述驱动信号；所述第一比较单元的两个输入端分别接入所述VCE电压和所述第二参考电压；所述反向单元的输出端与所述第一比较单元的输出端分别与所述第一触发单元的两个输入端连接；所述通过所述使能子模块基于所述VCE电压、所述第二参考电压和所述驱动信号向所述控制子模块输出第二逻辑信号，基于所述驱动信号向所述控制子模块输出第三逻辑信号包括：

所述反向单元对所述驱动信号进行反向处理，用以生成所述第三逻辑信号并向所述控制子模块输出；

所述第一比较单元基于所述VCE电压和所述第二参考电压的比较结果生成第一比较结果信号；

所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并向所述控制子模块输出。

15.如权利要求14所述的方法，其中，所述控制子模块包括：第一与门单元、第二触发单元和或门单元；所述第一与门单元的两个输入端分别接入所述第二逻辑信号和所述第四逻辑信号；所述或门单元的一个输入端与所述第一与门单元的输出端连接，另一个输入端接入所述第一逻辑信号；所述第二触发单元的一个输入端与所述或门单元的输出端连接，另一个输入端接入所述第三逻辑信号；所述第二触发单元的输出端与所述信号发生模块连接；所述方法还包括：

所述第一与门单元对所述第二逻辑信号和所述第四逻辑信号进行与处理；

所述或门单元对所述第一与门单元的输出信号和所述第一逻辑信号进行或处理；

所述第二触发单元基于所述或门单元的输出信号与所述第三逻辑信号，生成用于控制所述信号发生模块是否发送所述驱动信号的控制信号并发送。

16.如权利要求15所述的方法，其中，所述电流变化率检测模块包括：第二与门单元和Di/dt检测单元；所述Di/dt检测单元采集所述感应电压并接入第一参考电压；所述第二与门单元的两个输入端分别接入所述第二比较结果信号和所述驱动信号，输出端与所述或门单元连接；所述方法还包括：

所述Di/dt检测单元基于所述感应电压和所述第一参考电压的比较结果向所述第二与门单元输出第二比较结果信号；

所述第二与门单元基于对所述第二比较结果信号和所述驱动信号进行与处理的结果生成所述第一逻辑信号并向所述或门单元输出。

17.如权利要求16所述的方法，其中，所述VCE电压检测模块包括：第二比较单元；所述第二比较单元采集所述VCE电压并接入所述第三参考电压，所述第二比较单元的输出端与所述第一与门单元电连接；所述方法还包括：

所述第二比较单元基于所述VCE电压和所述第三参考电压的比较结果生成所述第四逻辑信号并向所述第一与门单元输出。

18.如权利要求17所述的方法，其中，所述信号发生模块包括：信号控制器单元和功率放大单元；所述第二触发单元的输出与所述信号控制器单元的输入端连接；所述信号控制器单元输出端与所述功率放大单元的输入端连接，所述功率放大单元的输出端输出进行放大处理后的所述驱动信号；所述方法还包括：

在所述双极型晶体管发生短路时，所述第二触发单元发送用于控制所述信号控制器单元停止发送所述驱动信号的控制信号。

19.如权利要求18所述的方法，还包括：

在所述双极型晶体管开通的过程中，所述反向单元向所述第一与门单元输出第三逻辑信号；其中，所述驱动信号为高电平，第三逻辑信号为低电平；

当所述VCE电压＞所述第二参考电压时，所述第一比较单元输出第一比较结果信号；其中，所述第一比较结果信号为低电平；

所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并输入所述第一与门单元；其中，所述第二逻辑信号为低电平，所述VCE电压检测模块处于不使能状态。

20.如权利要求19所述的方法，还包括：

在所述双极型晶体管开通的过程中，当所述感应电压>第一参考电压时，所述Di/dt检测单元向所述第二与门单元输出第二比较结果信号；其中，所述第二比较结果信号为高电平；

所述第二与门单元基于所述第二比较结果信号和所述驱动信号生成所述第一逻辑信号并向所述或门单元输出；其中，所述第一逻辑信号为高电平；

所述第二触发单元基于所述或门单元输出的高电平与所述第三逻辑信号生控制信号，并发送给所述信号控制器单元，用以控制所述信号控制器单元停止发送所述驱动信号。

21.如权利要求18所述的方法，还包括：

在所述双极型晶体管开通的状态下，所述反向单元向所述第一与门单元输出第三逻辑信号；其中，所述驱动信号为高电平，第三逻辑信号为低电平；

当所述VCE电压<所述第二参考电压时，所述第一比较单元输出所述第一比较结果信号；其中，所述第一比较结果信号为高电平；

所述第一触发单元基于所述第三逻辑信号和所述第一比较结果信号生成所述第二逻辑信号并输入所述第一与门单元；其中，所述第二逻辑信号为高电平，所述VCE电压检测模块处于使能状态。

22.如权利要求21所述的方法，还包括：

在所述双极型晶体管开通的状态下，当所述VCE电压>所述第三参考电压时，所述第二比较单元生成所述第四逻辑信号并向所述第一与门单元输出；其中，所述第四逻辑信号为高电平；

所述第一与门单元向所述或门单元输出高电平，所述第二触发单元基于所述或门单元输出的高电平与所述第三逻辑信号生控制信号，并发送给所述信号控制器单元，用以控制所述信号控制器单元停止发送所述驱动信号。

23.如权利要求13至22中任一项所述的方法，其中，

所述第三参考电压大于所述第二参考电压，所述第二参考电压大于所述双极型晶体管的饱和导通电压。

Images