CN110568335B - 一种无检测盲区的SiC MOSFET短路检测保护系统和方法 - Google Patents

一种无检测盲区的SiC MOSFET短路检测保护系统和方法 Download PDF

Info

Publication number
CN110568335B
CN110568335B CN201910650335.0A CN201910650335A CN110568335B CN 110568335 B CN110568335 B CN 110568335B CN 201910650335 A CN201910650335 A CN 201910650335A CN 110568335 B CN110568335 B CN 110568335B
Authority
CN
China
Prior art keywords
unit
terminal
output
input
sic mosfet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910650335.0A
Other languages
English (en)
Other versions
CN110568335A (zh
Inventor
黄先进
田超
李鑫
穆峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Jiaotong University
Original Assignee
Beijing Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Jiaotong University filed Critical Beijing Jiaotong University
Priority to CN201910650335.0A priority Critical patent/CN110568335B/zh
Publication of CN110568335A publication Critical patent/CN110568335A/zh
Application granted granted Critical
Publication of CN110568335B publication Critical patent/CN110568335B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2607—Circuits therefor
    • G01R31/2621—Circuits therefor for testing field effect transistors, i.e. FET's
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
    • H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
    • H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors

Abstract

本发明涉及一种无检测盲区的SiC MOSFET短路检测保护系统和方法。本发明将传统的di/dt短路检测方法与VDS短路检测方法相结合设计了一种无检测盲区的SiC MOSFET短路检测保护系统及方法。使得功率器件SiC MOSFET在整个运行过程中不存在短路检测盲区，对短路故障可以进行快速的检测判断，缩短了功率器件承受的短路时间，使得电力电子设备运行更加可靠。功率器件SiC MOSFET的开关频率较快、可承受短路时间较短，一般不超过3‑5us。使用本发明所述方法可以在1‑2us内检测到故障信号并执行关断保护，保护功率器件和系统不被损坏。本方法也可扩展应用到Si基IGBT器件应用场合。

Description

一种无检测盲区的SiC MOSFET短路检测保护系统和方法
技术领域
本发明涉及电力电子与变流技术领域，具体说是一种无检测盲区的SiC MOSFET短路检测保护系统和方法。
背景技术
功率器件SiC MOSFET作为新型的半导体开关器件，广泛应用于太阳能逆变器、充电桩、牵引变流器等电能变换设备中。随着SiCMOSFET功率器件的快速发展，同时为了保证功率器件的安全可靠运行，对其起开关作用和保护作用的驱动器也得到了快速发展，因此SiC MOSFET驱动保护电路的设计尤为重要。在SiC MOSFET的诸多保护类型中，短路保护是最重要的，当发生短路故障时，需要快速且安全的关断器件，否则会对器件造成损坏。目前短路检测的参数主要有栅极电压、漏极电流、漏源电流变化率di/dt、漏源电压VDS。
基于漏源电流变化率di/dt的短路检测方法，其工作原理为：通过检测SiC MOSFET功率源极S和辅助源极s之间寄生电感LS-s上的压降VS-s来判断是否发生短路。由于电流的变化速率和VS-s的大小成正比，而短路时的电流上升速率比非短路状态时大很多，因此可以通过检测VS-s的大小来判断是否发生短路，而且一类短路时和二类短路时的电流上升速率又有很大差别，基于漏源电流变化率di/dt的短路检测方法对电流上升速率较大的一类短路检测较为理想，对电流上升速率较小的二类短路则存在短路不动作的风险。
基于漏源电压VDS变化的VDS退饱和短路检测方法，由于其简单性和可靠性，目前应用最为广泛。其工作原理为：当SiC MOSFET处于正常开通状态时，其漏源电压VDS即导通压降为饱和压降，当发生短路故障是，SiC MOSFET的漏极电流会迅速上升，达到一定值时，由器件特性可知，SiC MOSFET会退出饱和区，进入有源区，此时漏源电压VDS会快速上升到母线电压，因此可以在器件SiC MOSFET的导通状态下，通过实时检测漏源电压VDS的大小来判断是否发生了短路故障。但是这种方法也存在一定的不足，需要在器件开通之后，漏源电压VDS降低到饱和压降之后才开始进行短路检测，否则会造成短路保护误动作。因此在漏源电压VDS降低到饱和压降之前的这一段时间若发生故障则无法检测到，存在检测盲区。
有鉴于此，如何对现有应用最为广泛的基于漏源电压VDS检测的短路保护方法进行优化，使得驱动可以在功率器件SiC MOSFET的整个开通过程中实时快速的对短路故障进行检测，即不存在检测盲区，可以实时进行短路检测，能够适应不同的功率器件及不同工况。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种无检测盲区的SiCMOSFET短路检测保护系统和方法，以解决下述问题：
(1)在确保SiC MOSFET正常驱动脉冲开关工作的情况下，考虑SiC MOSFET短路承受时间短的特性，提出一种基于漏源电压VDS退饱和检测和漏源电流变化率阈值判断相结合的短路检测方法，实现了无盲区短路检测；
(2)基于触发单元控制的VDS饱和阈值设定与di/dt阈值设定两种判据实时交互方法，实现短路工况无盲区检测，并且迅速执行栅极软关断，实现有效的短路保护。
为达到以上目的，本发明采取的技术方案是：
一种无检测盲区的SiC MOSFET短路检测保护系统，包括PWM控制发生单元1、功率放大单元2、di/dt短路检测单元3、逻辑与单元Ⅰ4、比较单元Ⅰ5、反相单元6、触发单元Ⅰ7、比较单元Ⅱ8、逻辑与单元Ⅱ9、逻辑或单元10、触发单元Ⅱ11、降栅压/软关断单元12、栅极电阻Rg、二极管D1；
所述PWM控制发生单元1，其输入端1-1连接至触发单元Ⅱ11的输出端11-3，用于接收短路故障反馈信号；其输出端1-2连接至功率放大单元2的输入端2-1；
所述功率放大单元2，其输出端2-2连接至栅极电阻Rg的一端，栅极电阻Rg的另一端与SiC MOSFET的栅极G连接；
所述di/dt短路检测单元3，其第一输入端3-1连接至SiC MOSFET的功率源极S，其第二输入端3-2连接至SiC MOSFET的辅助源极s，其第三输入端3-3接一预设电压阈值VREF1，其输出端3-4连接至逻辑与单元Ⅰ4的第一输入端4-1；
所述逻辑与单元Ⅰ4，其第二输入端4-2连接至功率放大单元2的输出端2-2的VOUT引脚，其输出端4-3连接至逻辑或单元10的第二输入端10-2；
所述比较单元Ⅰ5，其第一输入端5-1与二极管D1的正端连接，二极管D1的负端连接至SiC MOSFET的漏极D，用于检测功率器件的漏极电压信号VDS或漏极电压信号VDS，其第二输入端5-2连接一预设检测使能阈值VREF2，其输出端5-3连接至触发单元Ⅰ7的第一输入端7-1；
所述反相单元6，其输入端6-1连接至功率放大单元2的输出端2-2的VOUT引脚，其输出端6-2连接至触发单元Ⅰ7的第二输入端7-2和触发单元Ⅱ11的第二输入端11-2；
所述触发单元Ⅰ7，其输出端7-3连接至逻辑与单元Ⅱ9的第一输入端9-1；所述触发单元Ⅰ7为RS触发器，其S端接于第一输入端7-1，R端接于第二输入端7-2，输出端Q接于输出端7-3；
所述比较单元Ⅱ8，其第一输入端8-1与二极管D1的正端连接，二极管D1的负端连接至SiC MOSFET的漏极D，用于检测功率器件的漏极电压信号VDS或漏极电压信号VDS，其第二输入端8-2连接一预设检测保护动作阈值VREF3，其输出端8-3连接至逻辑与单元Ⅱ9的第二输入端9-2；
所述逻辑与单元Ⅱ9，其输出端9-3连接至逻辑或单元10的第一输入端10-1；
所述逻辑或单元10，其输出端10-3连接至触发单元Ⅱ11的第一输入端11-1；
所述触发单元Ⅱ11，其输出端11-3连接至降栅压/软关断单元12的输入端12-1和PWM控制发生单元1的输入端1-1；所述触发单元Ⅱ11为RS触发器，其S端接于第一输入端11-1，R端接于第二输入端11-2，输出Q端接于输出端11-3；
所述降栅压/软关断单元12，其输出端12-2连接至SiC MOSFET的栅极G；所述降栅压/软关断单元12的作用是当有故障信号输入时，对SiC MOSFET执行降栅压、软关断。
在上述技术方案的基础上，所述功率放大单元2包括PMOS M21和NMOS M22，PMOSM21的栅极和NMOS M22的栅极与功率放大单元2的输入端2-1连接，PMOS M21的源极连接到电源VCC，PMOSM21的漏极与栅极电阻Rg的一端和NMOS M22的漏极连接，NMOSM22的源极连接到电源COM，NMOS M22的漏极与栅极电阻Rg的一端连接。
在上述技术方案的基础上，所述di/dt短路检测单元3包括电阻R31、R32，电容C31，二极管D31、D32，比较器IC31；电容C31的一端接于R31的一端和R32的一端，C31的另一端接于SiCMOSFET的辅助源极s，R31的另一端接于SiC MOSFET的功率源极S，功率源极S和辅助源极s之间连接寄生电感LS-s，R32的另一端和D31的正端和D32的负端接于比较器IC31的反相输入端，D31的负端接于地，D32的正端接于电源COM，IC31的正相输入端接一预设阈值VREF1，IC31的输出端接于di/dt短路检测单元3的输出端3-4。
在上述技术方案的基础上，所述逻辑与单元Ⅰ4包括二极管D41、D42、电阻R41；D41的负端接于逻辑与单元Ⅰ4的第一输入端4-1，D42的负端接于逻辑与单元Ⅰ4的第二输入端4-2，D41、D42的正端以及R41的一端接于逻辑与单元Ⅰ4的输出端4-3，R41的另一端接于电源VCC。
在上述技术方案的基础上，所述比较单元Ⅰ5包括电阻R51、R52，比较器IC51；R51的一端和R52的一端接于电源VCC，R51的另一端接于IC51的反相输入端和二极管D1的正端，R52的另一端和IC52的输出端连接至比较单元Ⅰ5的输出端5-3，IC52的正相输入端接一预设阈值VREF2。
在上述技术方案的基础上，所述反相单元6包含电阻R61、R62，三极管Q61；R61的一端接于Q61的b端，另一端接于功率放大单元2的输出端2-2的VOUT引脚，R62的一端接于电源VCC，R62的另一端接于Q61的c端和反相单元6的输出端6-2，Q21的e端接于地。
在上述技术方案的基础上，所述比较单元Ⅱ8包含电阻R81、R82，比较器IC81；R81的一端和R82的一端接于电源VCC，R81的另一端接于IC81的反相输入端和二极管D1的正端，R82的另一端和IC52的输出端接于比较单元Ⅱ8的输出端8-3，IC82的正相输入端接一预设阈值VREF3。
在上述技术方案的基础上，所述逻辑与单元Ⅱ9包含二极管D91、D92，电阻R91；D91的负端接于逻辑与单元Ⅱ9的第一输入端9-1，D92的负端接于逻辑与单元Ⅱ9的第二输入端9-2，D91、D92的正端以及R91的一端接于逻辑与单元Ⅱ9的输出端9-3，R91的另一端接于电源VCC。
在上述技术方案的基础上，所述逻辑或单元10包含电阻R101，二极管D101、D102；D101的正端接于逻辑或单元10的第一输入端10-1，D102的正端接于逻辑或单元10的第二输入端10-2，D101、D102的负端以及R101的一端接于逻辑或单元10的输出端10-3，R101的另一端接地。
一种无检测盲区的SiC MOSFET短路检测保护方法，具体为：通过在SiC MOSFET开通时检测功率源极S和辅助源极s之间寄生电感LS-s上的电压VS-s和SiC MOSFET开通后检测漏源电压VDS来判断SiC MOSFET是否发生短路故障。
在上述方案的基础上，一类短路发生在SiC MOSFET开通过程中，此时漏极电流ID快速上升，功率源极S辅助源极s之间的寄生电感LS-s上产生电压VS-s，电压VS-s为负值且与漏极电流ID的上升率成正比，即VS-s＝-LS-s*did/dt，此时di/dt短路检测单元3的负输入端电压低于正输入端的预设电压阈值VREF1，di/dt短路检测单元3的输出端为高，因为此时功率放大单元2输出的驱动信号VOUT为高，所以逻辑与单元Ⅰ4输出高电平，逻辑或单元10则输出高电平，触发单元Ⅱ11的R端输入为-VOUT，为低，触发单元Ⅱ11的输出端为高，从而输出故障信号，使驱动PWM控制发生单元1进行脉冲封锁，同时控制降栅压/软关断单元12进行短路保护动作；
二类短路发生在SiC MOSFET正常开通后，此时漏极电流ID上升，然后SiC MOSFET开始退出饱和区，漏源电压VDS开始上升，当电压超过检测保护动作阈值VREF3时，由于VREF3大于VREF2，所以比较单元Ⅰ5的负输入端高于正输入端的检测使能阈值VREF2，比较单元Ⅰ5的输出端由高变低，触发单元Ⅰ7的输出端保持不变，为高，所以逻辑与单元Ⅱ9的输出端均与比较单元Ⅱ8的输出端保持一致；由于比较单元Ⅱ8的正输入端大于检测保护动作阈值VREF3，所以比较单元Ⅱ8的输出端为高，逻辑与单元Ⅱ9的输出端为高；逻辑或单元10的输出端为高，触发单元Ⅱ11的R端输入为-VOUT，为低；触发单元Ⅱ11的输出端为高，从而输出故障信号，使驱动PWM控制发生单元1进行脉冲封锁，同时控制降栅压/软关断单元12进行短路保护动作。
本发明所述的无检测盲区的SiC MOSFET短路检测保护系统和方法，具有以下有益效果：
(1)、本发明将传统的di/dt短路检测方法与VDS短路检测方法相结合设计了一种无检测盲区的SiC MOSFET短路检测保护系统及方法。使得功率器件SiC MOSFET在整个运行过程中不存在短路检测盲区，对短路故障可以进行快速的检测判断，缩短了功率器件承受的短路时间，使得电力电子设备运行更加可靠。
(2)、功率器件SiC MOSFET的开关频率较快、可承受短路时间较短，一般不超过3-5us。本发明所述方法可以在1-2us内检测到故障信号并执行关断保护，保护功率器件和系统不被损坏。此方法也可扩展应用到Si基IGBT器件应用场合。
附图说明
本发明有如下附图：
图1本发明的电路框图。
图2本发明所采用的具体电路示意图。
图3SiC MOSFET正常开通、一类短路、二类短路时，VDS、VGS、ID的波形示意图。
图4触发单元Ⅰ和触发单元II的真值表。
图5触发单元Ⅰ的输入输出波形示意图。
图6触发单元Ⅱ的输入输出波形示意图。
具体实施方式
以下结合附图对本发明作进一步详细说明。
如图1和图2所示，图1所示为本发明的电路框图，图2所示为本发明所采用的具体电路示意图。
本发明所述的无检测盲区的SiC MOSFET短路检测保护系统，包括PWM控制发生单元1、功率放大单元2、di/dt短路检测单元3、逻辑与单元Ⅰ4、比较单元Ⅰ5、反相单元6、触发单元Ⅰ7、比较单元Ⅱ8、逻辑与单元Ⅱ9、逻辑或单元10、触发单元Ⅱ11、降栅压/软关断单元12、栅极电阻Rg、二极管D1。各个单元之间电性连接。
所述PWM控制发生单元1，其输入端1-1连接至触发单元Ⅱ11的输出端11-3，用于接收短路故障反馈信号；其输出端1-2连接至功率放大单元2的输入端2-1；
所述功率放大单元2，其输出端2-2连接至栅极电阻Rg的一端，栅极电阻Rg的另一端与SiC MOSFET的栅极G连接；
所述di/dt短路检测单元3，其第一输入端3-1连接至SiC MOSFET的功率源极S，其第二输入端3-2连接至SiC MOSFET的辅助源极s，其第三输入端3-3接一预设电压阈值VREF1，其输出端3-4连接至逻辑与单元Ⅰ4的第一输入端4-1；
所述逻辑与单元Ⅰ4，其第二输入端4-2连接至功率放大单元2的输出端2-2的VOUT引脚，其输出端4-3连接至逻辑或单元10的第二输入端10-2；
所述比较单元Ⅰ5，其第一输入端5-1与二极管D1的正端连接，二极管D1的负端连接至SiC MOSFET的漏极D，用于检测功率器件的漏极电压信号VDS或漏极电压信号VDS，其第二输入端5-2连接一预设检测使能阈值VREF2，其输出端5-3连接至触发单元Ⅰ7的第一输入端7-1；
所述反相单元6，其输入端6-1连接至功率放大单元2的输出端2-2的VOUT引脚，其输出端6-2连接至触发单元Ⅰ7的第二输入端7-2和触发单元Ⅱ11的第二输入端11-2；
所述触发单元Ⅰ7，其输出端7-3连接至逻辑与单元Ⅱ9的第一输入端9-1；所述触发单元Ⅰ7为RS触发器，其S端接于第一输入端7-1，R端接于第二输入端7-2，输出端Q接于输出端7-3；
所述比较单元Ⅱ8，其第一输入端8-1与二极管D1的正端连接，二极管D1的负端连接至SiC MOSFET的漏极D，用于检测功率器件的漏极电压信号VDS或漏极电压信号VDS，其第二输入端8-2连接一预设检测保护动作阈值VREF3，其输出端8-3连接至逻辑与单元Ⅱ9的第二输入端9-2；
所述逻辑与单元Ⅱ9，其输出端9-3连接至逻辑或单元10的第一输入端10-1；
所述逻辑或单元10，其输出端10-3连接至触发单元Ⅱ11的第一输入端11-1；
所述触发单元Ⅱ11，其输出端11-3连接至降栅压/软关断单元12的输入端12-1和PWM控制发生单元1的输入端1-1；所述触发单元Ⅱ11为一RS触发器，其S端接于第一输入端11-1，R端接于第二输入端11-2，输出Q端接于输出端11-3；
所述降栅压/软关断单元12，其输出端12-2连接至SiC MOSFET的栅极G；所述降栅压/软关断单元12的作用是当有故障信号输入时，对SiC MOSFET执行降栅压、软关断。
在上述技术方案的基础上，所述功率放大单元2包括PMOS M21和NMOS M22，PMOSM21的栅极和NMOS M22的栅极与功率放大单元2的输入端2-1连接，PMOS M21的源极连接到电源VCC，PMOSM21的漏极与栅极电阻Rg的一端和NMOS M22的漏极连接，NMOSM22的源极连接到电源COM，NMOS M22的漏极与栅极电阻Rg的一端连接。
在上述技术方案的基础上，所述di/dt短路检测单元3包括电阻R31、R32，电容C31，二极管D31、D32，比较器IC31；电容C31的一端接于R31的一端和R32的一端，C31的另一端接于SiCMOSFET的辅助源极s，R31的另一端接于SiC MOSFET的功率源极S，功率源极S和辅助源极s之间连接寄生电感LS-s，R32的另一端和D31的正端和D32的负端接于比较器IC31的反相输入端，D31的负端接于地，D32的正端接于电源COM，IC31的正相输入端接一预设阈值VREF1，IC31的输出端接于di/dt短路检测单元3的输出端3-4。
在上述技术方案的基础上，所述逻辑与单元Ⅰ4包括二极管D41、D42、电阻R41；D41的负端接于逻辑与单元Ⅰ4的第一输入端4-1，D42的负端接于逻辑与单元Ⅰ4的第二输入端4-2，D41、D42的正端以及R41的一端接于逻辑与单元Ⅰ4的输出端4-3，R41的另一端接于电源VCC。
在上述技术方案的基础上，所述比较单元Ⅰ5包括电阻R51、R52，比较器IC51；R51的一端和R52的一端接于电源VCC，R51的另一端接于IC51的反相输入端和二极管D1的正端，R52的另一端和IC52的输出端连接至比较单元Ⅰ5的输出端5-3，IC52的正相输入端接一预设阈值VREF2。
在上述技术方案的基础上，所述反相单元6包含电阻R61、R62，三极管Q61；R61的一端接于Q61的b端，另一端接于功率放大单元2的输出端2-2的VOUT引脚，R62的一端接于电源VCC，R62的另一端接于Q61的c端和反相单元6的输出端6-2，Q21的e端接于地。
在上述技术方案的基础上，所述比较单元Ⅱ8包含电阻R81、R82，比较器IC81；R81的一端和R82的一端接于电源VCC，R81的另一端接于IC81的反相输入端和二极管D1的正端，R82的另一端和IC52的输出端接于比较单元Ⅱ8的输出端8-3，IC82的正相输入端接一预设阈值VREF3。
在上述技术方案的基础上，所述逻辑与单元Ⅱ9包含二极管D91、D92，电阻R91；D91的负端接于逻辑与单元Ⅱ9的第一输入端9-1，D92的负端接于逻辑与单元Ⅱ9的第二输入端9-2，D91、D92的正端以及R91的一端接于逻辑与单元Ⅱ9的输出端9-3，R91的另一端接于电源VCC。
在上述技术方案的基础上，所述逻辑或单元10包含电阻R101，二极管D101、D102；D101的正端接于逻辑或单元10的第一输入端10-1，D102的正端接于逻辑或单元10的第二输入端10-2，D101、D102的负端以及R101的一端接于逻辑或单元10的输出端10-3，R101的另一端接地。
本发明所设计的无检测盲区的SiC MOSFET短路检测保护方法正是通过在SiCMOSFET开通时检测功率源极S和辅助源极s之间寄生电感LS-s上的电压VS-s和SiC MOSFET开通后检测漏源电压VDS来判断SiC MOSFET是否发生短路故障。
如图3所示，对SiC MOSFET正常开通、开通时短路(一类短路)、正常开通后短路(二类短路)的波形进行介绍。图中黑线为SiCMOSFET正常开通时漏源电压VDS、栅极电压VGS、漏极电流ID的波形，在T0时刻SiC MOSFET开通，栅极电压VGS开始上升，此时SiCMOSFET漏源电压VDS不变，为母线电压。当T1时刻栅极电压VGS上升到SiC MOSFET开启阈值VGS(th)时，漏源电压VDS开始缓慢下降，至T2时刻，SiC MOSFET进入开通过程中的米勒平台时，VDS开始快速下降，至T3时刻时，VDS下降到VREF2，至T4时刻时，漏源电压VDS下降到饱和导通压降VDS(th)，SiCMOSFET进入完全导通状态。
T1至T5之间的红线和绿线代表发生一类短路时ID、VGS、VDS的波形，在开通过程中SiC MOSFET发生短路，漏极电流ID迅速增加，VDS略微下降之后继续保持在母线电压；T6至T7之间的红线和绿线代表发生二类短路时ID、VGS、VDS的波形，在开通状态时SiC MOSFET发生短路，漏极电流ID迅速增加，当电流达到一定值时，SiC MOSFET退出饱和区，漏源电压VDS上升到母线电压。
在T0-T3时间段，漏源电压VDS高于VREF2，即比较单元Ⅰ5的负输入端电压高于正输入端的VREF2，此时比较单元Ⅰ5的输出端为低。因为此时功率放大单元2输出的驱动信号VOUT是由低变高，所以反向单元6的输出端由高变低。图4为触发单元Ⅰ7和触发单元II 11的真值表，由此可以推断出触发单元Ⅰ7的输出端不发生变化，为低。因此，无论此时比较单元Ⅱ8的输出端为何值，逻辑与单元Ⅱ9的输出端均为低，此时VDS短路检测没有被使能。
若在T0-T3时间段发生短路故障，如图3中T1时刻发生短路故障(一类短路)，漏极电流ID快速上升，较快的电流上升率会在功率源极S辅助源极s之间的寄生电感LS-s上产生一个电压VS-s，此电压为一个负值且与电流上升率成正比，即VS-s＝-LS-s*did/dt。此时di/dt短路检测单元3的负输入端电压会低于正输入端的预设电压阈值VREF1，di/dt短路检测单元3的输出端为高，因为此时功率放大单元2输出的驱动信号VOUT为高，所以逻辑与单元Ⅰ4输出高电平，逻辑或单元10则输出高电平，触发单元Ⅱ11的R端输入为-VOUT，为低。由图4所示触发单元Ⅱ11的真值表，由此可以推断出触发单元Ⅱ11的输出端为高，从而输出故障信号，使驱动PWM控制发生单元1进行脉冲封锁，同时控制降栅压/软关断单元12进行短路保护动作。
若在T0-T3时间段没有发生短路故障，之后漏源电压VDS低于VREF2，即比较单元Ⅰ5的负输入端电压低于正输入端的VREF2，此时比较单元Ⅰ5的输出端为由低变高。因为此时功率放大单元2输出的驱动信号VOUT为高，所以反向单元6的输出端由高变低。由图4所示，可以推断出触发单元Ⅰ7的输出端变为高。因此，无论此时比较单元Ⅱ8的输出端为何值，逻辑与单元Ⅱ9的输出端均与比较单元Ⅱ8的输出端一致，此时VDS短路检测被使能。T4时刻之后SiCMOSFET进入完全导通状态。
图5所示为触发器I(7)输入输出状态波形示意。驱动信号表示正常门极控制信号，低电平为关断，高电平为导通。R端门极控制信号经反向后的信号，S端输入为VDS检测判定处理后的信号，此时设定在导通状态下发生了短路，S端信号由高到低变化，Q端输出为给定PWM控制器的反馈信号。图5波形反映的是VDS饱和电压阈值检测短路需设定S端输入信号的延迟时间。
若在正常导通之后的T5时刻发生短路故障(二类短路)，则漏极电流ID上升，当电流达到一定值时，SiC MOSFET开始退出饱和区，漏源电压VDS开始上升，当漏源电压VDS超过检测保护动作阈值VREF3时，由于VREF3大于VREF2，所以比较单元Ⅰ5的负输入端高于正输入端电压VREF2，比较单元Ⅰ5的输出端由高变低，由图4真值表可以推断出触发单元Ⅰ7的输出端保持不变，为高，所以逻辑与单元Ⅱ9的输出端均与比较单元Ⅱ8的输出端保持一致。由于比较单元Ⅱ8的正输入端大于检测保护动作阈值VREF3，所以比较单元Ⅱ8的输出端为高，逻辑与单元Ⅱ9的输出端为高。逻辑或单元10的输出端为高，触发单元Ⅱ11的R端输入为-VOUT，为低。由图4所示，可以推断出触发单元Ⅱ11的输出端为高，从而输出故障信号，使驱动PWM控制发生单元1进行脉冲封锁，同时控制降栅压/软关断单元12进行短路保护动作。触发器II 11波形输入输出示意如图6所示，驱动信号表示正常门极控制信号，低电平为关断，高电平为导通。R端门极控制信号经反向后的信号，S端输入为VDS检测判定处理信号和di/dt电流变化率检测判定信号共同作用的信号。设定在导通状态下发生了短路，S端信号由高到低变化，Q端输出为给定PWM控制器的反馈信号。图6波形反映的是短路检测反馈Q端输出信号，由VDS饱和电压阈值检测和di/dt电流变化率检测共同作用，不受S端输入信号的延迟时间影响。
需要注意的是，所设VDS检测使能阈值VREF2、VDS、检测保护动作阈值VREF3与SiCMOSFET饱和导通管压降VDS(th)有如下关系VDS(th)<VREF2<VREF3，可以防止使能和短路故障判断时的误判段发生。相比于传统的VDS短路检测保护方法，本方法不存在检测盲区，能够迅速且灵敏的检测到开通过程中的一类短路和正常导通之后的二类短路，有效降低了短路故障对功率器件的损伤程度。本短路检测保护方法不仅适用于SiC MOSFET功率器件，同时也适用于SiC MOSFET功率器件。
本发明的技术关键点和欲保护点：
(1)充分认识SiC MOSFET驱动保护电路故障检测与保护执行的瞬态响应要求，合理设定VDS和di/dt检测判据的执行边界实现无检测盲区的短路故障判断。
(2)利用两个触发器单元构成两种故障检测信号的有效选取判定，通过设定决定性阈值电压，选择在不同过程中采用的故障检测信号。即：一路故障实时判定，另一路故障始终在做热备份，任何一路在需要判定时超过阈值就判定短路故障，实现短路发生时无检测盲区的检测方法。
以上所述的，仅为本发明的实施例，并非用以限定本发明的范围，即凡是依据本发明申请的权利要求书及说明书内容所作的简单、等效变化与修饰，皆落入本发明专利的权利要求保护范围。本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。
本说明书中未作详细描述的内容属于本领域专业技术人员公知的现有技术。

Claims (10)

1.一种无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，包括：PWM控制发生单元(1)、功率放大单元(2)、di/dt短路检测单元(3)、逻辑与单元Ⅰ(4)、比较单元Ⅰ(5)、反相单元(6)、触发单元Ⅰ(7)、比较单元Ⅱ(8)、逻辑与单元Ⅱ(9)、逻辑或单元(10)、触发单元Ⅱ(11)、降栅压/软关断单元(12)、栅极电阻Rg、二极管D1；
所述PWM控制发生单元(1)，其输入端1-1连接至触发单元Ⅱ(11)的输出端11-3，用于接收短路故障反馈信号；其输出端1-2连接至功率放大单元(2)的输入端2-1；
所述功率放大单元(2)，其输出端2-2连接至栅极电阻Rg的一端，栅极电阻Rg的另一端与SiC MOSFET的栅极G连接；
所述di/dt短路检测单元(3)，其第一输入端3-1连接至SiC MOSFET的功率源极S，其第二输入端3-2连接至SiC MOSFET的辅助源极s，其第三输入端3-3接一预设电压阈值VREF1，其输出端3-4连接至逻辑与单元Ⅰ(4)的第一输入端4-1；
所述逻辑与单元Ⅰ(4)，其第二输入端4-2连接至功率放大单元(2)的输出端2-2的VOUT引脚，其输出端4-3连接至逻辑或单元(10)的第二输入端10-2；
所述比较单元Ⅰ(5)，其第一输入端5-1与二极管D1的正端连接，二极管D1的负端连接至SiC MOSFET的漏极D，用于检测功率器件的漏极电压信号VDS，其第二输入端5-2连接一预设检测使能阈值VREF2，其输出端5-3连接至触发单元Ⅰ(7)的第一输入端7-1；
所述反相单元(6)，其输入端6-1连接至功率放大单元(2)的输出端2-2的VOUT引脚，其输出端6-2连接至触发单元Ⅰ(7)的第二输入端7-2和触发单元Ⅱ(11)的第二输入端11-2；
所述触发单元Ⅰ(7)，其输出端7-3连接至逻辑与单元Ⅱ(9)的第一输入端9-1；所述触发单元Ⅰ(7)为RS触发器，其S端接于第一输入端7-1，R端接于第二输入端7-2，输出端Q接于输出端7-3；
所述比较单元Ⅱ(8)，其第一输入端8-1与二极管D1的正端连接，二极管D1的负端连接至SiC MOSFET的漏极D，用于检测功率器件的漏极电压信号VDS，其第二输入端8-2连接一预设检测保护动作阈值VREF3，其输出端8-3连接至逻辑与单元Ⅱ(9)的第二输入端9-2；
所述逻辑与单元Ⅱ(9)，其输出端9-3连接至逻辑或单元(10)的第一输入端10-1；
所述逻辑或单元(10)，其输出端10-3连接至触发单元Ⅱ(11)的第一输入端11-1；
所述触发单元Ⅱ(11)，其输出端11-3连接至降栅压/软关断单元(12)的输入端12-1和PWM控制发生单元(1)的输入端1-1；所述触发单元Ⅱ(11)为RS触发器，其S端接于第一输入端11-1，R端接于第二输入端11-2，输出Q端接于输出端11-3；
所述降栅压/软关断单元(12)，其输出端12-2连接至SiC MOSFET的栅极G；所述降栅压/软关断单元(12)的作用是当有故障信号输入时，对SiC MOSFET执行降栅压、软关断。
2.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述功率放大单元(2)包括PMOS M21和NMOS M22，PMOS M21的栅极和NMOS M22的栅极与功率放大单元(2)的输入端2-1连接，PMOS M21的源极连接到电源VCC，PMOS M21的漏极与栅极电阻Rg的一端和NMOS M22的漏极连接，NMOS M22的源极连接到电源COM，NMOS M22的漏极与栅极电阻Rg的一端连接。
3.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述di/dt短路检测单元(3)包括电阻R31、R32，电容C31，二极管D31、D32，比较器IC31；电容C31的一端接于R31的一端和R32的一端，C31的另一端接于SiC MOSFET的辅助源极s，R31的另一端接于SiC MOSFET的功率源极S，功率源极S和辅助源极s之间连接寄生电感LS-s，R32的另一端和D31的正端和D32的负端接于比较器IC31的反相输入端，D31的负端接于地，D32的正端接于电源COM，IC31的正相输入端接一预设阈值VREF1，IC31的输出端接于di/dt短路检测单元(3)的输出端3-4。
4.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述逻辑与单元Ⅰ(4)包括二极管D41、D42、电阻R41；D41的负端接于逻辑与单元Ⅰ(4)的第一输入端4-1，D42的负端接于逻辑与单元Ⅰ(4)的第二输入端4-2，D41、D42的正端以及R41的一端接于逻辑与单元Ⅰ(4)的输出端4-3，R41的另一端接于电源VCC。
5.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述比较单元Ⅰ(5)包括电阻R51、R52和比较器IC51；R51的一端和R52的一端接于电源VCC，R51的另一端接于IC51的反相输入端和二极管D1的正端，R52的另一端和IC52的输出端连接至比较单元Ⅰ(5)的输出端5-3，IC52的正相输入端接一预设阈值VREF2。
6.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述反相单元(6)包含电阻R61、R62，三极管Q61；R61的一端接于Q61的b端，另一端接于功率放大单元(2)的输出端2-2的VOUT引脚，R62的一端接于电源VCC，R62的另一端接于Q61的c端和反相单元(6)的输出端6-2，Q21的e端接于地。
7.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述比较单元Ⅱ(8)包含电阻R81、R82，比较器IC81；R81的一端和R82的一端接于电源VCC，R81的另一端接于IC81的反相输入端和二极管D1的正端，R82的另一端和IC52的输出端接于比较单元Ⅱ(8)的输出端8-3，IC82的正相输入端接一预设阈值VREF3。
8.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述逻辑与单元Ⅱ(9)包含二极管D91、D92，电阻R91；D91的负端接于逻辑与单元Ⅱ(9)的第一输入端9-1，D92的负端接于逻辑与单元Ⅱ(9)的第二输入端9-2，D91、D92的正端以及R91的一端接于逻辑与单元Ⅱ(9)的输出端9-3，R91的另一端接于电源VCC。
9.如权利要求1所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述逻辑或单元(10)包含电阻R101，二极管D101、D102；D101的正端接于逻辑或单元(10)的第一输入端10-1，D102的正端接于逻辑或单元(10)的第二输入端10-2，D101、D102的负端以及R101的一端接于逻辑或单元(10)的输出端10-3，R101的另一端接地。
10.一种无检测盲区的SiC MOSFET短路检测保护方法，应用上述权利要求1-9任一权利要求所述的无检测盲区的SiC MOSFET短路检测保护系统，其特征在于，所述方法具体为：通过在SiC MOSFET开通时检测功率源极S和辅助源极s之间寄生电感LS-s上的电压VS-s和SiCMOSFET开通后检测漏源电压VDS来判断SiC MOSFET是否发生短路故障；
一类短路发生在SiC MOSFET开通过程中，此时漏极电流ID快速上升，功率源极S辅助源极s之间的寄生电感LS-s上产生电压VS-s，电压VS-s为负值且与漏极电流ID的上升率成正比，此时di/dt短路检测单元(3)的负输入端电压低于正输入端的预设电压阈值VREF1，di/dt短路检测单元(3)的输出端为高，由于此时功率放大单元(2)输出的驱动信号VOUT为高，所以逻辑与单元Ⅰ(4)输出高电平，逻辑或单元(10)则输出高电平，触发单元Ⅱ(11)的R端输入为-VOUT，为低，触发单元Ⅱ(11)的输出端为高，从而输出故障信号，使驱动PWM控制发生单元(1)进行脉冲封锁，同时控制降栅压/软关断单元(12)进行短路保护动作；
二类短路发生在SiC MOSFET正常开通后，此时漏极电流ID上升，然后SiC MOSFET开始退出饱和区，漏源电压VDS开始上升，当电压超过检测保护动作阈值VREF3时，由于VREF3大于VREF2，所以比较单元Ⅰ(5)的负输入端高于正输入端的检测使能阈值VREF2，比较单元Ⅰ(5)的输出端由高变低，触发单元Ⅰ(7)的输出端保持不变，为高，所以逻辑与单元Ⅱ(9)的输出端均与比较单元Ⅱ(8)的输出端保持一致；由于比较单元Ⅱ(8)的正输入端大于检测保护动作阈值VREF3，所以比较单元Ⅱ(8)的输出端为高，逻辑与单元Ⅱ(9)的输出端为高；逻辑或单元(10)的输出端为高，触发单元Ⅱ(11)的R端输入为-VOUT，为低；触发单元Ⅱ(11)的输出端为高，从而输出故障信号，使驱动PWM控制发生单元(1)进行脉冲封锁，同时控制降栅压/软关断单元(12)进行短路保护动作。
CN201910650335.0A 2019-07-18 2019-07-18 一种无检测盲区的SiC MOSFET短路检测保护系统和方法 Active CN110568335B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910650335.0A CN110568335B (zh) 2019-07-18 2019-07-18 一种无检测盲区的SiC MOSFET短路检测保护系统和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910650335.0A CN110568335B (zh) 2019-07-18 2019-07-18 一种无检测盲区的SiC MOSFET短路检测保护系统和方法

Publications (2)

Publication Number Publication Date
CN110568335A CN110568335A (zh) 2019-12-13
CN110568335B true CN110568335B (zh) 2020-06-30

Family

ID=68773017

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910650335.0A Active CN110568335B (zh) 2019-07-18 2019-07-18 一种无检测盲区的SiC MOSFET短路检测保护系统和方法

Country Status (1)

Country Link
CN (1) CN110568335B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276941B (zh) * 2020-02-23 2022-05-03 霍煜 Igbt驱动过流保护与短路保护系统电路
CN111490528B (zh) * 2020-04-23 2022-06-07 国电南瑞科技股份有限公司 一种适用于宽禁带功率器件的过流保护装置
CN111879989B (zh) * 2020-05-21 2022-07-12 西安交通大学 一种适用于SiC MOSFET的电流检测电路
CN111781482B (zh) * 2020-06-10 2022-10-25 徐州中矿大传动与自动化有限公司 一种大功率sic mosfet模块键合线健康状态检测方法及装置
CN112415360B (zh) * 2020-10-12 2022-10-21 杭州电子科技大学 一种用于电动汽车电路短路快速保护触发的检测装置
CN112946517B (zh) * 2021-02-01 2023-05-12 南京南瑞继保电气有限公司 一种快速的大功率SiC MOSFET短路故障检测电路及检测方法
CN113049860A (zh) * 2021-03-20 2021-06-29 桂林电子科技大学 一种基于igbt器件端子压降检测的三类短路保护电路
CN113325332A (zh) * 2021-06-09 2021-08-31 西安理工大学 基于瞬时功率检测的SiCMOSFET模块短路检测电路及短路检测方法
CN115754656A (zh) * 2022-11-23 2023-03-07 东莞光亚智能科技有限公司 场效应管损坏检测系统
CN115932649B (zh) * 2023-01-09 2023-06-23 长沙丹芬瑞电气技术有限公司 一种短路检测电路及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07218561A (ja) * 1994-01-27 1995-08-18 Nippondenso Co Ltd 電子制御装置
CN105445608B (zh) * 2015-11-30 2018-06-12 深圳市英威腾光伏科技有限公司 Sic mosfet过流短路检测电路及检测保护系统
CN106027011B (zh) * 2016-05-23 2019-04-09 南京航空航天大学 基于寄生电感电流检测方法及其应用
CN105977905B (zh) * 2016-07-04 2019-01-08 西安电子科技大学 基于SiC MOSFET的过流及过欠压驱动保护系统
CN109061375A (zh) * 2018-11-01 2018-12-21 北京交通大学 一种具有温度补偿的SiC MOSFET短路检测电路和方法
CN109888739B (zh) * 2019-01-30 2023-12-15 上海拓为汽车技术有限公司 一种用于驱动桥mosfet短路保护电路

Also Published As

Publication number Publication date
CN110568335A (zh) 2019-12-13

Similar Documents

Publication Publication Date Title
CN110568335B (zh) 一种无检测盲区的SiC MOSFET短路检测保护系统和方法
CN105577153B (zh) 半导体装置
CN106026621B (zh) 一种带避免短路保护盲区的igbt驱动电路及检测方法
US7830196B2 (en) Semiconductor device alleviating or preventing surge voltage
CN109375087B (zh) 一种具有高速检测igbt短路故障的保护电路与方法
US9601985B2 (en) Segmented driver for a transistor device
JP2005006381A (ja) スイッチング素子の駆動回路
JP6582471B2 (ja) 電圧駆動形パワー半導体素子のゲート駆動回路
CN101867174B (zh) 一种变频器中igbt短路保护电路及其方法
WO2016011893A1 (zh) 逆变器电路的过流保护系统和方法
US8503146B1 (en) Gate driver with short-circuit protection
CN115561560A (zh) 一种功率器件老化测试用纯硬件实现控制电路及控制方法
WO2017016319A1 (zh) 一种dv/dt检测与保护装置及方法
JP2018011467A (ja) 半導体スイッチング素子のゲート駆動回路
CN111736054B (zh) 用于igbt驱动退饱和保护功能的测试电路和其模拟测试方法
CN104393571A (zh) 一种igbt模块过流保护系统
CN102957133A (zh) 变频器的igbt退饱保护电路
CN109714033B (zh) 功率器件的驱动装置与方法
KR20240021307A (ko) 고전압 라이드 스루 장치 및 방법, 풍력 컨버터, 및 풍력 터빈 세트
CN113054959A (zh) 一种基于桥臂电流检测的igbt短路保护电路
CN202957584U (zh) 变频器的igbt退饱保护电路
CN113049860A (zh) 一种基于igbt器件端子压降检测的三类短路保护电路
KR101026043B1 (ko) 인버터 제어 장치
CN213151639U (zh) 逆变器输出h桥igbt的短路保护电路及系统
CN110601541A (zh) 一种全桥变换器的控制方法及控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant