CN112216737A - 一种硅晶圆结构及其制造方法 - Google Patents

一种硅晶圆结构及其制造方法 Download PDF

Info

Publication number
CN112216737A
CN112216737A CN201910622606.1A CN201910622606A CN112216737A CN 112216737 A CN112216737 A CN 112216737A CN 201910622606 A CN201910622606 A CN 201910622606A CN 112216737 A CN112216737 A CN 112216737A
Authority
CN
China
Prior art keywords
silicon wafer
film
groove
main body
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910622606.1A
Other languages
English (en)
Inventor
徐建卫
徐艳
汪鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xian Photoelectric Technology Co ltd
Original Assignee
Shanghai Xian Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xian Photoelectric Technology Co ltd filed Critical Shanghai Xian Photoelectric Technology Co ltd
Priority to CN201910622606.1A priority Critical patent/CN112216737A/zh
Publication of CN112216737A publication Critical patent/CN112216737A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00055—Grooves
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00396—Mask characterised by its composition, e.g. multilayer masks
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00388—Etch mask forming
    • B81C1/00404—Mask characterised by its size, orientation or shape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00539—Wet etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Ceramic Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Weting (AREA)

Abstract

本申请公开了一种硅晶圆结构及其制造方法，硅晶圆结构包括：硅晶圆主体，在硅晶圆主体上设有第一槽和第二槽，硅晶圆主体还形成有第一尖角或第二尖角，其中，第一尖角或第二尖角设置在第一槽和第二槽的连接处。制造方法，包括：采用薄膜在硅晶圆主体的表面做掩膜；在硅晶圆主体的背面腐蚀出第一槽；在硅晶圆主体的背面以及第一槽的表面蒸镀薄膜；在上述结构的正面进行掩膜图形化工艺形成图形化掩膜层，并进行二次腐蚀并腐蚀出第二槽；腐蚀完成后，采用可腐蚀掉上述蒸镀薄膜的腐蚀液去除该蒸镀薄膜。本申请中硅晶圆主体的背面用抗腐蚀的薄膜保护，使正面腐蚀时可以停止在薄膜上，夹角处被保护，可以有效地避免尖角被腐蚀液迅速腐蚀。

Description

一种硅晶圆结构及其制造方法
技术领域
本申请属于微加工制造技术领域，具体涉及一种硅晶圆结构及其制造方法。
背景技术
CMOS-MEMS工艺制造的微型传感器能够利用标准CMOS工艺实现传感器的低成本、批量生产，这是MEMS传感器相对于传统传感器的优势之一.各向异性湿法腐蚀是CMOS-MEMS工艺中较为常用的MEMS后处理工艺。通常利用KOH、TMAH、EDP等碱性溶液的各向异性腐蚀特性实现传感器的腔、槽等结构。腐蚀深度一般是几十微米到几百微米，甚至将硅片腐蚀穿透。如图1所示，为现有常规方案双面图形化掩模-硅晶圆结构10’经过腐蚀等的制造过程，但是其一旦腐蚀贯穿，斜面夹角尖锐处20’会迅速被腐蚀掉，将得不到理想双V槽贯穿结构。
发明内容
针对上述现有技术的缺点或不足，本申请要解决的技术问题是提供一种硅晶圆结构及其制造方法。
为解决上述技术问题，本申请通过以下技术方案来实现：
一种硅晶圆结构，所述硅晶圆结构包括：硅晶圆主体，在所述硅晶圆主体上设有第一槽和第二槽，所述硅晶圆主体还形成有第一尖角或第二尖角，其中，所述第一尖角或所述第二尖角设置在所述第一槽和所述第二槽的连接处。
进一步地，上述的硅晶圆结构，其中，所述硅晶圆主体的背面、所述第一槽的表面以及所述第二槽的表面均镀有抗腐蚀的薄膜。
进一步地，上述的硅晶圆结构，其中，所述硅晶圆主体的正面设有可图形化的薄膜。
进一步地，上述的硅晶圆结构，其中，所述薄膜包括金属薄膜和非金属薄膜，其中，所述金属薄膜包括铬薄膜和金薄膜，所述非金属薄膜包括氮化硅薄膜。
进一步地，上述的硅晶圆结构，其中，所述薄膜的厚度为0.1～3um。
进一步地，上述的硅晶圆结构，其中，所述硅晶圆主体为(100)面型硅片。
本申请还提出了一种所述的硅晶圆结构的制造方法，包括如下步骤：
采用薄膜在硅晶圆主体的表面做掩膜；
在所述硅晶圆主体的背面腐蚀出第一槽；
在所述硅晶圆主体的背面以及所述第一槽的表面蒸镀薄膜；
在上述结构的正面进行掩膜图形化工艺形成图形化掩膜层，并进行二次腐蚀并腐蚀出第二槽；
腐蚀完成后，采用可腐蚀掉上述蒸镀薄膜的腐蚀液去除该蒸镀薄膜。
进一步地，上述的制造方法，其中，采用氮化硅薄膜在硅晶圆主体的表面做掩膜。
进一步地，上述的制造方法，其中，在所述硅晶圆主体的背面以及所述第一槽的表面蒸镀铬薄膜或金薄膜。
进一步地，上述的制造方法，其中，腐蚀完成后，采用铬腐蚀液或金腐蚀液对应去除该蒸镀薄膜。
本申请还提出了一种所述的硅晶圆结构的制造方法，包括如下步骤：
采用薄膜在硅晶圆主体的表面做掩膜；
在所述硅晶圆主体的背面腐蚀出第一槽；
腐蚀去除该薄膜；
再次双面沉积生长该薄膜；
在上述结构的正面进行掩膜图形化工艺形成图形化掩膜层，并进行二次腐蚀并腐蚀出第二槽；
腐蚀完成后，采用可腐蚀掉上述薄膜的腐蚀液去除该薄膜。
进一步地，上述的制造方法，其中，所述薄膜为氮化硅薄膜，采用磷酸或氢氟酸可去除该氮化硅薄膜。
与现有技术相比，本申请具有如下技术效果：
本申请中硅晶圆主体的背面用抗腐蚀的薄膜保护，使正面腐蚀时可以停止在薄膜上，夹角处被保护，可以有效地避免尖角被腐蚀液迅速腐蚀。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1：现有技术硅晶圆结构的制造方法流程图；
图2：本申请硅晶圆结构的示意图一；
图3：本申请硅晶圆结构的示意图二；
图4：本申请硅晶圆结构的背面被腐蚀后的示意图；
图5：本申请硅晶圆结构的正面图形化掩膜处理的示意图；
图6：本申请硅晶圆结构经两次腐蚀后的结构示意图一；
图7：本申请硅晶圆结构经两次腐蚀后的结构示意图二；
图8：本申请硅晶圆结构的制造方法流程图一；
图9：本申请硅晶圆结构的制造方法流程图二。
附图中，硅晶圆主体-10，第一槽-20，薄膜-30，图形化掩膜层-40，第二槽-50，第一尖角-60，第二尖角-70。
具体实施方式
以下将结合附图对本申请的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本申请的目的、特征和效果。
如图2至图7所示，本实施例硅晶圆结构，所述硅晶圆结构包括：硅晶圆主体10，在所述硅晶圆主体10上设有第一槽20和第二槽50，所述硅晶圆主体10还形成有第一尖角或第二尖角，其中，所述第一尖角60或所述第二尖角70设置在所述第一槽20和所述第二槽50的连接处。
其中，所述硅晶圆主体10的采用双面抛光，便于更好地在其表面蒸镀薄膜30等。
进一步地，所述硅晶圆主体10为(100)面型硅片，其中，该硅片厚度优选为600um。
在本实施例中，所述硅晶圆主体10背面预腐蚀的第一槽20的深度、形状与其产品需求有关，并不限于如图2和图3所示的梯形结构。
所述硅晶圆主体10的背面、所述第一槽20的表面以及所述第二槽50的表面均镀有抗腐蚀的薄膜30，所述薄膜30主要对夹角处起保护作用，当对所述硅晶圆主体10正面腐蚀时可以停止在薄膜30上，夹角处被保护，可以有效地避免尖锐夹角被腐蚀液迅速腐蚀，从而易形成所述第一尖角60或第二尖角70。
其中，上述薄膜30包括但不限于金属薄膜30和非金属薄膜30等，其中，所述薄膜30的厚度为0.1～3um。
所述金属薄膜30包括但不限于铬薄膜30和金薄膜30等。
所述非金属薄膜30包括但不限于氮化硅薄膜30等。
所述硅晶圆主体10的正面设有可图形化的薄膜30，其可以做碱性溶液抗腐蚀掩膜，如金属薄膜30、非金属薄膜30等。
其中，所述薄膜30的厚度为0.1～3um。
进一步地，所述金属薄膜30包括但不限于铬薄膜30和金薄膜30等。
所述非金属薄膜30包括但不限于氮化硅薄膜30等。
如图8所示，本实施例提出一种所述的硅晶圆结构的制造方法，包括如下步骤：
步骤一，采用薄膜30在硅晶圆主体10的表面做掩膜。
其中，在该步骤中，采用氮化硅薄膜30在硅晶圆主体10的表面做掩膜。
其中，该硅晶圆主体10选用(100)面型硅片，硅片厚度优选为600um。
步骤二，在所述硅晶圆主体10的背面腐蚀出第一槽20，如图4所示。
其中，基于上述硅片厚度，该第一槽20的深度优选为300um。
步骤三，在所述硅晶圆主体10的背面以及所述第一槽20的表面蒸镀薄膜30。
进一步地，在所述硅晶圆主体10的背面以及所述第一槽20的表面蒸镀铬薄膜30或金薄膜30。
其中，该蒸镀薄膜30的厚度优选为1um。
步骤四，在上述结构的正面进行掩膜图形化工艺形成图形化掩膜层40，如图5所示，并进行二次腐蚀并腐蚀出第二槽50，如图6或图7所示。
在该步骤中，所述第二槽50的深度优选为300um。
其中，在进行上述二次腐蚀时，由于夹角处有上述蒸镀铬薄膜30或金薄膜30保护，所以不会被快速腐蚀掉。正是由于上述蒸镀薄膜30的设置，才容易形成所述第一尖角60或第二尖角70。
步骤五，腐蚀完成后，采用可腐蚀掉上述蒸镀薄膜30的腐蚀液去除该蒸镀薄膜30。
腐蚀完成后，采用铬腐蚀液或金腐蚀液对应去除该蒸镀薄膜30，即，采用铬腐蚀液去除蒸镀铬薄膜30，采用金腐蚀液去除蒸镀金薄膜30，即可得到如图2或图3所示的贯穿型结构。
如图9所述，本实施例还提出了一种所述的硅晶圆结构的制造方法，包括如下步骤：
步骤一，采用薄膜30在硅晶圆主体10的表面做掩膜。
其中，在该步骤中，采用氮化硅薄膜30在硅晶圆主体10的表面做掩膜。
其中，该硅晶圆主体10选用(100)面型硅片，硅片厚度优选为600um。
步骤二，在所述硅晶圆主体10的背面腐蚀出第一槽20，如图4所示。
其中，基于上述硅片厚度，该第一槽20的深度优选为300um。
步骤三，腐蚀去除该薄膜30。
用磷酸或氢氟酸去除上述氮化硅薄膜30。
步骤四，再次双面沉积生长该氮化硅薄膜30。
步骤五，在上述结构的正面进行掩膜图形化工艺形成图形化掩膜层40，如图5所示，并进行二次腐蚀并腐蚀出第二槽50，如图6或图7所示。
在该步骤中，所述第二槽50的深度优选为300um。
其中，在进行上述二次腐蚀时，由于夹角处有上述氮化硅薄膜30，所以不会被快速腐蚀掉。正是由于上述氮化硅薄膜30的设置，才容易形成所述第一尖角60或第二尖角70。
步骤六，腐蚀完成后，采用可腐蚀掉上述薄膜30的腐蚀液去除该薄膜30，即可得到如图2或图3所示的贯穿型结构。
本申请中硅晶圆主体的背面用抗腐蚀的薄膜保护，使正面腐蚀时可以停止在薄膜上，夹角处被保护，可以有效地避免尖角被腐蚀液迅速腐蚀。
以上实施例仅用以说明本申请的技术方案而非限定，参照较佳实施例对本申请进行了详细说明。本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换，而不脱离本申请技术方案的精神和范围，均应涵盖在本申请的权利要求范围内。

Claims (12)

1.一种硅晶圆结构，其特征在于，所述硅晶圆结构包括：硅晶圆主体，在所述硅晶圆主体上设有第一槽和第二槽，所述硅晶圆主体还形成有第一尖角或第二尖角，其中，所述第一尖角或所述第二尖角设置在所述第一槽和所述第二槽的连接处。
2.根据权利要求1所述的硅晶圆结构，其特征在于，所述硅晶圆主体的背面、所述第一槽的表面以及所述第二槽的表面均镀有抗腐蚀的薄膜。
3.根据权利要求2所述的硅晶圆结构，其特征在于，所述硅晶圆主体的正面设有可图形化的薄膜。
4.根据权利要求3所述的硅晶圆结构，其特征在于，所述薄膜包括金属薄膜和非金属薄膜，其中，所述金属薄膜包括铬薄膜和金薄膜，所述非金属薄膜包括氮化硅薄膜。
5.根据权利要求3或4所述的硅晶圆结构，其特征在于，所述薄膜的厚度为0.1～3um。
6.根据权利要求1所述的硅晶圆结构，其特征在于，所述硅晶圆主体为(100)面型硅片。
7.一种如权利要求1至6任一项所述的硅晶圆结构的制造方法，其特征在于，包括如下步骤：
采用薄膜在硅晶圆主体的表面做掩膜；
在所述硅晶圆主体的背面腐蚀出第一槽；
在所述硅晶圆主体的背面以及所述第一槽的表面蒸镀薄膜；
在上述结构的正面进行掩膜图形化工艺形成图形化掩膜层，并进行二次腐蚀并腐蚀出第二槽；
腐蚀完成后，采用可腐蚀掉上述蒸镀薄膜的腐蚀液去除该蒸镀薄膜。
8.根据权利要求7所述的制造方法，其特征在于，采用氮化硅薄膜在硅晶圆主体的表面做掩膜。
9.根据权利要求7所述的制造方法，其特征在于，在所述硅晶圆主体的背面以及所述第一槽的表面蒸镀铬薄膜或金薄膜。
10.根据权利要求7至9任一项所述的制造方法，其特征在于，腐蚀完成后，采用铬腐蚀液或金腐蚀液对应去除该蒸镀薄膜。
11.一种如权利要求1至6任一项所述的硅晶圆结构的制造方法，其特征在于，包括如下步骤：
采用薄膜在硅晶圆主体的表面做掩膜；
在所述硅晶圆主体的背面腐蚀出第一槽；
腐蚀去除该薄膜；
再次双面沉积生长该薄膜；
在上述结构的正面进行掩膜图形化工艺形成图形化掩膜层，并进行二次腐蚀并腐蚀出第二槽；
腐蚀完成后，采用可腐蚀掉上述薄膜的腐蚀液去除该薄膜。
12.根据权利要求11所述的制造方法，其特征在于，所述薄膜为氮化硅薄膜，采用磷酸或氢氟酸可去除该氮化硅薄膜。
CN201910622606.1A 2019-07-11 2019-07-11 一种硅晶圆结构及其制造方法 Pending CN112216737A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910622606.1A CN112216737A (zh) 2019-07-11 2019-07-11 一种硅晶圆结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910622606.1A CN112216737A (zh) 2019-07-11 2019-07-11 一种硅晶圆结构及其制造方法

Publications (1)

Publication Number Publication Date
CN112216737A true CN112216737A (zh) 2021-01-12

Family

ID=74047652

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910622606.1A Pending CN112216737A (zh) 2019-07-11 2019-07-11 一种硅晶圆结构及其制造方法

Country Status (1)

Country Link
CN (1) CN112216737A (zh)

Similar Documents

Publication Publication Date Title
CN201737690U (zh) Mems传感器
US8197029B2 (en) Forming nozzles
US20070102842A1 (en) Process of microlens mold
JP5353101B2 (ja) 微細構造体形成方法
CN102328899A (zh) 不同深度腔体的制造方法
CN105540528A (zh) Mems电容式超声波传感器及其制备方法
CN111627811A (zh) 一种基于反应离子刻蚀的钽酸锂微图形化方法
CN107316829B (zh) 基于tmah的气相刻蚀方法及气相刻蚀装置
CN209929311U (zh) 一种硅晶圆结构
EP3210937B1 (en) A method of manufacturing a plurality of through-holes in a layer
CN112216737A (zh) 一种硅晶圆结构及其制造方法
CN103407959B (zh) 三维电极图形制作方法
CN100396593C (zh) 单层双材料微悬臂梁热隔离焦平面阵列的制作方法
TWI378084B (en) Method for flattening glass substrate
US20070184633A1 (en) Method of segmenting wafer
CN102963861B (zh) 一种实时确定牺牲层腐蚀时间的方法
US9373772B2 (en) CMOS integrated method for the release of thermopile pixel on a substrate by using anisotropic and isotropic etching
CN111646427B (zh) 台阶结构的制作方法及振动检测装置
CN104591079B (zh) 一种微米管道的加工方法
EP3210935B1 (en) A method of manufacturing a plurality of through-holes in a layer of material
JP5608462B2 (ja) インプリントモールドの製造方法
CN201610373U (zh) Mems传感器
KR20070071429A (ko) 다단계 습식 식각을 이용한 유리 미세 가공
TWI736928B (zh) 於矽晶圓上沉積金薄膜的方法
Li et al. A novel and reliable approach for controlling silicon membrane thickness with smooth surface

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination