KR20070071429A - 다단계 습식 식각을 이용한 유리 미세 가공 - Google Patents

다단계 습식 식각을 이용한 유리 미세 가공 Download PDF

Info

Publication number
KR20070071429A
KR20070071429A KR1020050134848A KR20050134848A KR20070071429A KR 20070071429 A KR20070071429 A KR 20070071429A KR 1020050134848 A KR1020050134848 A KR 1020050134848A KR 20050134848 A KR20050134848 A KR 20050134848A KR 20070071429 A KR20070071429 A KR 20070071429A
Authority
KR
South Korea
Prior art keywords
etching
glass
mask
micromachining
metal
Prior art date
Application number
KR1020050134848A
Other languages
English (en)
Other versions
KR101033174B1 (ko
Inventor
양상식
Original Assignee
양상식
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양상식 filed Critical 양상식
Priority to KR1020050134848A priority Critical patent/KR101033174B1/ko
Publication of KR20070071429A publication Critical patent/KR20070071429A/ko
Application granted granted Critical
Publication of KR101033174B1 publication Critical patent/KR101033174B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31144Etching the insulating layers by chemical or physical means using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means

Abstract

본 발명은 초소형 센서나 유체 소자 등을 제작하거나 패키징하는데 사용되는 유리 기판을 미세 가공하기 위한 다단계 습식 식각 방식에 관한 것으로, 더욱 상세하게는 다층의 금속 또는 폴리머 식각 마스크를 사용하여 유리 기판을 다단계 습식 식각 가공함으로써 기존의 습식 가공 방식의 문제점인 가공 단면의 과도한 언더컷 발생을 최소화하는 새로운 유리 기판 가공 방식에 관한 것이다.
이를 위하여 본 발명은, 마이크로머시닝 기술로 유리 기판에 금속과 폴리머와 음성 후막 감광제를 이용하여 1차 식각 마스크를 제작하는 단계, 불산 용액을 이용한 1차 습식 식각 단계, 가공된 유리면에 2차 식각 마스크를 제작하는 단계, 2차 습식 식각하는 단계로 이루어진다.
위에 기술된 단계들로 이루어진 유리 가공 방식은 건식 식각 혹은 분말 분사 가공 방식에 비해서 가공 시간이 빠르고, 가공 후 유리 표면이 매끄러워 초소형 센서나 유체 소자들의 접합 및 패키징이 용이하다. 또 이 가공 방식으로 기존의 습식 식각 후 생기는 과도한 언더컷의 발생을 줄이고, 분말 분사 가공 방식 후 가공된 바닥이 불투명해지는 문제를 없앨 수 있다. 또 건식 식각 방식과 달리 가공 속도가 빠르다는 장점을 지닌다.
다단계 습식 식각, 유리 가공, 패키징, 마이크로머시닝, 식각 마스크

Description

다단계 습식 식각을 이용한 유리 미세 가공 {Glass micromachining using multi-step wet etching process}
도 1은 본 발명에 따른 유리 미세 가공 공정도
<도면의 주요부분에 대한 부호의 설명>
1 : 유리 2 : 크롬/금
3 : 폴리머 4 : 음성 후막 감광제
5 : 크롬/금 6 : 음성 후막 감광제
본 발명은 초소형 센서나 유체 소자 등을 제작하거나 패키징하는데 사용되는 유리 기판을 미세 가공하기 위한 다단계 습식 방식에 관한 것으로, 더욱 상세하게는 다층의 금속 또는 폴리머 식각 마스크를 사용하여 유리 기판을 다단계 습식 식각 가공함으로써 기존의 습식 가공 방식의 문제점인 가공 단면의 과도한 언더컷 발생을 최소화하는 새로운 유리 기판 가공 방식에 관한 것이다.
최근 마이크로머시닝 기술을 이용하여 초소형 센서 및 다양한 유체 소자가 개발되고 있다. 이 개발된 소자를 상용화하는데 있어서 패키징이 전체 소자 가격의 70%를 차지할 정도로 중요한 부분을 차지한다. 따라서 제작된 소자를 패키징하는 기술에 관련된 연구의 필요성이 요구되고 있다. 대량 생산 및 원가 절감을 위해서는 웨이퍼 레벨 단위의 진공 패키징 기술 개발이 필요하며, 이를 위해 미세 유리 가공 기술 개발이 필수적이다.
현재 널리 사용되는 유리 가공 기술에는 분말 분사 가공 방식과 건식 식각 방식과 습식 식각 방식이 있다. 분말 분사 가공 방식의 경우에는 가공 후 가공된 부분이 불투명하여 패키징 후 소자의 동작을 관찰하는데 어려움이 있고, 건식 식각 방식의 경우에는 식각 속도가 느리다는 문제가 있다. 그리고 습식 식각 방식의 경우 사용되는 등방성 유리 식각 용액인 불산에 의한 과도한 언더컷이 발생한다는 문제점이 있다.
본 발명은 위에 기술된 것과 같이 기존의 기술이 지닌 문제점을 최소화하고, 접합 및 패키징에 필요한 표면 거칠기에 관한 요구사항이 충족되도록 유리 기판을 미세 가공하는 다단계 습식 식각 공정 기술을 개발하였다.
본 공정 기술을 이용하면 유리 기판을 웨이퍼 레벨 단위로 단시간에 가공할 수 있고, 가공 속도가 빠르며 가공 후 표면이 매끄러워 초소형 소자의 접합 및 패키징에 적합하다. 또 기존의 습식 식각 공정에서 생기는 과도한 언더컷 문제와 가공면이 불투명해지는 문제 등과 같은 기존의 가공 방식의 문제점을 최소화하여 초소형 소자의 패키징에 드는 시간과 비용을 줄이고, 패키징 후 소자의 동작 상태를 확인할 수 있다.
본 발명은, 유리 기판에 마이크로머시닝 공정을 적용하여 금속과 폴리머, 음성 후막 감광제를 사용하여 식각 마스크를 제작하는 단계, 불산 용액으로 습식 식각하는 단계, 제작된 1차 마스크를 제거하고 금속과 음성 후막 감광제를 사용하여 2차 식각 마스크를 제작하는 단계, 불산 용액으로 2차 식각하는 단계, 식각에 사용된 마스크를 제거하는 단계로 이루어진다.
이하 첨부된 도면에 의해 상세히 설명하면 다음과 같다.
도 1은 본 발명 내용인 다단계 습식 식각을 이용한 유리 미세 가공 방식의 공정도이다. 공정은 1차 식각 마스크 제작, 1차 습식 식각, 2차 식각 마스크 제작, 2차 습식 식각으로 구성된다. 도1 (가)와 같이 1차 식각 마스크는 유리 기판(1) 위에 화학 기상 증착 방식을 사용하여 크롬과 금을 각각 500 Å과 2500 Å 두께로 증착하여 첫 번째 층(2)을 형성한다. 도1 (나)와 같이 그 위에 폴리머인 폴리이미드를 약 8 ㎛ 두께로 회전 도포하여 두 번째 층(3)을 형성하고 그 위에 음성 후막 감광제를 약 50 ㎛ 두께로 회전 도포하여 도1 (다)와 같이 세 번째 층(4)을 형성한 후 사진 식각 공정을 이용하여 음성 후막 감광막에 패턴을 제작한다. 그 후 도1 (라) 와 같이 반응성 이온 식각 공정을 이용하여 폴리이미드에 식각 패턴을 형성하고, 도1 (마)와 같이 크롬과 금으로 형성된 첫 번째 층을 금속 식각액으로 식각하여 패턴을 제작한다. 이렇게 제작된 시편을 49% 불산 용액에서 도1 (바)와 같이 1차로 식각한다. 1차 습식 식각 후 1차 식각 마스크를 황산과 금속 식각액을 이용해서 도1 (사)와 같이 제거한다. 2차 식각 마스크는 1차 식각된 유리 기판 위에 화학 기상 증착 방식을 이용하여 크롬과 금을 각각 500 Å과 2500 Å 두께로 증착하여 도1 (아)와 같이 첫 번째 층(5)을 형성하고, 그 위에 음성 후막 감광제를 약 80 ㎛ 두께로 회전 도포하여 두 번째 층(6)을 형성한 후 사진 식각 공정을 이용하여 도1 (자)와 같이 식각 패턴을 제작하고, 도1 (차)와 같이 크롬과 금으로 형성된 첫 번째 층을 금속 식각액으로 식각하여 패턴을 제작한다. 패턴이 제작된 시편을 49% 불산 용액에서 도1 (카)와 같이 2차로 식각한다. 식각이 끝난 후 음성 후막 감광제 제거 용액과 금속 식각액을 이용하여 2차 식각에 사용된 식각 마스크를 도1 (타)와 같이 제거한다.
이상에서 상술한 바와 같이 본 발명을 이용하여 유리 기판을 가공할 경우 다음과 같은 효과를 기대할 수 있다.
기존의 가공 공정에서 발생하는 문제점을 해결할 수 있다. 기존의 습식 식각의 문제점인 과도한 언더컷의 발생 비율을 낮춰 가공이 용이하고, 건식 식각의 문제점인 가공 후 가공 부위가 불투명해지는 문제점을 해결하여 패키징 후에도 소자의 동작 상태를 관찰하기가 용이하다는 장점을 지닌다. 또 웨이퍼 단위로 공정이 진행되므로 패키징용 유리 기판의 가공 시간을 줄일 수 있어 제작에 드는 비용을 절감하여 최종적으로 제작되는 초소형 센서와 소자의 가격을 낮출 수 있어 상업적 경쟁력을 확보할 수 있다.
본 발명은 유리 미세 가공 기술은 소자 패키징 기술뿐만 아니라 유리를 이용한 바이오 칩 제작 등에서도 사용할 수 있어 기술 개발에 따른 파급 효과가 클 것으로 예상된다.

Claims (2)

  1. 식각 마스크 물질 적층에 있어서,
    화학 기상 증착 방식을 이용하여 금속을 증착시키는 단계;
    금속층 위에 폴리머를 도포시키는 단계;
    음성 후막 감광제를 이용하여 식각 마스크를 제작하는 단계;
    사진 식각 공정 등 마이크로머시닝 기술을 이용하여 식각 마스크를 패턴하는 단계;
    상기의 모든 항을 포함하여 상기의 항들을 조합하여 유리 미세 가공을 위한 식각 마스크를 제작하는 방법
  2. 유리 미세 가공에 사용되는 공정에 있어서,
    파이렉스 유리 기판 위에 금속, 폴리머, 음성 후막감광제의 조합으로 이루어진 식각 마스크를 제작하는 단계;
    제작된 식각 마스크를 이용하여 1차 식각 후 2차 식각 마스크를 제작하는 단계;
    제작된 식각 마스크를 이용하여 다단계에 걸쳐 유리 기판을 식각하는 단계;
    상기의 모든 항을 포함한 다단계 습식 식각을 이용한 유리 미세 가공 방식
KR1020050134848A 2005-12-30 2005-12-30 다단계 습식 식각을 이용한 유리 미세 가공 KR101033174B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134848A KR101033174B1 (ko) 2005-12-30 2005-12-30 다단계 습식 식각을 이용한 유리 미세 가공

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134848A KR101033174B1 (ko) 2005-12-30 2005-12-30 다단계 습식 식각을 이용한 유리 미세 가공

Publications (2)

Publication Number Publication Date
KR20070071429A true KR20070071429A (ko) 2007-07-04
KR101033174B1 KR101033174B1 (ko) 2011-05-11

Family

ID=38506560

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134848A KR101033174B1 (ko) 2005-12-30 2005-12-30 다단계 습식 식각을 이용한 유리 미세 가공

Country Status (1)

Country Link
KR (1) KR101033174B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001875B1 (ko) * 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140036823A (ko) 2012-09-18 2014-03-26 삼성전자주식회사 반도체 소자 제조 방법
KR102007428B1 (ko) 2017-03-09 2019-08-05 코닝 인코포레이티드 글라스 지지체에 의하여 지지되는 금속 박막의 제조방법

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0156106B1 (ko) * 1990-10-15 1998-10-15 문정환 금속배선 공정에서의 패턴 형성방법
KR100243284B1 (ko) * 1997-02-27 2000-03-02 윤종용 반도체장치의 콘택홀 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001875B1 (ko) * 2006-09-30 2010-12-17 엘지이노텍 주식회사 등방성 에칭을 이용한 미세 패턴 형성방법 및 이를 이용하여 제조된 미세패턴이 형성된 반도체 기판 면상 부재

Also Published As

Publication number Publication date
KR101033174B1 (ko) 2011-05-11

Similar Documents

Publication Publication Date Title
EP1816518B1 (en) Mold for imprint and process for producing minute structure using the mold
JP5449300B2 (ja) 微小機械デバイス及びその製造方法
Van Den Boogaart et al. Deep-ultraviolet–microelectromechanical systems stencils for high-throughput resistless patterning of mesoscopic structures
JP5353101B2 (ja) 微細構造体形成方法
JP5451788B2 (ja) 複雑な穴開き微細機械部品
KR101033174B1 (ko) 다단계 습식 식각을 이용한 유리 미세 가공
US6930051B1 (en) Method to fabricate multi-level silicon-based microstructures via use of an etching delay layer
US7105098B1 (en) Method to control artifacts of microstructural fabrication
Du et al. Fabrication of hierarchical nanostructures using free-standing trilayer membrane
Du et al. Selective hierarchical patterning of silicon nanostructures via soft nanostencil lithography
US6773871B2 (en) Method of machining glass
US6756319B2 (en) Silica microstructure and fabrication method thereof
CN208378727U (zh) 一种用于玻璃hf腐蚀的多层金属掩膜种子层
WO2016180310A1 (zh) Mems基片的加工方法
JP2004319762A (ja) ナノ構造体の製造方法及びナノ構造体
US20050035419A1 (en) Micro-structure gap control technology and structure formed therefrom
KR100323693B1 (ko) 미세 구조물 제조방법
CN104370266B (zh) 深沟槽中感应材料的成膜方法
CN113506729B (zh) 红外mems电极的制作方法
US10662058B1 (en) Wet etch patterning of an aluminum nitride film
KR101389048B1 (ko) 유리 기판의 패턴 형성 방법 및 상기 방법에 의해 제작된 유리 기판
Horade et al. Research on fabrication method for floating structures using general photolithography with high versatility
Vazquez-Mena et al. Stencil lithography
Liang et al. A novel lift off process and its application for capacitive tilt sensor
US20210166938A1 (en) Macromolecular sieves from semiconductor membranes for shape-based separation and sensing

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
FPAY Annual fee payment
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee