CN112216694B - 一种SiC IGBT器件及其制备方法 - Google Patents
一种SiC IGBT器件及其制备方法 Download PDFInfo
- Publication number
- CN112216694B CN112216694B CN202010994010.7A CN202010994010A CN112216694B CN 112216694 B CN112216694 B CN 112216694B CN 202010994010 A CN202010994010 A CN 202010994010A CN 112216694 B CN112216694 B CN 112216694B
- Authority
- CN
- China
- Prior art keywords
- region
- regions
- layer
- metal
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002360 preparation method Methods 0.000 title abstract description 7
- 229910052751 metal Inorganic materials 0.000 claims description 38
- 239000002184 metal Substances 0.000 claims description 38
- 238000000137 annealing Methods 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 16
- 238000000151 deposition Methods 0.000 claims description 12
- 238000000227 grinding Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 8
- 238000002161 passivation Methods 0.000 claims description 6
- XHXFXVLFKHQFAL-UHFFFAOYSA-N phosphoryl trichloride Chemical compound ClP(Cl)(Cl)=O XHXFXVLFKHQFAL-UHFFFAOYSA-N 0.000 claims description 6
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910019213 POCl3 Inorganic materials 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 3
- 230000004913 activation Effects 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 3
- 239000000956 alloy Substances 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 239000003292 glue Substances 0.000 claims description 3
- 238000005468 ion implantation Methods 0.000 claims description 3
- 238000005224 laser annealing Methods 0.000 claims description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 3
- 239000011259 mixed solution Substances 0.000 claims description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 3
- -1 nitrogen ions Chemical class 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229920002120 photoresistant polymer Polymers 0.000 claims description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims description 3
- 229920001721 polyimide Polymers 0.000 claims description 3
- 230000003746 surface roughness Effects 0.000 claims description 3
- 238000002347 injection Methods 0.000 claims description 2
- 239000007924 injection Substances 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 239000000243 solution Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000011084 recovery Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000005527 interface trap Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及半导体技术领域，尤其是涉及一种SiC IGBT器件及其制备方法。本发明提供的SiC IGBT器件通过在器件的表面设置肖特基二极管结构，并且在器件背面形成交替设置的N+区与P+区，使器件在进行续流工作时，正面的MPS二极管(嵌入pn结构的肖特基二极管)的电流将通过N+区形成导电通路，从而实现集成续流二极管的功能。
Description
技术领域
本发明涉及半导体技术领域，尤其是涉及一种SiC IGBT器件及其制备方法。
背景技术
SiC材料的禁带宽度约是硅的3倍，临界击穿场强约是10倍，因此非常适合于在高压、超高压电力领域的应用。SiC IGBT器件的击穿电压可以达到20kV以上，远超过硅的器件。在6.5kV以上，SiC IGBT器件不仅具有低的正向导通压降，而且具有非常小的开关损耗和非常快的开关频率。在智能电网、高压点火等领域具有非常显著的优势，如在电网领域，可有效减少串联的器件数目，提供系统的可靠性和简易性。
另一方面，在实际应用中，由于电路中电感的存在，晶体管往往需要反并联一个续流二极管。如目前常用的硅IGBT模块，都反并联了硅快恢复二极管作为续流二极管。如果在一个器件中集成了续流二极管，那么不仅提高了芯片的集成度和可靠性，同时也有效的降低了芯片成本。在硅的IGBT 中，集成pn二极管的器件也被称为逆导IGBT(RC-IGBT)。然而，由于SiC 的禁带宽度大，pn开启电压高，集成pn二极管会使器件续流时的损耗很大。同时由于pn二极管的反向恢复时间长、反向恢复电流大，使器件的开关损耗也增加。
公开于该背景技术部分的信息仅仅旨在加深对本发明的总体背景技术的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种SiC IGBT器件及其制备方法，以解决现有技术中存在的技术问题。
为了实现上述目的，本发明采用以下技术方案：
第一方面，本发明提供一种SiC IGBT器件，其从下至上依次为集电极、 P+层、N+层、N-电阻层、场终止层、N-漂移层、N载流子储存层、P基区、 N型JFET层、欧姆接触、栅极、肖特基接触和发射极，器件背面N+层与P+ 层之间形成交替设置的N+区与P+区；器件正面形成MPS肖特基二极管结构；器件在进行续流工作时，MPS肖特基二极管结构的电流将通过N+区形成导电通路，以集成续流二极管。
作为一种进一步的技术方案，在器件有源区的原胞结构中，P阱区中间形成高掺杂的P+区和N+区，在高掺杂的P+区和N+区上形成欧姆接触；相邻P阱区中间设置有两个高掺杂的P+区，多晶硅栅极下方的P阱区和P+区之间的区域为MOSFET导电的JFET区。所述两个P+区之间的N型区形成肖特基接触；高掺杂的P+区能提供并联的pn二极管，从而形成MPS肖特基二极管结构。所述欧姆接触和肖特基接触都与源极金属连接。
作为一种进一步的技术方案，在器件有源区的原胞结构中，栅下方的P 阱区之间的N型区形成MOSFET导电的JFET区，N+区、P+区分别在P阱内。在P+区中间的N型区表面形成肖特基接触，在N+区与P+区表面形成欧姆接触，从而形成MPS肖特基二极管结构。所述欧姆接触和肖特基接触都与源极金属连接。
作为一种进一步的技术方案，在器件背面N+层与P+层中，N+区与P+ 区交替设置；其中的P+区分为第一P+区、第二P+区；所述第一P+区的面积大于所述第二P+区的面积，所述第一P+区的面积大于N+区的面积，所述第一P+区与所述第二P+区联通设置。这种方法色设置可以使器件从MOSFET 导通转到IGBT导通机制时，即背面的pn结构开始导通时，电流比较平滑的上升，而避免产生很大的电流拐点。
作为一种进一步的技术方案，所述N型JFET层的掺杂浓度高于N-漂移层。
作为一种进一步的技术方案，所述N载流子储存层的掺杂浓度高于N- 漂移层。
作为一种进一步的技术方案，所述场终止层的掺杂浓度高于N-漂移层。
作为一种进一步的技术方案，所述N-电阻层用于调节器件从MOSFET工作状态进入IGBT工作状态时所需的导通电流大小。
第二方面，本发明还提供一种所述SiC IGBT器件的制作方法，其包括：
在晶圆背面刻蚀对准标记，在N+的SiC衬底上外延N-电阻层，制作注入掩膜，掩膜为介质或光刻胶，注入铝和磷或氮离子，分别形成P+区和N+ 区；
依次外延场终止层，N-漂移层，N型CSL层，通过背面的对准标记，在正面刻蚀对准标记，通过两个对准标记实现正面图形与底部图形的对准，然后用离子注入和激活退火的方法形成P阱区、P+区、N+区；
用热氧化的方法生长SiO2层，再在NO或NO2，POCl3气氛中进行POA退火，用于钝化界面陷阱，LPCVD方法淀积多晶硅，形成掩膜，刻蚀多晶硅，再用PECVD方法淀积SiO2层，刻蚀源接触区的介质，淀积金属Ni，RTA退火，退火温度在500-750℃，退火气氛为窦性气氛，退火后在浓H2SO4加H2O2的混合液中进行腐蚀，腐蚀掉SiO2上不反应的金属，同时保留与SiC进行反应的合金，再次进行RTA退火，退火温度为950-1100℃，形成源欧姆接触；
刻蚀肖特基接触窗口，淀积肖特基金属和电极金属，形成发射极和栅极的压块金属，淀积钝化介质，并刻蚀掉钝化保护区外的介质，淀积聚酰亚胺，并刻蚀掉压块金属中间的部分，露出金属，用于器件与外电路的电连接；
正面涂胶保护，用研磨的方法进行背面减薄，先用粗磨进行快速减薄，在接近减薄厚度时再改成细磨，进行应力、表面粗糙度和厚度控制，研磨去掉N+衬底，淀积金属，进行激光退火形成背面欧姆接触，最后在背面淀积厚的电极金属，形成集电极。
采用上述技术方案，本发明具有如下有益效果：
本发明提供的SiC IGBT器件及其制备方法，通过在器件的表面设置肖特基二极管结构，并且在底部设置导电通道，形成了集成MPS二极管的SiC IGBT器件。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的SiC IGBT器件的截面示意图；
图2为本发明实施例提供的SiC IGBT器件结构表面原胞分布示意图；
图3为本发明另一实施例提供的SiC IGBT器件的截面示意图；
图4为本发明另一实施例提供的SiC IGBT器件结构表面原胞分布示意图；
图5为本发明实施例提供的SiC IGBT器件底部结构截面示意图；
图6为本发明实施例在N+衬底上外延N-电阻层，并形成P+、N+结构示意图；
图7为本发明实施例形成表面的P阱、P+、N+结构的示意图；
图8为本发明实施例完成源欧姆接触的示意图；
图9为本发明实施例完成肖特基接触和源、栅电极金属的示意图；
图10为本发明实施例器件制备完成的示意图。
图标：1-p阱区；2-P+区；3-欧姆接触；4-N+区；5-N型JFET层；6-多晶硅栅；7-P+区；8-肖特基接触；91-栅介质；92-栅源隔离介质；10-发射极电极金属；11-N-漂移层；12-N载流子储存层；13-电流流动路径； 14-场终止层；15-N+区；16-P+区；17-N-电阻层；18-N+衬底；20-MOSFET 部分；21-MPS二极管部分；22-集电极。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
本发明实施例中提到的n型掺杂与p型掺杂是相对而言的，也可称为第一掺杂与第二掺杂，亦即n型与p型互换对器件同样适用。同时，本发明实施例中器件结构不仅适用于SiC，也可同样适用于Si、 GaN、Ga2O3等其他半导体材料。在本发明实施例中，以SiC为例。
实施例一
结合图1至图10所示，本实施例提供一种SiC IGBT器件，其从下至上依次为集电极22、P+层、N+层、N-电阻层17、场终止层14(FS层)、N- 漂移层11、N载流子储存层12(CSL层)、P+区7、N型JFET层5、欧姆接触3、栅介质91、栅源隔离介质92、肖特基接触8和发射极10，器件背面 N+层与P+层之间形成交替设置的N+区15与P+区16；器件正面形成MPS肖特基二极管结构；器件在进行续流工作时，正面的MPS肖特基二极管结构的电流将通过背面N+区15形成导电通路(电流流动路径13)，以集成续流二极管。
由于背面存在N型导电区，在栅开启状态下，集电极电压比较小的时候，电流通过背面的N型区开始导电，P+区还没有注入少数载流子，此时为MOSFET工作机制(MOSFET部分20)。当集电极电压比较大的时候，背面 P+N结的电压大于内建电势时，P+N二极管开始导通，少数载流子开始注入，导通电阻下降，此时为IGBT工作机制。
结合图1、图2所示，本实施例中，作为一种进一步的技术方案，在器件有源区的原胞结构中，P阱区1中形成高掺杂的P+区2，在高掺杂的P+ 区2和N+区4上形成欧姆接触3；相邻P阱区1中间设置有两个高掺杂的P+区7，多晶硅栅极下方的P阱区1和P+区7之间的区域为MOSFET导电的 JFET区。所述两个P+区7之间的N型区形成肖特基接触；高掺杂的P+区能提供并联的pn二极管，从而形成MPS肖特基二极管结构,不仅能降低肖特基二极管的反向漏电流，也能增加正向导通时的浪涌电流能力。所述欧姆接触和肖特基接触都与源极金属10连接。这些包含肖特基接触8的高掺杂 P+区7的MPS二极管部分原胞结构也是在整个有源区周期规律分布的,这个分布不影响其他原胞栅极9的互相联通，并按照一定的比例，这个比例影响IGBT的导通电阻和集成的肖特基二极管的续流能力，一般地小于50％。
结合图3、图4所示，本实施例中，作为一种进一步的技术方案，在器件有源区的原胞结构中，栅下方的P阱区1之间的N型区形成MOSFET导电的JFET区5，N+区4、P+区2分别在P阱1内。在两个P+区2中间的N型区表面形成肖特基接触8，在N+区与P+区表面形成欧姆接触，从而形成MPS 肖特基二极管结构。所述欧姆接触和肖特基接触都与源极金属连接。
本实施例中，漂移区的掺杂浓度比较低，浓度与厚度根据器件的耐压要求设计，对于6500V以上的高压SiC IGBT器件，一般地浓度在1E13-3E15 cm-3之间，厚度大于50μm。
本实施例中，作为一种进一步的技术方案，所述N型JFET层5的掺杂浓度高于N-漂移层11。所述N型JFET层5的厚度与P阱区1注入深度一致。高的JFET浓度可以使JFET区的尺寸缩小，增加对栅介质的电场屏蔽同时降低导通电阻。
本实施例中，作为一种进一步的技术方案，所述N载流子储存层12的掺杂浓度高于N-漂移层11。可以储存少数载流子，提升飘移区内靠近发射极一端的少子浓度，从而降低导通电阻。
本实施例中，作为一种进一步的技术方案，所述场终止层14的掺杂浓度高于N-漂移层11。即可以在关断情况下使电场终止在FS层，从而避免穿通到P+集电极，同时也可以调节背面P+N结的注入效率，最终获得导通电阻与开关损耗的最佳折中。场终止层14(FS层)的厚度约为0.5-5μm，掺杂类型与漂移区一致，浓度比漂移区高一个数量级以上。
本实施例中，作为一种进一步的技术方案，在器件背面N+层与P+层中， N+区15与P+区16交替设置；其中的P+区16分为第一P+区、第二P+区；所述第一P+区的面积大于所述第二P+区的面积，所述第一P+区的面积大于 N+区的面积，所述第一P+区与所述第二P+区联通设置。也就是说，背面N+ 区15、P+区16结构设计中，大面积的P+区16与小面积的N+区15、P+区 16组合而成。所有的P+区16都是联通的。当续流电流增大时，首先由大面积的P+区开始导通，然后周边的P+区16逐渐沿着联通的路径开始导通，电导率调制逐渐增加，器件比较平滑地由MOSFET工作机制进入IGBT工作机制，导通电阻和损耗下降。在FS层下方是比较深的P+区和P+区之间的 N-电阻层17、N+区。N-电阻层17在N+的上方，N+区是在底部表面。P+的内部浓度大于1E18cm-3，表面浓度大于1E19cm-3，深度大于0.5um。N+的浓度大于1E19cm-3，厚度小于P+区16。表面的高掺杂用于形成背面的欧姆接触3。N-电阻层17的浓度与漂移区一致或更小。器件底部的P+区和N+区分布并不是均匀的，优选地，设置面积非常大的P+区，如直径大于50μm。然后在边缘设置面积较小的N+区和P+区交替分布。大面积P+区的设置是为了在电流导通时，在P+区的中心与边缘形成压降。同样的，N-电阻层17的目的也是为了电流流过时形成一定的压降，如图5所示，C和D点之间的压降。在IGBT正向导通状态下，当电流流过时形成一定的压降，即为P+N结的压降。当压降大于P+N二极管内建电势时，空穴大量注入，对器件进行电导率的调制，进入IGBT工作机制。因此，所述N-电阻层17用于调节器件从MOSFET工作状态进入IGBT工作状态时所需的导通电流大小。
实施例二
本实施例还提供一种所述SiC IGBT器件的制作方法，其包括：
如图6所示，在晶圆背面刻蚀对准标记，在N+的SiC衬底上外延N-电阻层17，制作注入掩膜，掩膜为介质或光刻胶，注入铝和磷或氮离子，分别形成P+区和N+区；
如图7所示，依次外延场终止层14，N-漂移层11，N型CSL层，通过背面的对准标记，在正面刻蚀对准标记，通过两个对准标记实现正面图形与底部图形的对准，然后用离子注入和激活退火的方法形成P阱区1、P+ 区、N+区；
如图8所示，用热氧化的方法生长SiO2层，再在NO或N2O、POCl3气氛中进行POA退火，用于钝化界面陷阱，LPCVD方法淀积多晶硅6，形成掩膜，刻蚀多晶硅6，再用PECVD方法淀积SiO2层，刻蚀源接触区的介质，淀积金属Ni，RTA退火，退火温度在500-750℃，退火气氛为N2、Ar或其他窦性气氛或含少量H2的窦性气氛中，退火后在浓H2SO4加H2O2的混合液中进行腐蚀，腐蚀掉SiO2上不反应的金属，同时保留与SiC进行反应的合金，再次进行RTA退火，退火温度为950-1100℃，形成源欧姆接触3；
如图9所示，刻蚀肖特基接触8窗口，淀积肖特基金属和电极金属10，肖特基金属可以为Ti，Ni或TiW，W，Mo，Pt等，电极金属10为Al，或 AlCu，AlSiCu等，形成发射极和栅极6的压块金属，淀积钝化介质，并刻蚀掉钝化保护区外的介质，淀积聚酰亚胺，并刻蚀掉压块金属中间的部分，露出金属，用于器件与外电路的电连接；
如图10所示，正面涂胶保护，用研磨的方法进行背面减薄，先用粗磨进行快速减薄，在接近减薄厚度时再改成细磨，进行应力、表面粗糙度和厚度控制，研磨去掉N+衬底18，淀积金属，如Ni，TiNi等，进行激光退火形成背面欧姆接触3，最后在背面淀积厚的电极金属，形成集电极22。背面电极金属可以为TiNiAg、CrTiAg、TiNiAu等
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (5)
1.一种SiC IGBT器件的制作方法，其特征在于，包括：
在晶圆背面刻蚀对准标记，在N+的SiC衬底上外延N-电阻层，制作注入掩膜，掩膜为介质或光刻胶，注入铝和磷或氮离子，分别形成在水平方向上交替设置的P+区和N+区，其中，N-电阻层设置在N+区的上方，且N+区的上表面与P+区的上表面齐平；
依次外延场终止层，N-漂移层，N型CSL层，通过背面的对准标记，在正面刻蚀对准标记，通过两个对准标记实现正面图形与底部图形的对准，然后用离子注入和激活退火的方法形成P阱区、P+区、N+区；
用热氧化的方法生长SiO2层，再在NO或N2O，POCl3气氛中进行POA退火，用于钝化界面陷阱，LPCVD方法淀积多晶硅，形成掩膜，刻蚀多晶硅，再用PECVD方法淀积SiO2层，刻蚀源接触区的介质，淀积金属Ni，RTA退火，退火温度在500-750℃，退火气氛为窦性气氛，退火后在浓H2SO4加H2O2的混合液中进行腐蚀，腐蚀掉SiO2上不反应的金属，同时保留与SiC进行反应的合金，再次进行RTA退火，退火温度为950-1100℃，形成源欧姆接触；
刻蚀肖特基接触窗口，淀积肖特基金属和电极金属，形成发射极和栅极的压块金属，淀积钝化介质，并刻蚀掉钝化保护区外的介质，淀积聚酰亚胺，并刻蚀掉压块金属中间的部分，露出金属，用于器件与外电路的电连接；
正面涂胶保护，用研磨的方法进行背面减薄，先用粗磨进行快速减薄，在接近减薄厚度时再改成细磨，进行应力、表面粗糙度和厚度控制，研磨去掉N+衬底，淀积金属，进行激光退火形成背面欧姆接触，最后在背面淀积厚的电极金属，形成集电极；
器件正面形成MPS肖特基二极管结构；
器件在进行续流工作时，MPS肖特基二极管结构的电流将通过背面的N+区形成导电通路，以集成续流二极管；
在器件有源区的原胞结构中，在不同的MOSFET部分的相邻P阱区中间设置有两个高掺杂的P+区，P阱区中间形成高掺杂的P+区和N+区，在高掺杂的P+区和N+区上形成欧姆接触；相邻P阱区中间设置有两个高掺杂的P+区，多晶硅栅极下方的P阱区和P+区之间的区域为MOSFET导电的JFET区；所述两个P+区之间的N型区形成肖特基接触；高掺杂的P+区能提供并联的pn二极管，从而形成MPS肖特基二极管结构；所述欧姆接触和肖特基接触都与源极金属连接；或者，在器件有源区的原胞结构中，在不同的MOSFET部分的相邻P阱区中间设置有两个高掺杂的P+区，栅下方的P阱区之间的N型区形成MOSFET导电的JFET区，N+区、P+区分别在P阱内；在P+区中间的N型区表面形成肖特基接触，在N+区与P+区表面形成欧姆接触，从而形成MPS肖特基二极管结构；所述欧姆接触和肖特基接触都与源极金属连接；
在器件背面N+层与P+层中，N+区与P+区交替设置；其中的P+区分为第一P+区、第二P+区；所述第一P+区的面积大于所述第二P+区的面积，所述第一P+区的面积大于N+区的面积，所述第一P+区与所述第二P+区联通设置。
2.根据权利要求1所述的SiC IGBT器件的制作方法，其特征在于，N型JFET层的掺杂浓度高于N-漂移层。
3.根据权利要求1所述的SiC IGBT器件的制作方法，其特征在于，所述N型CSL层的掺杂浓度高于N-漂移层。
4.根据权利要求1所述的SiC IGBT器件的制作方法，其特征在于，所述场终止层的掺杂浓度高于N-漂移层。
5.根据权利要求1所述的SiC IGBT器件的制作方法，其特征在于，所述N-电阻层用于调节器件从MOSFET工作状态进入IGBT工作状态时所需的导通电流大小。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010994010.7A CN112216694B (zh) | 2020-09-21 | 2020-09-21 | 一种SiC IGBT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010994010.7A CN112216694B (zh) | 2020-09-21 | 2020-09-21 | 一种SiC IGBT器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112216694A CN112216694A (zh) | 2021-01-12 |
| CN112216694B true CN112216694B (zh) | 2024-05-28 |
Family
ID=74048955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010994010.7A Active CN112216694B (zh) | 2020-09-21 | 2020-09-21 | 一种SiC IGBT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112216694B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117293026A (zh) * | 2023-10-30 | 2023-12-26 | 深圳市美浦森半导体有限公司 | 一种混合mps二极管的制造方法及其rc-igbt器件 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303965A (ja) * | 2002-04-09 | 2003-10-24 | Toshiba Corp | 半導体素子及びその製造方法 |
| WO2013172059A1 (ja) * | 2012-05-15 | 2013-11-21 | 富士電機株式会社 | 半導体装置 |
| US20150349101A1 (en) * | 2014-05-30 | 2015-12-03 | Alpha And Omega Semiconductor Incorporated | Injection control in semiconductor power devices |
| CN105190866A (zh) * | 2013-09-02 | 2015-12-23 | 富士电机株式会社 | 半导体装置 |
| US20160111533A1 (en) * | 2014-07-02 | 2016-04-21 | Hestia Power Inc. | Silicon carbide semiconductor device |
| CN108198857A (zh) * | 2017-12-28 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 |
| CN108735736A (zh) * | 2017-04-21 | 2018-11-02 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN213459736U (zh) * | 2020-09-21 | 2021-06-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种SiC IGBT器件 |
-
2020
- 2020-09-21 CN CN202010994010.7A patent/CN112216694B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003303965A (ja) * | 2002-04-09 | 2003-10-24 | Toshiba Corp | 半導体素子及びその製造方法 |
| WO2013172059A1 (ja) * | 2012-05-15 | 2013-11-21 | 富士電機株式会社 | 半導体装置 |
| CN105190866A (zh) * | 2013-09-02 | 2015-12-23 | 富士电机株式会社 | 半导体装置 |
| US20150349101A1 (en) * | 2014-05-30 | 2015-12-03 | Alpha And Omega Semiconductor Incorporated | Injection control in semiconductor power devices |
| US20160111533A1 (en) * | 2014-07-02 | 2016-04-21 | Hestia Power Inc. | Silicon carbide semiconductor device |
| CN108735736A (zh) * | 2017-04-21 | 2018-11-02 | 三菱电机株式会社 | 半导体装置及其制造方法 |
| CN108198857A (zh) * | 2017-12-28 | 2018-06-22 | 北京世纪金光半导体有限公司 | 一种集成凸块状肖特基二极管的碳化硅mosfet器件元胞结构 |
| CN213459736U (zh) * | 2020-09-21 | 2021-06-15 | 芜湖启源微电子科技合伙企业(有限合伙) | 一种SiC IGBT器件 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112216694A (zh) | 2021-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10692861B2 (en) | Method of manufacturing a semiconductor device | |
| US7572683B2 (en) | Semiconductor device, the method of manufacturing the same, and two-way switching device using the semiconductor devices | |
| US8564028B2 (en) | Low on-resistance wide band gap semiconductor device and method for producing the same | |
| CN213459736U (zh) | 一种SiC IGBT器件 | |
| CN108962977B (zh) | 一种集成SBD的碳化硅沟槽型MOSFETs及其制备方法 | |
| US9349847B2 (en) | Semiconductor device and power converter | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| US11527660B2 (en) | Semiconductor device with a lifetime killer region in the substrate | |
| CN107731899A (zh) | 一种具有拑位结构的沟槽栅电荷储存型igbt器件及其制造方法 | |
| CN109103094B (zh) | 一种混合pin/肖特基快恢复二极管的制备方法 | |
| CN115332317A (zh) | 集成sbd的碳化硅平面mosfet及其制造方法 | |
| CN116504817B (zh) | 开关速度快且损耗低的rc-igbt结构及其制备方法 | |
| WO2016101134A1 (zh) | 一种双向mos型器件及其制造方法 | |
| CN115832052A (zh) | 胞内集成二极管的碳化硅mosfet器件及其制备方法 | |
| CN112216694B (zh) | 一种SiC IGBT器件及其制备方法 | |
| US20200357918A1 (en) | Super-junction power mosfet device with improved ruggedness, and method of manufacturing | |
| CN111326566B (zh) | 功率半导体器件 | |
| CN114823332A (zh) | 一种半超结快恢复二极管器件的制备工艺及结构 | |
| CN114156342A (zh) | 半导体装置以及半导体装置的制造方法 | |
| CN112466923A (zh) | 半导体装置 | |
| CN221008960U (zh) | 一种高短路耐量的沟槽栅碳化硅mosfet结构 | |
| CN116110785B (zh) | 一种绝缘栅双极型晶体管及其制备方法 | |
| CN102931228A (zh) | 逆导igbt器件及制造方法 | |
| CN118016665B (zh) | 集成SBD的SiC衬底上增强型GaN HEMT器件 | |
| WO2024057654A1 (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210730 Address after: 241002 1804 floor, building 3, Service Outsourcing Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant after: Anhui Xinta Electronic Technology Co.,Ltd. Address before: 241002 104-1, building 1, science and Technology Industrial Park, high tech Industrial Development Zone, Yijiang District, Wuhu City, Anhui Province Applicant before: Wuhu Qiyuan microelectronics technology partnership (L.P.) |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |