CN112214362A - 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、系统和方法 - Google Patents

支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、系统和方法 Download PDF

Info

Publication number
CN112214362A
CN112214362A CN202010894582.8A CN202010894582A CN112214362A CN 112214362 A CN112214362 A CN 112214362A CN 202010894582 A CN202010894582 A CN 202010894582A CN 112214362 A CN112214362 A CN 112214362A
Authority
CN
China
Prior art keywords
interface
tdt
network
pcie
debug
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010894582.8A
Other languages
English (en)
Inventor
R·H·屈尼斯
S·M·梅农
P·埃德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel IP Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel IP Corp filed Critical Intel IP Corp
Publication of CN112214362A publication Critical patent/CN112214362A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31715—Testing of input or output circuits; test of circuitry between the I/C pins and the functional core, e.g. testing of input or output driver, receiver, buffer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/30—Monitoring
    • G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
    • G06F11/3466—Performance evaluation by tracing or monitoring
    • G06F11/349—Performance evaluation by tracing or monitoring for interfaces, buses

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Debugging And Monitoring (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

经由通用输入/输出（I/O）接口来交换测试、调试或追踪（TDT）信息的技术和机制。在实施例中，装置的I/O接口耦合到外部TDT单元，其中I/O接口与互连标准兼容，所述互连标准支持除了任何测试信息、调试信息或追踪信息之外的数据的传递。一个或多个电路组件驻留于装置上或者以其它方式经由I/O接口来耦合到外部TDT单元。经由I/O接口所交换的信息通过评估一个或多个电路组件的一个或多个TDT操作的执行来生成或者引起一个或多个TDT操作的执行。在另一个实施例中，装置的胶连逻辑将I/O接口与测试接入点进行接口，所述测试接入点耦合在一个或多个电路组件与I/O接口之间。

Description

支持采用外部输入/输出接口对测试、调试或追踪信息的传递 的装置、系统和方法
相关申请的交叉引用
本申请要求2015年10月23日提交的美国临时申请No. 60/245，931的权益，通过引用将其全部内容结合到本文中。
技术领域
本文所讨论的实施例一般涉及微电子电路装置，以及更具体地（但排他地）涉及使用通用接口来评估集成电路的操作。
背景技术
当前，典型膝上型电脑、平板电脑、智能电话或其它系统包括片上系统（SoC）和/或其它集成电路（IC），其经由JTAG（或cJTAG）接口来调试和测试。典型地，期望经由存在于系统上的高速接口从系统电路（例如SoC或其它IC）发送调试追踪。JTAG测试数据输出（TDO）引脚也能够用来发送输出调试追踪，尽管以更低数据速率进行。典型地，IEEE-1149.1 JTAG接口以大约100 MHz运行。IEEE标准委员会还已经经由IEEE-1149.7标准来发展2引脚JTAG接口（又称作紧凑JTAG或cJTAG），其将TMS和TCK信号用于调试和测试。由于JTAG接口的数据速率典型地为大约100 Mhz并且大多数追踪要求比JTAG数据速率要高得多，所以追踪按常规经由专用高速串行追踪端口从系统发出。然而，随着装置趋向于具有更少外部连接器的“封闭机箱”解决方案，存在对消除特定于支持测试、调试和/或追踪信息的外部端口的增加需求。
附图说明
作为示例而不是作为限制来在附图中的图中示出本发明的各种实施例，并且其中：
图1是示出根据常规技术的、执行调试和追踪操作的片上系统的元件的功能框图。
图2是示出根据实施例的、提供执行测试、调试或追踪（TDT）功能性的系统的元件的功能框图。
图3是示出根据实施例的、评估电路组件的方法的元件的流程图。
图4是示出根据实施例的、支持追踪和调试操作的系统的元件的功能框图。
图5是示出根据实施例的、基于存储器映射输入/输出信息来评估电路的系统的元件的功能框图。
图6是示出根据实施例的、基于存储器映射输入/输出信息来评估电路的系统的元件的功能框图。
图7是示出根据实施例的、执行TDT操作的系统的元件的功能框图。
图8A、图8B是各自示出根据对应实施例的、评估一个或多个电路组件的相应系统的元件的功能框图。
图9A、图9B是各自示出根据对应实施例的、评估一个或多个电路组件的相应系统的元件的功能框图。
图10是示出根据实施例的、执行菊花链装置的TDT评估的系统的元件的功能框图。
图11是示出根据一个实施例的示范计算机装置的功能框图。
具体实施方式
本文所讨论的实施例以各种方式提供用于使通用输入/输出（IO）接口（例如与Thunderbolt™标准或PCIe标准兼容的接口）适合促进调试、测试和/或追踪功能性的技术和/或机制。如本文所使用的“PCIe”指的是与外设组件互连（PCI）高速（或PCIe）标准（例如由PCI特殊兴趣组（PCI-SIG）于2014年11月所发布的PCIe 3.1规范、由PCI-SIG于2011年11月29日宣布的PCIe 4.0规范的标准或者各种其它这种标准的任何标准）的兼容性。术语“Thunderbolt™”（或“TBT”）在本文中指的是与Thunderbolt™ 2要求、Thunderbolt™ 3要求或者其它类型的Thunderbolt™接口兼容的特性。本文中参照外部接口来讨论各种实施例的某些特征，所述外部接口是“PCIe/TBT”（即PCIe接口或者Thunderbolt™（TBT）接口）并且其用来与“测试接入端口网络”（即，系统内部的测试接入端口的网络）交换TBT信息。然而，这种讨论可扩展到包括各种其它类型的外部接口的任何外部接口和/或各种其它类型的内部系统网络的任何内部系统网络。例如，一些实施例可改为与“调试接入端口网络”（即，系统中的各种组件的调试接入端口的网络）交换TDT。串行线调试（SWD）端口只是可相互互连以形成调试接入端口（DAP）网络以便参加与PCIe、TBT或其它功能接口的TDT交换的端口的一个示例。
如本文所使用的“测试/调试/追踪”（或“TDT”）指的是支持测试、调试和/或追踪操作的功能性和/或基于（或者以其它方式支持）这种操作的调试信息、测试信息和/或调试信息的传递的功能性。“外部接口”在本文中用来指系统的有线或无线接口，提供系统到外部代理的通信耦合的接口。外部接口至少在配置成除支持TDT功能性之外而支持一种或多种类型的通信的程度上可以是通用的。例如，外部I/O接口可与外设互连标准（例如PCIe标准或Thunderbolt™标准）兼容，所述外设互连标准支持除任何测试信息、调试信息或追踪信息之外的操作数据的传递。
术语“M.2”在本文中指的是与M.2标准（例如PCI-SIG M.2规范或者SATA Rev. 3.2规范的标准）的兼容性。先前又称作NGFF（下一代形状因子）连接器的M.2连接器可用于内部安的装扩充卡和连接器。这些可提供对mSATA标准连接器的替代，并且支持PCI高速迷你卡和连接器。如本文所使用的“（c）JTAG”指的是与联合测试行动组（JTAG）标准（例如电气和电子工程师协会（IEEE）的IEEE 1149.1规范的标准）或者紧凑JTAG（cJTAG）标准（例如IEEE的IEEE 1149.7规范的标准）的兼容性。术语“USB”在本文中指的是与通用串行总线（USB）标准（例如由USB实施者论坛于2008年11月所发布的USB 3.0规范、于2013年7月31日所发布的USB 3.1规范的标准或者其它这种标准）的兼容性。术语“WiFi”在本文中指的是与各种无线通信标准的任何无线通信标准（例如WiFi联盟或蓝牙特殊兴趣组的标准）的兼容性，其基于IEEE的IEEE 802.11规范。
现有系统（例如包括平板电脑、膝上型电脑、桌上型电脑、智能电话等的平台、SoC等）典型地包含配置成单独被调试的若干组件（芯片、封装等），其中对于每个组件，存在用于将组件耦合到某个调试软件单元的相应连接器。调试可包括分析、优化和/或观测组件的操作的操作。这种组件可包括例如调制解调器、应用处理器、不同芯片、无线LAN等的一个或多个。这些组件按传统单独被调试。在历史上，已经存在使每个组件连接到包括调试软件/硬件逻辑的测试单元的专用接口（独立连接器）。这种调试可调谐组件—例如以便为调制解调器提供改进带宽、为应用处理器提供改进响应时间等。
图1示出支持使用常规机制进行调试的典型系统100。系统100包括一个（c）JTAG端口120（4引脚（或者5引脚）JTAG连接器或者2引脚cJTAG连接器），其支持与系统100的测试接入点（TAP）网络130的测试和/或调试信息的交换。组件140（其被示为包括说明性包括中央处理单元（CPU）核142、硬件（HW）加速器144和音频数字信号处理器（DSP）146）连接到TAP网络130，其又与（c）JTAG端口120进行接口。外部调试器（未示出）经由（c）JTAG端口120与TAP网络130之间的信令来访问组件140，以读取给定组件的一个或多个寄存器。系统100的附加追踪端口110辅助追踪信息112、114的流传送和/或其它交换。由于JTAG接口的数据速率典型地为大约100 Mhz并且大多数追踪要求比JTAG数据速率要高得多，所以追踪按常规经由专用高速串行追踪端口110从系统发出。
一些实施例基于如下实现：存在能够将系统与外部代理和/或网络进行接口的某些类型的连接器，其可用来访问这种系统的内部网络，其中内部网络促进多个系统组件的调试、测试和/或追踪。这种实施例提供经由支持这种外部连接的一个公共硬件接口来交换调试、测试和/或追踪信息的功能性。至少在对一个或多个其它系统组件的访问可经由特定组件进行的程度上，外部连接器可由系统的特定组件所“拥有”。这种连接器可符合标准（例如，诸如PCIe规范和/或Thunderbolt™类型之一），其并不限于特定通信类型，例如调试、测试和/或追踪信息的传递。术语“通用I/O”、“带内”、“功能”在本文中用来描述并不限于调试、追踪和/或测试信息的传递的这种接口的特性。尽管某些实施例并不限于这个方面，但是外部连接器所兼容的标准可提供“推送模型”协议—例如其中来自主机/源/等代理的命令被推送到存储器或客户端/汇（sink）/等组件。PCIe和Thunderbolt™是推送模型接口类型的示例—例如其中USB是拉取模型接口类型的示例。
备选地或另外地，系统的内部网络（仅经由系统的外部连接器来访问的网络）可包括一个或多个总线和/或其它互连，其符合互连标准—例如诸如PCIe规范的标准。某些组件以各种方式使一个或多个外部系统接口连接器能够以各种方式被消除或者至少更有效地利用。代替使用专用接入点，一些实施例利用系统内部的网络来执行（例如）调试、测试和/或追踪操作。PCIe只是这种网络机制的一个示例。在一些说明性实施例中，外部可访问（例如Thunderbolt™）连接用来访问系统组件（例如硬盘驱动器等）之间的内部网络。通过这种Thunderbolt™（或其它）连接，一些实施例支持菊花链配置的使用来将不同装置相互连接。通过网络化调试功能性，到外部组件的单个连接允许调试主机通过这个连接进行调试，以完善装置以及潜在地被链接的所有装置。
某些实施例以各种方式提供调试操作，其对于外部接口依靠利用推送类型信息交换的协议。例如，即使USB协议使用拉取模型来以各种方式进行通信，PCIe/Thunderbolt™改为实现推送模型，其中（例如）命令从外部代理推送到系统的存储器。系统/平台的外部（功能）接口可用来访问系统/平台的多个功能块。一些实施例，对这种多个功能块的访问可经由一个或多个无线接口和/或一些或所有这种功能块的菊花链配置进行。两个这种功能块之间的互连（例如PCIe总线）可使一个系统组件能够充当用于一个或多个其它组件的调试和/或测试的媒介—例如其中一个或多个其它组件处于同一系统中或者系统的外部。
如本文所使用的术语“封闭机箱”指的是系统在其最外壳体或其它外壳缺乏专用于仅支持一种或多种类型的TBT功能性的外部接口的特性。在实施例中，封闭机箱系统的组件耦合到外部（PCIe、TBT、M.2或其它）接口，其中TBT相关通信和/或操作经由接口要被支持。一些实施例的至少一个优点在于PCIe或Thunderbolt™支持调试功能性（例如而不是使用USB）的适应。预期下一代接口技术由于对高速率（例如20 Gbps和40 Gbps）信令的支持而更趋向于PCIe/Thunderbolt™。
本文所述的技术可在一个或多个电子装置中实现。可利用本文所述技术的电子装置的非限制性示例包括任何种类的移动装置和/或固定装置，例如照相装置、蜂窝电话、计算机终端、桌上型计算机、电子阅读器、传真机、公用电话亭、上网本计算机、笔记本计算机、因特网装置、支付终端、个人数字助理、媒体播放器和/或记录器、服务器（例如刀片服务器、机架安装服务器、其组合等）、机顶盒、智能电话、平板个人计算机、超级移动个人计算机、有线电话、其组合等。在一些实施例中，本文所述的技术可用于桌上型计算机、膝上型计算机、智能电话、平板计算机、上网本计算机、笔记本计算机、个人数字助理、服务器、其组合等中。更一般来说，本文所述的技术可用于多种电子装置的任何电子装置中，所述电子装置包括外部接口以及配置成参加经由外部接口所支持的TBT操作的组件。
为了加速调试和/或其它TDT通信，PCIe和/或Thunderbolt™（例如）在实施例中可用来与测试接入点的网络（或者“TAP网络”）进行接口，和/或用作由各种系统组件所发送的追踪的追踪目的地。在各种追踪源之间进行选择的多路复用（复用）机制可在中央组件中或者备选地在共同操作以实现复用功能性的组件的某种组合中实现。
图2示出根据实施例的、支持电路的TDT评估的通信和/或其它操作的系统200（例如SoC、膝上型电脑、平板电脑、智能电话等）。系统200可以是封闭机箱系统，其中外部接口（系统200通过其访问外部TDT代理）不是仅专用于TDT通信。系统200包括功能（例如通用）I/O接口210（例如PCIe接口或Thunderbolt™接口）以使能系统200到外部TDT单元的耦合。M.2是可适合于TDT的外部接口类型的另一个示例。根据一些实施例，又一些示例包括USB、Wifi或者其它外部接口机制。在一些实施例中，系统200还包括外部TDT专用接口（未示出），其中至少一些TDT交换仍然可经由I/O接口210发生。
系统200是实施例的示例，其中采用耦合到组件235的一些或所有的功能I/O接口210和内部TAP网络230来促进TDT访问—例如允许调试的简易性。在所示说明性实施例中，组件235包括应用处理器240、调制解调器基带处理器BBP 260和调制解调器收发器（Tx/Rx）280。然而，在其它实施例中，系统200可包括更多、更少和/或不同的组件。在一个说明性实施例中，组件235的调制解调器Tx/Rx 280或者其它电路提供WiFi、蓝牙、频率调制（FM）无线电和/或其它无线功能性。
组件235可经由一个或多个互连（例如所示的说明性PCIe总线250、270）以各种方式相互耦合。处理器间通信（IPC）链路可用于各种处理核和/或系统200的其它组件之间。例如，互连250可包括AP 240与调制解调器BBP 260之间的IPC-PCIe接口或者经由所述IPC-PCIe接口耦合。这种实施例的一个优点可在于，整个SoC可经由功能I/O接口210使用（c）JTAG和/或追踪交换来评估。常规技术而是依靠专用调试器—各自用于不同的相应组件和/或各自经由相应调试端口所耦合。在一个说明性实施例中，互连270支持与DigRF规范（例如由MIPI联盟于2011年12月所发布的规范DigRFSM v4 v1.10）兼容的通信。然而，这种通信可能不支持通过PCIe网络的直接控制。在这种情况下，调试协议可在这种DigRF通信中隧道传递（tunneled）。
系统生产、测试、验证、调试等可通过使用功能I/O接口210访问TDT的内部TAP网络来改进。通过功能I/O接口210，外部调试工具或者其它这种TDT代理可访问系统200的不同组件235—例如以建立追踪流、访问各种组件的任何组件中的寄存器等。系统200还可包括胶连逻辑（glue logic）220，其包括电路、固件、软件和/或其它逻辑，以提供TAP网络230与功能I/O接口210之间的接口。例如，功能I/O接口210可包括PHY、协议栈和/或根据PCIe、Thunderbolt™或其它这种功能I/O标准进行操作的其它逻辑的一些或所有。胶连逻辑220示出将功能I/O接口210（例如其PCIe协议逻辑和/或其Thunderbolt™协议逻辑）与TAP网络230进行接口的硬件和/或运行软件的一个示例。这种接口逻辑可实现速度转化以适应不同信号通信速率。例如，胶连逻辑220可包括或者以其它方式可以访问一个或多个缓冲器222。胶连逻辑220可控制由一个或多个缓冲器222进行的缓冲和去缓冲，以便存储以第一速率从功能I/O接口210所接收的信息，其中这种数据随后被去缓冲，以用于以比第一速率要低的第二速率（例如100 MHz）经由TAP网络230的通信。备选地或另外地，这种缓冲器控制可存储（例如存储到不同缓冲器）以相对低速率从TAP网络230所接收的数据，其中这种信息随后被去缓冲以用于以快得多的速率经由功能I/O接口210的通信。因此，胶连逻辑220可作为PCIe到TAP（PCIe2TAP）接口和/或Thunderbolt™到TAP（TBT2TAP）接口进行操作。
各种追踪（例如来自AP 240、调制解调器基带260和调制解调器RF 280的说明性追踪流244、264、284）可被带到功能I/O接口210以用于到外部调试工具的通信。在各种追踪源之间进行选择的复用机制可在中央组件中或者在可适应这个逻辑的组件之一中实现。尽管追踪流244、264、284示为绕过TAP网络230和胶连逻辑220，某些实施例并不限于这个方面，以及一些或所有这种追踪流可要求处理（例如在胶连逻辑220）以准备根据PCIe协议或TBT协议从系统200的通信。
在所示的说明性实施例中，对AP 240、调制解调器BBP 260和调制解调器Tx/Rx280的TDT访问（例如包括（c）JTAG（或其它）调试访问和/或追踪访问）可由相应TDT逻辑242、262、282以各种方式来支持。这种TDT逻辑242、262、282可以以各种方式提供从常规技术所适配的某个追踪、调试和/或测试功能性。在一些实施例中，TDT逻辑242、262、282的一个或多个提供组件加载和运行本地TDT代理以执行例如同一组件或另一个组件的TDT评估的功能性。备选地或另外地，TDT逻辑242、262、282的一个或多个可提供将对应组件表示为支持TDT功能性的类型的装置（例如使用修改PCIe类惯例如此识别的多功能装置）的功能性。
可通过采用PCIe和Thunderbolt™所支持的数据速率（例如包括5千兆比特每秒（Gps）乃至高达20 Gps和40 Gps的速率）极大地改进TDT访问和交换。相反，例如在系统100所执行的那些TAP交换的TAP交换按传统已处于大约100兆赫。一些实施例能够通过功能（例如Thnderbolt™）I/O接口210，以访问应用处理器（AP）240并且运行其中的代理过程。代理可经由系统200的内部网络（例如诸如包括PCIe总线250、270的网络）来交换TDT命令/查询。进行响应，系统200的一个或多个其它组件可向AP 240回送信息以用于评估、转发和/或其它处理。
系统200可包括一个或多个附加或备选连接器（例如存储模块或通信模块的M.2连接器），其支持PCIe机制。这种连接器可支持系统200到测试或调试工具的连接，所述测试或调试工具要访问系统200内部的组件—例如用于边界扫描、内置自检（BIST）、熔融、闪烁（flashing）、测试和/或调试）。
图3示出根据实施例的、基于经由功能接口的通信来执行TDT操作的方法300的元件。方法300可在IC芯片、封装装置、计算机平台或者具有例如系统200的一些或所有特征的其它硬件来执行。
方法300可包括在310经由装置的输入/输出（I/O）接口将装置耦合到外部代理。在实施例中，装置（例如其可以是或者以其它方式包括例如系统200）包括多个电路组件，例如组件235。装置还可包括将多个电路组件相互耦合的第一网络，第一网络包括互连以交换TDT信息的接入点。这种第一网络可包括测试接入点的网络（TAP网络），其耦合在多个电路组件与I/O接口之间。在实施例中，I/O接口与外设互连标准（例如PCIe标准或Thunderbolt™标准）兼容，所述外设互连标准支持除了任何测试信息、调试信息或追踪信息之外的操作数据的传递。
在实施例中，方法300还包括在320经由I/O接口与外部代理交换信息，以及在330在测试接入点的网络与I/O接口之间经由装置的胶连逻辑来交换信息。在330的交换可包括胶连逻辑调整I/O接口的第一速率与测试接入点的网络的第二速率之间的信息的传递。例如，胶连逻辑可包括一个或多个缓冲器，其中胶连逻辑通过以不同相应速率采用一个或多个缓冲器以各种方式对数据进行缓冲和去缓冲来调整信息的传递的速率。
在一些实施例中，在330的交换包括识别配置状态的映射I/O信息和/或描述电路组件的一个或多个的其它信息。例如，装置还可包括第二网络，其经由耦合在第一网络与第二网络之间的逻辑（本文中称作总线接入单元）与第一网络进行接口。第二网络可支持具有不同格式、数据速率和/或除了由第一网络所支持特性之外的特性的通信。备选地或另外地，第二网络可被耦合以交换除了任何TDT信息之外的信息。总线接入单元可提供在第一网络与第二网络的不同相应通信速率之间进行调整的功能性。在这种实施例中，在330的交换可包括胶连逻辑交换存储器映射I/O信息，其中这种存储器映射I/O经由第二网络来访问。在330的交换还可包括总线接入单元调整这种存储器映射I/O信息的传递的速率。
方法还可包括在340执行TDT操作以评估多个电路组件其中之一。在实施例中，TDT操作生成信息，或者响应信息而执行。例如，信息可包括由外部代理所提供的软件代码，其中执行TDT操作包括多个电路组件的第一电路组件运行软件代码。软件代码的运行可导致第一电路组件提供TDT过程，其评估第一电路组件和/或装置的某个其它电路组件。备选地或另外地，在320和330所交换的信息可包括要由TDT代理所服务的一个或多个命令、TDT操作的结果等。
图4示出根据实施例的、执行TDT操作的系统400的元件。系统400是其中平台的一个装置托管平台的其它装置的TDT胶连逻辑功能性的实施例的一个示例。系统400可包括例如系统200的特征的一些或所有。在一个实施例中，方法300在系统400执行。
系统400包括主机410，其包括或者耦合到功能接口（I/F）412，所述功能接口（I/F）412提供系统400到调试工具和/或其它外部TDT代理（未示出）的耦合。例如，功能I/F 412可驻留于SoC上或者包括SoC和/或一个或多个其它IC装置的计算机平台上。主机410可促进TDT操作以评估系统400的一个或多个组件，例如说明性调制解调器450和连接性逻辑CNV460（例如包括蓝牙、无线LAN和/或其它这种电路）。
作为说明而不是限制，主机410的胶连逻辑420可使能功能I/F 412与TAP网络之间的TDT信息的交换，所述TAP网络（例如）包括主机410、调制解调器450和CNV 460的相应端点EP 422、EP 452和EP 462。如本文所使用的“端点”（或者“EP”）指的是通信链路的逻辑终点（terminus）。TAP网络还可包括链路（例如包括说明性链路444、446）以各种方式将EP 422、EP 452和EP 462相互耦合。
胶连逻辑420的追踪主干424可包括控制通信和/或例如从常规追踪技术所适配的其它操作的电路。为了提供追踪信息的交换，接口逻辑（在功能上表示为Trace2PCIe 422）可提供缓冲、数据速率转换和/或其它功能性，以促进TAP网络（经由追踪主干424）与包含在功能I/F 420中或者与其操作的PCIe机制之间的通信。备选地或另外地，调试控制428可包括控制通信和/或例如从常规（c）JTAG和/或其它调试技术所适配的其它操作的电路。附加接口逻辑（在功能上表示为JTAG2PCIe 426）可类似地促进TAP网络（经由调试控制428）与包含在功能I/F 420中或者与其操作的PCIe机制之间的调试信息的传递。
在所示的说明性实施例中，主机410包括本地资源（例如包括说明性处理器430），其要通过TBT操作来评估和/或以其它方式参加TBT操作。处理器430可包括（例如中央处理单元（CPU）、应用处理器等的）一个或多个核436，以实现软件、固件和/或其它逻辑（例如提供主机操作系统（OS）、用户界面等的逻辑）。处理器430的互连438可促进一个或多个核436到处理器430的其它组件（未示出）的连接—例如其中一些或所有这种组件要根据实施例通过TBT过程来评估。备选地或另外地，互连438可提供对例如要从处理器430传送追踪信息的外部通信路径的访问。在一个实施例中，处理器430包括本地接口逻辑（通过功能块PCIe2TAP 434所表示），其包括将处理器430的PCIe机制与TAP网络进行接口的电路。作为说明而不是限制，PCIe2TAP 436的电路可提供缓冲、速度转化和/或支持内部网络（例如包括互连438的PCIe硬件）与以各种方式驻留于组件上的、要生成追踪数据的相应电路之间的交换的其它胶连逻辑功能性。
处理器430的端点EP 432可经由交换机440来耦合到EP 422，所述交换机440例如也促进EP 442与胶连逻辑420之间的调试和/或其它TDT通信。处理器430还可经由PCIe根414来耦合到交换机440—例如其中PCIe根414提供与功能I/F 412和/或各种组件（例如调制解调器450和NCV 460）的任何组件的通用（例如除了TDT之外）交换。处理器430通过其耦合到功能I/F 412、胶连逻辑420和/或EP 442的主机410中的特定架构只是说明性的，而不是对一些实施例进行限制。
耦合到主机410的一个或多个组件可包括相应机制（例如与处理器430的那些机制相似）以便以各种方式参加TBT操作。例如，调制解调器450可包括一个或多个处理器核456和逻辑（在功能上通过PCIe2TAP 454所表示），其提供TAP网络与调制解调器450内部的PCIe机制之间的接口。这种内部PCIe机制可用于例如使一个或多个核456访问或者以其它方式管理调制解调器450的其它资源（未示出），其它资源经由互连458来耦合。根据实施例，一些或所有这种其它资源可通过TDT操作来评估。备选地或另外地，CNV 460可包括一个或多个核466、PCIe2TAP 464和互连468，其（至少相对于TDT操作）提供与一个或多个核456、PCIe2TAP 454和互连458的相应功能性相似的功能性。
系统400的端点组件可（例如经由一个或多个PCIe总线）以各种方式相互耦合。PCIe网络可包括一个或多个路径，其根据实施例适合促进追踪信息的流传送和/或其它交换。基于存储器I/O的机制（例如根据PCIe所支持的那些机制）可适合于对寄存器的读和写访问，以用于交换TBT数据、命令和/或其它信息。在所示的说明性实施例中，与调制解调器450和/或CNV 460交换追踪信息的访问经由处理器430和功能I/F 412进行。功能I/F 412可以另外地或备选地包括符合例如Thunderbolt™标准的电路和/或其它硬件。在一些实施例中，功能I/F 412包括符合USB标准或WiFi标准的电路和/或其它硬件。
某些实施例适配各种PCIe和/或其它外部接口机制（例如装置类）以支持附加TBT功能性。一些实施例引入调试装置类的使用，以经由PCIe来实现调试操作—例如其中调试装置类用来通过PCIe端点来暴露调试能力。在实施例中，要调试的系统组件（“调试从设备（debug slave）”）对调试主机代理可能没有被识别为独立装置。相反，调试从设备可表示为调试主机通过其访问调试从设备的PCIe端点的功能。表示可例如使用PCIe多功能装置选项（例如诸如PCIe报头空间的报头类型字段中所指示的选项）来实现。因此，调试功能性可有选择地基于装置设定来暴露（或者备选地隐藏），从而避免对于为调试从设备组件分配和管理专用端点配置信息的需要。
另外地或备选地，PCIe功能可适合以各种方式使用子类和程序接口—例如以在系统400中实现各自实现相应数据操控和/或组件配置的一个或多个独立驱动器实例。在实施例中，在调制解调器460和CNV 460之一中运行的追踪驱动器因而能够在引导之后作为独立代理进行操作。备选地或另外地，这种一个或多个追踪驱动器实例可通过一个中央系统驱动器（例如在主机410）对各种系统组件进行注册来以各种方式来建立，其中相应追踪信息要由对应驱动器来操控。
在一个说明性实施例中，配置子类可由调试装置类的任何装置来暴露。配置类可用来使接口暴露于调试从设备的调试拓扑—例如采取分级树或链接列表的形式。备选地或另外地，调试访问类可用来暴露诸如内置自检（BIST）、扫描和软件（SW）代码调试的功能性。这些功能性可支持断点机制、运行控制和/或其它特征。
在一些实施例中，追踪类可用来配置追踪源的输出路径。取决于实现，追踪数据可通过这个接口来读出或者由装置本身来写。备选地或另外地，追踪配置子类可暴露追踪源配置，以及在一些实施例中暴露存储追踪装置外部的一个或多个追踪所需的配置。这种追踪配置子类可用来传递例如PULL或PUSH功能性的选择、DMA写的基址等。例如，当前PCIe标准没有定义任何这种调试装置类或追踪类。
图5示出根据另一个实施例的系统500的特征，所述系统500包括配置成提供对存储器和/或I/O空间的TDT访问的外部（例如PCIe或Thunderbolt™）接口。系统500可包括例如系统200、400其中之一的特征。在一个实施例中，方法300的一些或所有在系统500执行。
系统500包括功能接口510（例如包括外部PCIe连接器或Thunderbolt™连接器），其耦合到总线接入单元514。总线接入单元514包括提供对追踪片上网络（NoC）520的访问的电路—例如其中追踪NoC 520专用于交换追踪信息并且例如与系统500的通用NoC加以区分。追踪NoC 520又可提供（例如）对系统500的存储器540、I/O空间542和/或应用处理器550中的存储器空间的访问。这种访问可支持运行和/或追踪控制功能性。
总线接入单元514的功能性可与本文中相对于PCIe2TAP或其它这种接口逻辑所讨论的速度转化（胶连逻辑）功能性相似。这种胶连逻辑可匹配接口速度。例如，追踪NoC 520可包括相对慢的32比特或64比特总线，而PCIe接口提供串行通信—例如以8千兆赫的字段速率（field rate）。在这种实施例中，总线接入单元514可包括缓冲器电路和串行器/解串器电路，以适应两种接口类型之间的交换。在另一个实施例中，系统500没有包括专用追踪NoC，以及总线接入单元514促进经由通用NoC 530的追踪交换。
在实施例中，其它TDT交换通过除了功能接口510之外的接口来执行。作为说明而不是限制，系统500可包括另一个外部接口（在功能上表示为说明性JTAG2Bus 512），其专用于传递调试信息（例如包括调试命令、输出等）。除了（c）JTAG连接器硬件之外，例如，JTAG2Bus 512还可包括电路逻辑，促进缓冲、速度匹配和/或与总线接入单元514进行接口的其它胶连逻辑功能。
为了支持调试信息的高吞吐量交换以及得到追踪操作的高速访问，PCIe和/或其它机制可在NoC 530来提供，以支持对AP 550、存储器540或者I/O空间542的相应资源的存储器映射输入/输出（MMIO）访问。因此，追踪源可通过追踪NoC 520经由高速PCIe/Thunderbolt™接口来访问。在各种追踪源之间进行选择的复用机制可在中央模块中或者跨多个组件来实现。较粗线在图5中用来表示追踪信号路径。
图6示出根据另一个实施例的、执行TDT操作的系统600的元件。系统600可包括例如系统200、400和500其中之一的特征。在一个实施例中，方法300的一些或所有在系统600执行。系统600是包括包含例如（1）第一接口逻辑以及（2）第二接口逻辑的接口逻辑的多个（例如嵌套）层两者的系统的一个示例，所述第一接口逻辑耦合在TAP网络与功能接口之间，所述第二接口逻辑耦合在TAP网络与另一个内部网络之间。系统600的一个功能接口可包括PCIe/TBT电路和/或其它硬件。这种功能接口可经由接口逻辑来访问TAP网络，所述接口逻辑提供速度速度转化、缓冲和/或其它接口功能性，例如本文所述的功能性。TAP网络可提供对多种组件（包括例如CPU核、硬件加速器、音频数字信号处理器等）的任何组件的访问。在实施例中，TAP网络还可访问总线接入模块，其又提供对NoC的访问以及在一些实施例中提供对于经由NoC所耦合的一个或多个组件（例如存储器和I/O空间）的访问。接口逻辑（例如PCIe2TAP电路或TBT2TAP电路）还可提供仲裁状态机或者其它这种逻辑，以促进组件之间的握手/协调。
在系统600的说明性实施例中，一个或多个功能接口（例如包括PCIe端口612和/或USB端口614）可配置成支持TDT通信和/或其它操作以评估系统600的组件。在所示的说明性实施例中，这种组件可包括一个或多个CPU核650、HW加速器652、音频DSP 654。评估一些或所有这种组件的调试操作可经由PCIe端口612和USB端口614其中之一来执行。在其它实施例中，专用外部调试接口（例如说明性（c）JTAG端口610）可提供到外部调试代理的连接性。
对系统600的组件的TDT访问可由TAP网络630以及在一些实施例中由另一个内部网络（例如说明性NoC 660）以各种方式促进。系统600的胶连逻辑可包括PCIe端口612与TAP网络630之间的第一接口（表示为PCIe2TAP 620）。PCIe2TAP 620可促进系统600的调试能力—例如其中PCIe2TAP 620进行操作以基于从耦合到PCIe端口612的外部调试器代理所接收的PCIe命令来生成（c）JTAG序列。系统600的胶连逻辑另外地或备选地可包括USB端口614与TAP网络630之间的第二接口（表示为USB2TAP 622）。PCIe2TAP 620和USB2TAP 622可如本文所述以各种方式提供缓冲、数据速率匹配和/或其它接口功能性。TAP网络630和NoC 660可经由胶连逻辑（例如由说明性总线接入单元640所提供的胶连逻辑）相互进行接口。
基于存储器I/O的机制（例如根据PCIe所支持的那些机制）可适合于对寄存器的读和写访问，以用于交换TBT数据、命令和/或其它信息。例如，PCIe功能性可使用PCIe2TAP620用来访问TAP网络630，以及又访问否则可能使用（c）JTAG端口610所调试的组件。TAP网络630可以（例如独立于NoC 660）可访问一个或多个CPU核650、HW加速器652、音频DSP 654等的一些或所有。这种访问可基于存储器映射I/O信息，其例如是经由耦合到NoC 660的存储器670和/或I/O空间672可用的。例如，TAP网络630可经由总线接入模块640和片上网络640来访问存储器670中的寄存器空间和I/O空间672。
图7示出根据实施例的、执行TDT操作的系统700的元件。系统700可包括例如系统600的特征。在一个实施例中，方法300的一些或所有在系统700执行。系统700的外部端口可包括PCIe端口712、USB端口714和（c）JTAG端口710的一些或所有，其提供与例如PCIe端口612、USB端口614和（c）JTAG端口610的相应功能性对应的功能性。要通过TDT操作所评估的系统700的组件可包括一个或多个CPU核750、HW加速器752和音频DSP 754（分别对应于例如一个或多个CPU核650、HW加速器652和音频DSP 654）。这种TDT操作可经由TAP网络730、总线接入单元740和NoC 760（例如具有与TAP网络630、总线接入单元640和NoC 660的相应功能性对应的功能性）的一些或所有以各种方式交换追踪、调试和/或测试信息。促进这些交换的胶连逻辑可包括PCIe2TAP 720和USB2TAP 722（例如分别对应于PCIe2TAP 620和USB2TAP622）。用来评估系统700的组件的TDT访问可包括或者以其它方式基于对存储器映射I/O信息的访问，其使能对这种组件的访问或者以其它方式描述这种组件。一些或所有这种存储器映射I/O信息可例如由存储器770和/或I/O空间772（具有与例如存储器670和I/O空间672的相应功能性对应的功能性）来存储。
系统700是包括用于使能例如代替另外的常规调试功能性或除其以外的测试模式（例如用于扫描测试、存储器测试等）的机制的实施例的示例。在实施例中，系统700的串并行（S2P）接口接收经由外部PCIe接口所提供的测试激励。S2P接口可将激励转换成并行测试协议，其随后例如应用于扫描接口或者存储器BIST接口（未示出）。来自这种扫描接口或者存储器BIST接口的响应可通过并串行（P2S）接口从并行转换成串行格式，并且经由外部PCIe端口712从系统700发送。
作为说明而不是限制，系统700可使用PCIe端口712（或者在另一个实施例中使用TBT端口）来捕获串行测试流，并且例如将它转换成并行数据通信—例如采用解串器逻辑，例如说明性串并行电路S2P 780。并行化数据可从S2P 780输出到并行寄存器782（例如包括测试模式I/O寄存器和/或状态寄存器）以供加载扫描链中使用。所加载的扫描链随后可被锁定以用于测试的执行。测试可产生测试数据的输出，其被捕获和串行化—例如经由P2S782的串行器逻辑—并且经由PCIe端口720传递给外部测试器单元（未示出），其耦合到系统700。这种交换可发生以用于调试、测试、验证等。PCIe端口720（或者在另一个实施例中为TBT接口）因而可用来促进扫描链测试、存储器测试、I/O测试、评估和/或系统700的各种其它组件的任何组件的其它测试。在一些实施例中，其它测试模式命令和/或测试响应可经由TAP网络在PCIe接口之间交换（独立于任何这种S2P和P2S功能性）以促进各种其它测试模式的任何测试模式。对PCIe基础设施的访问可通过Thunderbolt™或M.2接口（未示出）来提供，即，其中能够去除插入式卡以获得对PCIe的访问。
一些实施例提供将调试和/或测试（调试/测试）命令加载到例如运行于一个组件的代理中，以执行评估另一个组件的TDT操作。参照系统200的示例实施例，AP 240的TDT逻辑242可基于由外部TDT单元经由I/O接口210和TAP网络230所提供的软件代码来运行调试/测试代理。这种调试/测试代理的运行可评估例如调制解调器BBP 260。I/O接口210（例如PCIe接口）可用来对AP 240加载要由调试/测试代理所服务的测试/调试代理代码和/或命令。调试/测试代理另外地或备选地可评估例如AP 240和/或调制解调器Tx/Rx 280。来自所评估的（一个或多个）组件的响应可回送给AP 240处的调试/测试代理，并且随后可经由I/O接口210与外部TDT单元相关。
备选地或另外地，调试/测试代理（或其它TDT代理）可加载到能够或运行和执行这种固件和/或软件的多种其它系统组件的任何组件中。又参照系统200，代替地调试/测试代理可被加载以便由驻留在调制解调器BBP 260的控制器电路中的处理器逻辑（例如TDT逻辑262）来运行。命令可加载到调制解调器BBP 260的这种调试/测试代理中，以便对例如AP420进行调试/测试。I/O接口210可用来为调制解调器BBP 260的这种调试/测试代理加载调试/测试命令，以测试调制解调器BBP 260、AP 240调制解调器Tx/Rx 280和/或系统200的任何其它适当配置的组件。
图8A、图8B以各种方式示出各自根据对应实施例的、执行各种TDT操作的系统800的元件。系统800可包括例如系统200、400、500、600和700其中之一的特征。在一个实施例中，方法300的一些或所有在系统800执行。如图8A所示，系统800可包括应用处理器AP 810，其经由链路804来耦合，以接收来自例如经由接口硬件802来耦合到系统800的外部调试/测试代理（未示出）的命令。在一个实施例中，接口硬件802包括外部（例如PCIe或Thunderbolt™）接口。硬件802还可包括TAP网络和胶连逻辑，以便与外部接口进行接口。在一些实施例中，胶连逻辑另外地或备选地在系统800的另一个组件（例如说明性AP 810）中被提供。
使用AP 810，系统800中的一个或多个PCIe链路（例如说明性互连812、814）可被访问以加载一个或多个代理—例如各自在调制解调器820、WiFi 830和/或各种其它组件的任何组件的相应一个上。电话通信可提供有3G Tx/Rx 824，其经由链路822来耦合到调制解调器820。这种一个或多个代理的一些或所有可以以各种方式执行相应调试和/或测试。例如，被加载以运行于一个组件的代理可执行调试和/或测试以评估那个同一组件或者系统800的一些其它组件。作为说明而不是限制，AP 810可促进硬件802的外部接口与由调制解调器820的处理器所运行的调试过程DB1之间的调试信息的交换816。另外地或备选地，AP 810可促进硬件802的外部接口与由WiFi 830的处理器所运行的另一个调试过程DB2之间的调试信息的交换818。在一些实施例中，代替地WiFi 830可以是多种无线机制的任何无线机制，例如蓝牙、蓝牙-LE、NFC、3G、4G-LTE、5G等。
在图8B的说明性实施例中，外部代理可经由无线通信850来交换可运行代码、测试/调试命令和/或其它TDT信息。例如，调试命令可无线下载到WiFi 830，并且随后经由AP810和互连812、814来发送给调制解调器820。因此，WiFi 830和AP 810可促进外部代理与在调制解调器820所运行的调试过程DB3之间的调试信息的交换852。系统800的PCIe网络结构的使用可使能调试和/或其它DTD信息的持续高速传递。
图9A、图9B示出各自根据对应实施例的、由系统900以各种方式执行的TDT操作。系统900可包括例如系统800的特征。在一个实施例中，方法300的一些或所有在系统900执行。
如图9A所示，系统900可包括平台902，其例如包括系统800的特征。外部端口（例如说明性M.2连接器904）可将平台902耦合到系统900的一个或多个外部装置。在一个示例、实施例中，这种外部装置包括PCIe交换机934、无线通信电路WiFi 936和PCIe卡932。然而，在其它实施例中，平台902可耦合到更少、更多和/或不同的外部装置。除了平台902之外，一些或所有这种外部装置可要由DTD单元930来评估。
平台902的组件可包括AP 910、调制解调器920和3G Tx/Rx 924，其例如提供与AP810、调制解调器820和3G Tx/Rx 824的相应功能性对应的功能性。这种组件的相互互连以及与M.2连接器904的互连可采用互连912、942和链路922（例如具有与互连812、842和链路822的相应功能性对应的功能性）来提供。采用DTD单元930所执行的TDT操作可经由平台902、PCIe交换机934、Wifi 936和PCIe卡940的网络化布置以各种方式交换追踪、调试和/或测试信息。胶连逻辑（未示出）可以以各种方式包括在网络的一些或所有这种组件中—例如其中这种胶连逻辑要将通用功能接口（例如M.2连接器904）与TAP网络进行接口。
如图9A所表示的说明性实施例所示，PCIe交换机934可用来由M.2连接器904来提供与分立PCIe卡932或者分立WiFi 936的通信。TDT单元930可参加与PCIe卡932的有线通信—例如支持一个或多个交换，例如所示的说明性交换940、944、942。例如，PCIe卡932与PCIe交换机934之间的交换940可促进下游交换942、944之一或两者。交换942可在M.2连接器904与AP 910和调制解调器920之一或两者之间以各种方式传递相应TDT信息。基于交换942，一个或多个测试/调试代理各自可在平台902的相应组件以各种方式运行。作为说明而不是限制，AP 910可运行调试过程DB4，和/或调制解调器920可运行调试过程DB5。备选地或另外地，交换944可产生或者基于由在PCIe卡932运行的调试过程DB6进行的操作。
在由图9B所表示的实施例中，例如除与PCIe卡932的有线通信以外或代替与PCIe卡932的有线通信，TDT单元930可参加与Wi-Fi 936的无线通信。这种无线通信可促进TDT信息的交换，例如所示的说明性交换990、992、994。WiFi 936与PCIe交换机934之间的交换990可促进下游交换992、994之一或两者。基于交换992，一个或多个测试/调试代理各自可在平台902的相应组件以各种方式运行。作为说明而不是限制，AP 910可运行调试过程DB7，和/或调制解调器920可运行调试过程DB8。备选地或另外地，交换994可产生或者基于由在PCIe卡932运行的调试过程DB9进行的操作。
图10示出根据实施例的、执行TDT操作的系统1000的元件。系统1000可包括例如系统200、400其中之一的特征。在一个实施例中，方法300的一些或所有在系统1000执行。根据实施例，系统1000包括用于TDT操作和/或通信的采用菊花链配置所布置的多个装置。菊花链装置可经由相应功能接口（例如包括PCIe接口和/或TBT接口）相互耦合。包含于或者耦合到系统1000的TDT主机（例如TDT单元1002、1004之一）可位于各自处于连续装置之间的菊花链连接的端。这种装置各自可包括相应胶连逻辑（例如包括PCIe2TAP电路、TBT2TAP电路、总线访问机制等），以便以各种方式辅助功能接口机制与内部装置组件的相应测试接入点之间的TDT操作/通信。
在系统1000的说明性实施例中，菊花链装置包括主平台1010，其具有例如主机410的一些或所有特征。主平台1010和其它装置1020、1030、1040可经由相应物理层PHY 1016、1022、1032、1042和相应端点EP 1014、1024、1034、1044相互串联耦合。在一个实施例中，主机平台1010的主机接口1012使能在菊花链配置的一端的TDT单元1002的连接。装置1020、1030、1040的控制器1026、1036、1054以各种方式提供各自执行相应TDT操作的处理器功能性。对于装置1020、1030、1040的一些或所有，相应胶连逻辑（例如所示的各种PCIe2TAP接口电路P2T 1028、P2T 1038、P2T 1050其中之一）可将装置的本地PCIe机制与装置的TAP网络结构进行接口。一个或多个装置可包括促进TDT操作的附加或备选架构。例如，装置1040可包括追踪主干TBB 1062，以支持追踪功能性，其例如从常规技术所适配）。装置1040的胶连逻辑Tr2P 1060可将TBB 1060与装置1040的PCIe机制进行接口。在实施例中，这种PCIe机制可包括或者耦合到交换机1046，P2T 1050、控制器1054和EP 1044通过所述交换机1046相互通信并且例如与CPU 1052进行通信。
在一些实施例中，装置的PCIe/TBT接口可耦合到那个装置的独立功率轨道，例如调试功率轨道。这可使能相对早和/或低功率状态调试操作。PCIe/Thunderbolt™接口典型地在系统唤醒期间在其它组件上电之后开启。这是因为用户在调制解调器（或其它组件）最初唤醒时典型地不需要高速接口。例如，收听音乐的用户不希望未使用的Thunderbolt™接口同时消耗功率。然而，将这种功能（例如带内）接口置于独立功率轨道可至少对于TBT功能性而使能接口的及早加电—例如以调试音频逻辑、功率管理控制器（PMC）和/或各种其它相对低功率组件的其它任何组件。
图11示出采取计算机系统1100的示范形式的机器的图解表示，在所述计算机系统1100中可运行用于使机器执行本文所述方法的任何一个或多个的指令集。在备选实施例中，机器可连接（例如网络化）到局域网（LAN）、内联网、外联网或因特网中的其它机器。机器在客户端-服务器网络环境中以服务器或客户端机器的能力进行操作，或者在对等（或分布式）网络环境中作为对等机器进行操作。机器可以是个人计算机（PC）、平板PC、机顶盒（STB）、个人数字助理（PDA）、蜂窝电话、万维网设备、服务器、网络路由器、交换机或桥接器或者能够运行指定要由那个机器所采取的动作的指令集（顺序或其它方式）的任何机器。此外，虽然仅示出单个机器，但是，术语“机器”还应被理解为包括单独或联合运行一个（或多个）指令集以执行本文所述方法的任一个或多个的机器（例如计算机）的任何集合。
示范计算机系统1100包括处理器1102、主存储器1104（例如只读存储器（ROM）、闪速存储器、动态随机存取存储器（DRAM）（例如同步DRAM（SDRAM）或存储器总线DRAM（RDRAM）等）、静态存储器1106（例如闪速存储器、静态随机存取存储器（SRAM）等）以及辅存储器1118（例如数据存储装置），其经由总线1130相互通信。
处理器1102表示一个或多个通用处理装置，例如微处理器、中央处理单元等。更具体来说，处理器1102可以是复杂指令集计算（CISC）微处理器、简化指令集计算（RISC）微处理器、超长指令字（VLIW）微处理器、实现其它指令集的处理器或实现指令集的组合的处理器。处理器1102也可以是一个或多个专用处理装置，例如专用集成电路（ASIC）、现场可编程门阵列（FPGA）、数字信号处理器（DSP）、网络处理器等。处理器1102配置成运行处理逻辑1126以用于执行本文所述的操作。
计算机系统1100还可包括网络接口装置1108。计算机系统1100还可包括视频显示单元1110（例如液晶显示器（LCD）、发光二极管显示器（LED）或阴极射线管（CRT））、字母数字输入装置1112（例如键盘）、光标控制装置1114（例如鼠标）和信号生成装置1116（例如扬声器）。
辅存储器1118可包括机器可访问存储介质（或者更具体来说是计算机可读存储介质）1132，其上存储了实施本文所述方法或功能的任一个或多个的一个或多个指令集（例如软件1122）。软件1122也可在由计算机系统1100对于其的运行期间完全或者至少部分驻留在主存储器1104中和/或处理器1102中，主存储器1104和处理器1102还构成机器可读存储介质。软件1122还可经由网络接口装置1108通过网络1120来传送或接收。
虽然机器可访问存储介质1132在示范实施例中示为单个介质，但是术语“机器可读存储介质”应当被理解为包括存储一个或多个指令集的单个介质或者多个介质（例如集中式或分布式数据库和/或关联的高速缓存存储器和服务器）。术语“机器可读存储介质”也将被认为包括任何介质，其能够对于由机器运行的指令集进行存储或编码并且使机器执行一个或多个实施例的任何实施例。术语“机器可读存储介质”相应地将被理解为包括但不限于固态存储器以及光和磁介质。
在一个实现中，装置包括输入/输出（I/O）接口，以便将装置耦合到外部代理并且与外部代理交换信息，其中I/O接口与外设互连标准兼容，所述外设互连标准支持除了任何测试信息、调试信息或追踪信息之外的操作数据的传递。装置还包括第一网络；经由第一网络相互耦合的多个电路组件，其中第一网络包括耦合在多个电路组件与I/O接口之间的测试接入点的网络；以及在测试接入点的网络与I/O接口之间交换信息的胶连逻辑，其中多个电路组件包括执行测试、调试或追踪（TDT）操作以评估多个电路组件之一的电路，其中TDT操作生成信息或者对信息进行响应。
在实施例中，在测试接入点的网络与I/O接口之间交换信息的胶连逻辑包括调整I/O接口的第一速率与测试接入点的网络的第二速率之间的信息的传递的胶连逻辑。在另一个实施例中，胶连逻辑包括一个或多个缓冲器，其中调整第一速率与第二速率之间的信息的传递的胶连逻辑包括以不同相应速率对数据进行缓冲和去缓冲的胶连逻辑。在另一个实施例中，装置还包括总线接入单元；以及经由总线接入单元来耦合到第一网络的第二网络，其中总线接入单元包括在第一网络与第二网络的不同相应通信速率之间进行调整的电路，其中在测试接入点的网络与I/O接口之间交换信息的胶连逻辑包括交换经由第二网络所访问的存储器映射I/O信息的胶连逻辑。在另一个实施例中，外设互连标准是外设组件互连高速（PCIe）标准或Thunderbolt™标准。在另一个实施例中，信息包括由外部代理提供给多个电路组件的软件代码，其中执行TDT操作的多个电路组件包括运行软件代码的第一电路组件。在另一个实施例中，TDT操作要评估多个电路组件的第二电路组件，第二电路组件不同于第一电路组件。
在另一个实现中，一种方法包括经由装置的输入/输出（I/O）接口将装置耦合到外部代理，装置包括多个电路组件以及将多个电路组件相互耦合的第一网络，第一网络包括耦合在多个电路组件与I/O接口之间的测试接入点的网络，其中I/O接口与外设互连标准兼容，所述外设互连标准支持除了任何测试信息、调试信息或追踪信息之外的操作数据的传递；经由I/O接口与外部代理交换信息；经由装置的胶连逻辑在测试接入点的网络与I/O接口之间交换信息；以及执行测试、调试或追踪（TDT）操作，以评估多个电路组件之一，其中TDT操作生成信息或者对信息进行响应。
在实施例中，在测试接入点的网络与I/O接口之间交换信息包括胶连逻辑调整I/O接口的第一速率与测试接入点的网络的第二速率之间的信息的传递。在另一个实施例中，胶连逻辑包括一个或多个缓冲器，其中胶连逻辑调整第一速率与第二速率之间的信息的传递包括胶连逻辑来以不同相应速率对数据进行缓冲和去缓冲。在另一个实施例中，经由胶连逻辑在测试接入点的网络与I/O接口之间交换信息包括胶连逻辑交换经由装置的第二网络所访问的存储器映射I/O信息，以及调整第一网络与第二网络的不同相应通信速率之间的存储器映射I/O信息的传递。在另一个实施例中，外设互连标准是外设组件互连高速（PCIe）标准或Thunderbolt™标准。在另一个实施例中，信息包括由外部代理提供给多个电路组件的软件代码，其中执行TDT操作包括多个电路组件的第一电路组件运行软件代码。在另一个实施例中，TDT操作评估多个电路组件的第二电路组件，第二电路组件不同于第一电路组件。
在另一个实现中，系统包括片上系统（SoC），所述片上系统包括输入/输出（I/O）接口，以便将SoC耦合到外部代理并且与外部代理交换信息，其中I/O接口与外设互连标准兼容，所述外设互连标准支持除了任何测试信息、调试信息或追踪信息之外的操作数据的传递。SoC还包括第一网络；经由第一网络相互耦合的多个电路组件，其中第一网络包括耦合在多个电路组件与I/O接口之间的测试接入点的网络；以及在测试接入点的网络与I/O接口之间交换信息的胶连逻辑，其中多个电路组件包括执行测试、调试或追踪（TDT）操作以评估多个电路组件之一的电路，其中TDT操作生成信息或者对信息进行响应。系统还包括耦合到SoC的显示器，显示器基于经由I/O接口所交换的操作数据来生成图像。
在实施例中，在测试接入点的网络与I/O接口之间交换信息的胶连逻辑包括调整I/O接口的第一速率与测试接入点的网络的第二速率之间的信息的传递的胶连逻辑。在另一个实施例中，胶连逻辑包括一个或多个缓冲器，其中调整第一速率与第二速率之间的信息的传递的胶连逻辑包括以不同相应速率对数据进行缓冲和去缓冲的胶连逻辑。在另一个实施例中，SoC还包括总线接入单元；以及经由总线接入单元来耦合到第一网络的第二网络，其中总线接入单元包括在第一网络与第二网络的不同相应通信速率之间进行调整的电路，其中在测试接入点的网络与I/O接口之间交换信息的胶连逻辑包括交换经由第二网络所访问的存储器映射I/O信息的胶连逻辑。在另一个实施例中，外设互连标准是外设组件互连高速（PCIe）标准或Thunderbolt™标准。在另一个实施例中，信息包括由外部代理提供给多个电路组件的软件代码，其中执行TDT操作的多个电路组件包括运行软件代码的第一电路组件。在另一个实施例中，TDT操作要评估多个电路组件的第二电路组件，第二电路组件不同于第一电路组件。
本文描述用于支持测试、调试和/或追踪功能性的技术和架构。为了解释的目的，在以上描述中提出大量具体的细节，以便提供对某些实施例的透彻理解。然而，对本领域的技术人员将会显而易见的是，在没有这些具体细节的情况下，也能够实践某些实施例。在其它实例中，结构和装置以框图形式示出，以免模糊描述。
本说明书中提到“一个实施例”或“实施例”意思是结合实施例所述的具体特征、结构或特性包含在本发明的至少一个实施例中。短语“在一个实施例中”在本说明书的各种位置的出现不一定全部指同一个实施例。
本文中的详细描述的一些部分根据对计算机存储器中的数据比特的操作的算法和符号表示来呈现。这些算法描述和表示是由计算领域的技术人员用来向本领域的其它技术人员最有效地传达他们的工作主旨的手段。算法在此以及一般预期是产生期望结果的步骤的自洽序列。步骤是要求物理量的物理操控的那些步骤。这些量通常但不一定采取能够被存储、传递、组合、比较以及以其它方式操控的电或磁信号的形式。主要为了一般使用的原因，将这些信号称作比特、值、元素、符号、字符、项、编号等，已经证明有时是便利的。
然而应当记住，所有这些及类似项要与适当的物理量关联，并且只是应用于这些量的便利标签。除非另加具体说明，否则从本文的讨论显而易见，要意识到的是，在整个描述中，利用诸如“处理”或“计算”或“演算”或“确定”或“显示”等的术语的讨论指的是计算机系统或类似电子计算装置的动作和过程，所述计算机系统或类似电子计算装置操控表示为计算机系统的寄存器和存储器中的物理（电子）量的数据并将其变换为类似地表示为计算机系统存储器或寄存器或者其它这种信息存储、传输或显示装置中的物理量的其它数据。
某些实施例还涉及用于执行本文中的操作的设备。这种设备可专门构造用于所需目的，或者它可包括通过计算机中存储的计算机程序有选择地激活或重新配置的通用计算机。这种计算机程序可存储在计算机可读存储介质中，例如但不限于：任何类型的盘，包括软盘、光盘、CD-ROM和磁光盘；只读存储器（ROM）、随机存取存储器（RAM），例如动态RAM（DRAM）、EPROM、EEPROM；磁或光卡；或者适合存储电子指令、并且耦合到计算机系统总线的任何类型的介质。
本文所呈现的算法和显示并不是固有地与任何特定计算机或其它设备相关。各种通用系统可与根据本文教导的程序一起使用，或者构建更专门的设备来执行所需方法步骤可证明是便利的。多种这些系统的所需结构将由本文的描述将会显现。另外，某些实施例没有参照任何具体编程语言来描述。将会意识到的是，多种编程语言可用于实现如本文所述的这种实施例的教导。
除了本文所描述的事物之外，可对其公开实施例和实现进行各种修改，而不背离它们的范围。因此，本文中的说明和示例应当被解释为说明性而不是限制性的。本发明的范围应当仅参照以下权利要求来限定。

Claims (21)

1.一种系统，包括：
集成电路，包括：
功能接口，与基于外设组件互连高速（PCIe）的协议兼容，其中所述功能接口用于接收与测试、调试或追踪（TDT）操作相关联的信息；
组件，包括用于至少部分基于与所述TDT操作相关联的所述信息来执行所述TDT操作的电路；
第一接口逻辑，耦合在所述组件与所述功能接口之间，其中经由所述第一接口逻辑从所述功能接口到所述组件接收与所述TDT操作相关联的所述信息；以及
第二接口逻辑，耦合到所述第一接口逻辑并耦合到存储器或I/O空间，其中将基于存储器映射的输入/输出（MMIO）信息，经由所述第二接口逻辑，从所述存储器或所述I/O空间访问与所述TDT操作相关联的数据。
2.根据权利要求1所述的系统，其中从外部系统接收与所述TDT操作相关联的所述信息。
3.根据权利要求1所述的系统，还包括：
耦合到所述组件和所述第一接口逻辑的网络，其中所述网络用于在所述第一接口逻辑和所述组件之间传递与所述TDT操作相关联的所述信息。
4.根据权利要求1所述的系统，其中所述组件生成与所述TDT操作相关联的输出数据，并且其中与所述TDT操作相关联的所述输出数据经由所述第一接口逻辑从所述组件传递到所述功能接口。
5.根据权利要求1所述的系统，其中所述功能接口用于提供基于PCIe的通用交换。
6.根据权利要求1所述的系统，还包括服务器计算系统。
7.根据权利要求6所述的系统，其中所述服务器计算系统包括刀片服务器或机架安装服务器。
8.根据权利要求1所述的系统，其中所述集成电路在片上系统（SoC）上。
9.根据权利要求1所述的系统，其中所述集成电路在现场可编程门阵列（FPGA）上。
10.根据权利要求1所述的系统，还包括：
第二集成电路，包括：
第二功能接口，与基于外设组件互连高速（PCIe）的协议兼容，其中所述第二功能接口用于耦合到所述外部系统，并且其中通过所述第二功能接口从所述外部系统接收与第二测试、调试或追踪（TDT）操作相关联的信息；以及
第二组件，包括用于至少部分基于与所述第二TDT操作相关联的所述信息来执行所述第二TDT操作的电路；以及
第三接口逻辑，耦合在所述第二组件与所述第二功能接口之间，其中经由所述第三接口逻辑从所述第二功能接口到所述组件交换与所述第二TDT操作相关联的所述信息；以及
其中所述第二功能接口用于提供与所述功能接口的基于PCIe的交换。
11.根据权利要求1所述的系统，还包括中央处理单元（CPU），其中所述CPU在所述集成电路外部，并且其中所述CPU用于耦合到所述集成电路。
12.一种系统，包括：
集成电路，包括：
功能接口，与基于外设组件互连高速（PCIe）的协议兼容，其中所述功能接口用于从外部系统接收与测试、调试或追踪（TDT）操作相关联的信息；
网络，用于将与所述TDT操作相关联的所述信息传递到组件，其中所述组件用于至少部分基于与所述TDT操作相关联的所述信息来执行所述TDT操作；
第一接口逻辑，耦合在所述网络与所述功能接口之间，其中经由所述第一接口逻辑从所述功能接口到所述网络交换与所述TDT操作相关联的所述信息；以及
第二接口逻辑，耦合到所述第一接口逻辑并耦合到存储器或I/O空间，其中将基于存储器映射的输入/输出（MMIO）信息，经由所述第二接口逻辑，从所述存储器或I/O空间访问与所述TDT操作相关联的数据。
13.根据权利要求12所述的系统，还包括服务器计算系统。
14.根据权利要求12所述的系统，其中所述集成电路在现场可编程门阵列（FPGA）上。
15.根据权利要求12所述的系统，还包括中央处理单元（CPU），其中所述CPU在所述集成电路外部，并且其中所述CPU用于耦合到所述集成电路。
16.一种用于服务器计算的系统，包括：
集成电路，包括：
功能接口，与基于外设组件互连高速（PCIe）的协议兼容，其中所述功能接口用于耦合到外部系统，并且其中通过所述功能接口向或从所述外部系统传递与测试、调试或追踪（TDT）操作相关联的信息；
网络，用于向或从组件传递与所述TDT操作相关联的所述信息，其中所述组件用于执行所述TDT操作；
第一接口逻辑，耦合在所述网络与所述功能接口之间，其中经由所述第一接口逻辑在所述功能接口与所述网络之间交换与所述TDT操作相关联的所述信息；以及
第二接口逻辑，耦合到所述第一接口逻辑并耦合到存储器或I/O空间，其中将基于存储器映射的输入/输出（MMIO）信息，经由所述第二接口逻辑，从所述存储器或所述I/O空间访问与所述TDT操作相关联的数据；以及
中央处理单元（CPU），其中所述CPU在所述集成电路外部，并且其中所述CPU用于耦合到所述集成电路。
17.根据权利要求16所述的系统，其中所述功能接口用于提供基于PCIe的通用交换。
18.根据权利要求16所述的系统，还包括刀片服务器或机架安装服务器。
19.根据权利要求16所述的系统，其中所述集成电路在现场可编程门阵列（FPGA）上。
20.根据权利要求16所述的系统，还包括：
第二集成电路，包括：
第二功能接口，与基于外设组件互连高速（PCIe）的协议兼容，其中所述第二功能接口用于耦合到所述外部系统，并且其中通过所述第二功能接口向或从所述外部系统传递与第二测试、调试或追踪（TDT）操作相关联的信息；以及
第二网络，用于向或从第二组件传递与所述第二TDT操作相关联的所述信息，其中所述第二组件用于执行所述第二TDT操作；以及
第三接口逻辑，耦合在所述第二网络与所述第二功能接口之间，其中经由所述第三接口逻辑在所述第二功能接口与所述第二网络之间交换与所述第二TDT操作相关联的所述信息，并且其中所述第二功能接口用于提供与所述功能接口的基于PCIe的交换。
21.根据权利要求16所述的系统，其中所述第一接口逻辑包括以100MHz的速率调整来自所述功能接口的数据通信的电路。
CN202010894582.8A 2015-10-23 2016-07-20 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、系统和方法 Pending CN112214362A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562245931P 2015-10-23 2015-10-23
US62/245931 2015-10-23
US15/085945 2016-03-30
US15/085,945 US10054636B2 (en) 2015-10-23 2016-03-30 Device, system and method to support communication of test, debug or trace information with an external input/output interface
CN201680055662.6A CN108027755B (zh) 2015-10-23 2016-07-20 支持对测试、调试或追踪信息的传递的装置、系统和方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201680055662.6A Division CN108027755B (zh) 2015-10-23 2016-07-20 支持对测试、调试或追踪信息的传递的装置、系统和方法

Publications (1)

Publication Number Publication Date
CN112214362A true CN112214362A (zh) 2021-01-12

Family

ID=58557876

Family Applications (3)

Application Number Title Priority Date Filing Date
CN202010895855.0A Pending CN112214363A (zh) 2015-10-23 2016-07-20 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、系统和方法
CN201680055662.6A Active CN108027755B (zh) 2015-10-23 2016-07-20 支持对测试、调试或追踪信息的传递的装置、系统和方法
CN202010894582.8A Pending CN112214362A (zh) 2015-10-23 2016-07-20 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、系统和方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
CN202010895855.0A Pending CN112214363A (zh) 2015-10-23 2016-07-20 支持采用外部输入/输出接口对测试、调试或追踪信息的传递的装置、系统和方法
CN201680055662.6A Active CN108027755B (zh) 2015-10-23 2016-07-20 支持对测试、调试或追踪信息的传递的装置、系统和方法

Country Status (4)

Country Link
US (4) US10054636B2 (zh)
CN (3) CN112214363A (zh)
TW (2) TWI744248B (zh)
WO (1) WO2017069823A1 (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101584405B1 (ko) * 2013-10-31 2016-01-12 주식회사 엘지화학 고정 인터페이스를 구비한 응용 모듈
JP2017004404A (ja) * 2015-06-15 2017-01-05 ソニー株式会社 通信装置、及び、制御方法
US10054636B2 (en) 2015-10-23 2018-08-21 Intel IP Corporation Device, system and method to support communication of test, debug or trace information with an external input/output interface
US9995789B2 (en) * 2015-12-22 2018-06-12 Intel IP Corporation Secure remote debugging of SoCs
US10634723B2 (en) 2017-01-03 2020-04-28 Advantest Corporation Method and system for acquisition of test data
CN107748805B (zh) * 2017-09-06 2022-05-06 合肥市芯海电子科技有限公司 一种用于片上调试的单线接口方法
US10671560B2 (en) 2017-09-27 2020-06-02 Hewlett Packard Enterprise Development Lp Serial connection between management controller and microcontroller
CN112346917A (zh) * 2019-08-09 2021-02-09 烽火通信科技股份有限公司 一种pci-e端点诊断系统及方法
CN110413248B (zh) * 2019-08-21 2023-03-31 京东方科技集团股份有限公司 一种拼接屏调试方法、拼接屏以及拼接墙
CN112825063B (zh) * 2019-11-20 2024-08-06 瑞昱半导体股份有限公司 联合测试工作群组传输系统
CN111400171B (zh) * 2020-02-27 2023-01-10 苏州浪潮智能科技有限公司 一种接口测试方法、系统、装置及可读存储介质
CN113552818B (zh) * 2020-04-24 2024-03-22 京东方科技集团股份有限公司 通信模组
US11442844B1 (en) * 2020-06-01 2022-09-13 Xilinx, Inc. High speed debug hub for debugging designs in an integrated circuit
CN111722968A (zh) * 2020-06-24 2020-09-29 山东云海国创云计算装备产业创新中心有限公司 一种硬件调试方法、装置、系统及可读存储介质
US11933843B2 (en) * 2020-07-17 2024-03-19 Intel Corporation Techniques to enable integrated circuit debug across low power states
CN112557886B (zh) * 2021-01-20 2022-12-20 北京燧原智能科技有限公司 协议转换桥接电路以及系统级芯片
CN115220769A (zh) 2021-04-16 2022-10-21 瑞昱半导体股份有限公司 实时配置固件数据的方法与调试装置
CN115932425A (zh) * 2021-08-24 2023-04-07 三赢科技（深圳）有限公司 电子产品的测试方法、电子装置及存储介质
CN114237949A (zh) * 2021-11-18 2022-03-25 合肥沛睿微电子股份有限公司 调试信息存取方法及其电子设备
TWI822502B (zh) * 2022-12-01 2023-11-11 英業達股份有限公司 Jtag集線器的jtag連接介面致能與禁能控制系統及其方法
US20240329130A1 (en) * 2023-03-30 2024-10-03 Rakesh KANDULA Infield test and debug
CN116431416B (zh) * 2023-06-05 2023-08-11 飞腾信息技术有限公司 处理器、调试方法、计算设备及计算机可读存储介质
CN117033107A (zh) * 2023-09-28 2023-11-10 成都佰维存储科技有限公司 一种支持不同接口的调试方法、装置、存储介质及设备

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040186688A1 (en) * 2003-03-20 2004-09-23 Jay Nejedlo Reusable, built-in self-test methodology for computer systems
US20080091989A1 (en) * 2006-10-16 2008-04-17 Freescale Semiconductor, Inc. System and method for testing memory blocks in an soc design
US20080282087A1 (en) * 2007-05-11 2008-11-13 Mips Technologies, Inc. System debug and trace system and method, and applications thereof
CN103164314A (zh) * 2013-02-22 2013-06-19 中国人民解放军国防科学技术大学 基于异步物理层接口的PCIe接口芯片硬件验证方法
CN104657306A (zh) * 2013-11-22 2015-05-27 阿尔特拉公司 具有高速调试访问端口的集成电路

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7475303B1 (en) 2003-12-29 2009-01-06 Mips Technologies, Inc. HyperJTAG system including debug probe, on-chip instrumentation, and protocol
US7552360B2 (en) 2005-03-21 2009-06-23 Texas Instruments Incorporated Debug and test system with format select register circuitry
JP2007147352A (ja) 2005-11-25 2007-06-14 Sony Corp 無線インターフェースモジュール及び電子機器
US7546507B1 (en) * 2005-12-02 2009-06-09 Altera Corporation Method and apparatus for debugging semiconductor devices
CN1851668A (zh) * 2006-06-01 2006-10-25 北京天碁科技有限公司 片上系统芯片、片上系统芯片的跟踪调试系统及方法
US7653773B2 (en) * 2007-10-03 2010-01-26 International Business Machines Corporation Dynamically balancing bus bandwidth
US8051347B2 (en) * 2009-07-16 2011-11-01 Texas Instruments Incorporated Scan-enabled method and system for testing a system-on-chip
US8856534B2 (en) * 2010-05-21 2014-10-07 Intel Corporation Method and apparatus for secure scan of data storage device from remote server
US8495271B2 (en) * 2010-08-04 2013-07-23 International Business Machines Corporation Injection of I/O messages
US8549202B2 (en) * 2010-08-04 2013-10-01 International Business Machines Corporation Interrupt source controller with scalable state structures
CN102495781B (zh) * 2011-11-30 2016-08-03 青岛海信信芯科技有限公司 Soc芯片的调试方法和调试系统
WO2013095418A1 (en) * 2011-12-21 2013-06-27 Intel Corporation Core-driven translation and loopback test
US8838861B2 (en) * 2012-05-09 2014-09-16 Qualcomm Incorporated Methods and apparatuses for trace multicast across a bus structure, and related systems
GB2500074B (en) * 2012-07-09 2014-08-20 Ultrasoc Technologies Ltd Debug architecture
CN102968364A (zh) * 2012-11-16 2013-03-13 中国航天科技集团公司第九研究院第七七一研究所 一种基于通用调试接口的SoC硬件调试器
US9594718B2 (en) * 2013-01-24 2017-03-14 Qualcomm Innovation Center, Inc. Hardware accelerated communications over a chip-to-chip interface
US9274174B2 (en) 2013-08-29 2016-03-01 Lenovo (Singapore) Pte. Ltd. Processor TAP support for remote services
US10025905B2 (en) * 2013-09-03 2018-07-17 Qualcomm Incorporated Communication device resource allocation based on medical data criticality and resource status
ES2628328T3 (es) * 2013-10-29 2017-08-02 Huawei Technologies Co., Ltd. Sistema de procesamiento de datos y método de procesamiento de datos
GB2520724A (en) * 2013-11-29 2015-06-03 St Microelectronics Res & Dev Debug circuitry
US9563591B2 (en) * 2014-03-06 2017-02-07 International Business Machines Corporation Peripheral component interconnect express (PCIe) ping in a switch-based environment
US9753836B2 (en) * 2014-09-12 2017-09-05 Intel Corporation Low power debug architecture for system-on-chips (SoCs) and systems
CN104461815A (zh) * 2014-12-11 2015-03-25 深圳芯邦科技股份有限公司 一种芯片调试方法及片上系统芯片
US10108577B2 (en) * 2015-01-06 2018-10-23 Intel Corporation Digital interconnects with protocol-agnostic repeaters
US9996449B2 (en) * 2015-03-27 2018-06-12 Intel Corporation Instruction and logic for a convertible innovation and debug engine
US9477807B1 (en) * 2015-06-11 2016-10-25 International Business Machines Corporation Automating system on a chip customized design integration, specification, and verification through a single, integrated service
GB2541216B (en) * 2015-08-12 2021-03-17 Ultrasoc Technologies Ltd Reconfiguring debug circuitry
GB2541454B (en) * 2015-08-21 2021-10-13 Siemens Ind Software Inc Tracing interconnect circuitry
US10067847B1 (en) * 2015-09-08 2018-09-04 Amazon Technologies, Inc. Time-based on-chip hardware performance monitor
US9734013B2 (en) * 2015-10-09 2017-08-15 Qualcomm Incorporated System and method for providing operating system independent error control in a computing device
US10054636B2 (en) 2015-10-23 2018-08-21 Intel IP Corporation Device, system and method to support communication of test, debug or trace information with an external input/output interface

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040186688A1 (en) * 2003-03-20 2004-09-23 Jay Nejedlo Reusable, built-in self-test methodology for computer systems
US20080091989A1 (en) * 2006-10-16 2008-04-17 Freescale Semiconductor, Inc. System and method for testing memory blocks in an soc design
US20080282087A1 (en) * 2007-05-11 2008-11-13 Mips Technologies, Inc. System debug and trace system and method, and applications thereof
CN103164314A (zh) * 2013-02-22 2013-06-19 中国人民解放军国防科学技术大学 基于异步物理层接口的PCIe接口芯片硬件验证方法
CN104657306A (zh) * 2013-11-22 2015-05-27 阿尔特拉公司 具有高速调试访问端口的集成电路

Also Published As

Publication number Publication date
TW201723838A (zh) 2017-07-01
US20170115344A1 (en) 2017-04-27
CN108027755B (zh) 2022-04-15
TW202227973A (zh) 2022-07-16
CN108027755A (zh) 2018-05-11
US11193973B2 (en) 2021-12-07
US20190219634A1 (en) 2019-07-18
US20200348360A1 (en) 2020-11-05
TWI744248B (zh) 2021-11-01
WO2017069823A1 (en) 2017-04-27
US10718812B2 (en) 2020-07-21
TWI793791B (zh) 2023-02-21
US11698412B2 (en) 2023-07-11
US20220082617A1 (en) 2022-03-17
US10054636B2 (en) 2018-08-21
CN112214363A (zh) 2021-01-12

Similar Documents

Publication Publication Date Title
CN108027755B (zh) 支持对测试、调试或追踪信息的传递的装置、系统和方法
JP6490803B2 (ja) システムオンチップ（ＳｏＣ）及びシステムのための低電力デバッグアーキテクチャ
EP3272072B1 (en) Method, apparatus and system for dynamic bandwidth management in systems
US20150220140A1 (en) Device, method and system for operation of a low power phy with a pcie protocol stack
US9015542B2 (en) Packetizing JTAG across industry standard interfaces
CN103052993A (zh) 用于全速、并行dut测试的解决方案
US20170286254A1 (en) Method and apparatus for using target or unit under test (uut) as debugger
US9372768B2 (en) Debug interface
CN101882108A (zh) 嵌入式软件自动测试系统及其方法
US10824530B2 (en) System, apparatus and method for non-intrusive platform telemetry reporting using an all-in-one connector
TWI721036B (zh) 將高速通訊界面自我特徵化之技術
US10915415B2 (en) Device, method and system for performing closed chassis debug with a repeater
CN108228517A (zh) I3c电路设备、系统及通信方法
CN113496107B (zh) 一种可综合的cpu模型
EP4318253A1 (en) Method and apparatus for extending i3c capability across multiple platforms and devices over usb-c connection

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20210625

Address after: California, USA

Applicant after: INTEL Corp.

Address before: California, USA

Applicant before: INTEL IP Corp.