CN112165377B - 适用于宽带信号的时间调制单元及时间调制相控阵 - Google Patents

Abstract

本发明公开了一种适用于宽带信号的时间调制单元及时间调制相控阵，该单元包括两个威尔金森功分器、同步通道、正交通道、两个端口；一个端口通过一个威尔金森功分器分别连接同步通道和正交通道，之后经由另一个威尔金森功分器到达另一个端口；同步通道和正交通道由来自FPGA控制电路发出的周期时间序列控制，产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲。本发明通过引入正交调制和数控衰减器，时间调制单元可以在硬件上实现具有高自由度的阶梯形时间调制脉冲。在此基础上，通过优化算法得到在相同结构复杂度下具有最低边带电平的波形。相比传统时间调制天线，能显著降低边带电平以抑制宽带信号产生的混叠，适于宽带信号的时间调制。

Description

适用于宽带信号的时间调制单元及时间调制相控阵

技术领域

本发明属于微波技术及天线工程技术领域，涉及一种适用于宽带信号的时间调制单元及时间调制相控阵。

背景技术

随着军用和民用无线电技术的飞速发展，无线系统对其中的阵列天线的体积、功能、性能、以及成本等要求也越来越严格。然而，采用常规阵列天线设计理论和方法已很难满足这些苛刻的要求，这无疑给天线设计人员带来了极大的挑战。时间调制天线技术的提出为解决这一困境提供了新思路。它是从空时四维场源关系出发提出的新型天线设计理论，通过将“时间”作为第四维设计自由度引入到三维空间常规天线设计中，使天线具有时间调制的特性，从而控制和改变天线的辐射特性。

然而时间调制天线中射频开关的周期性通断会产生谐波，当信号带宽超过时间调制频率时会引起混叠。所以为了抑制边带辐射的影响，时间调制系统往往需要限制信号带宽，同时利用边带电平这一参数对边带辐射进行量化的描述。通过研究时间调制脉冲的波形设计与硬件实现，可以有效改进时间调制天线阵列的频谱特性。

近年来，越来越多的学者尝试优化时间调制天线，改进其硬件实现电路。一部分是优化时间调制阵列的馈电网络，另一部分则是优化对单个天线单元进行时间调制的电路，即时间调制单元。在此基础上，时间调制单元由最传统的单刀单掷开关，逐渐发展成为频谱性能更加优秀的结构。但是现有的时间调制单元往往偏于理论，实现难度大。尤其是仅适用于窄带信号的情况，没有考虑宽带信号的需求。设计一款适用于宽带信号，并可以提供具体硬件实现方案的时间调制单元，具有重要的研究和实用价值。

发明内容

本发明的目的在于针对上述现有技术存在的问题，提供一种通过产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲，从而抑制宽带信号的混叠，实现适用于宽带信号的时间调制单元及时间调制相控阵。

实现本发明目的的技术解决方案为：一种适用于宽带信号的时间调制单元，所述单元包括第一威尔金森功分器、第二威尔金森功分器、同步通道、正交通道、第一端口以及第二端口；第一端口通过第一威尔金森功分器分别连接同步通道和正交通道，之后经由第二威尔金森功分器到达第二端口；所述同步通道和正交通道由来自FPGA控制电路发出的周期时间序列控制，产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲。

进一步地，所述同步通道包括沿第一端口指向第二端口的方向依次设置的第一单刀双掷射频开关、第一0/180°移相器、第二单刀双掷射频开关以及第一数控衰减器。

进一步地，所述正交通道包括沿第一端口指向第二端口的方向依次设置的90°移相器、第三单刀双掷射频开关、第二0/180°移相器、第四单刀双掷射频开关以及第二数控衰减器。

一种适用于宽带信号的时间调制相控阵，所述相控阵包括由N个天线单元构成的天线阵列，N个适用于宽带信号的时间调制单元，FPGA控制电路和一个1-N功分器，N 为自然数；

所述天线单元与适用于宽带信号的时间调制单元一一对应相连；每个所述适用于宽带信号的时间调制单元由来自FPGA控制电路发出的周期时间序列控制，能够产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲；所有适用于宽带信号的时间调制单元的输出连接1-N功分器。

本发明与现有技术相比，其显著优点为：通过引入正交调制和数控衰减器，时间调制单元可以在硬件上实现具有高自由度的阶梯形时间调制脉冲，在此基础上，通过优化算法得到在相同结构复杂度下具有最低边带电平的波形。相比于传统时间调制天线，能显著降低边带电平以抑制宽带信号产生的混叠，适于宽带信号的时间调制。

下面结合附图对本发明作进一步详细描述。

附图说明

图1为一个实施例中适用于宽带信号的时间调制单元示意图。

图2为一个实施例中适用于宽带信号的时间调制相控阵示意图。

图3为一个实施例中同步通道的阶梯形调制脉冲波形图。

图4为一个实施例中正交通道的阶梯形调制脉冲波形图。

图5为一个实施例中同步通道的4级阶梯形时间调制脉冲的理论和实测波形图。

图6为一个实施例中的理论和实测归一化频谱图。

图7为一个实施例中工作+1次边带指向0°，±15°和±30°时的辐射方向图。

具体实施方式

为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。

需要说明，若本发明实施例中有涉及“第一”、“第二”等的描述，则该“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。

在一个实施例中，结合图1，提供了一种适用于宽带信号的时间调制单元，所述单元包括第一威尔金森功分器2、第二威尔金森功分器5、同步通道3、正交通道4、第一端口1以及第二端口6；第一端口1通过第一威尔金森功分器2分别连接同步通道3和正交通道4，之后经由第二威尔金森功分器5到达第二端口6；所述同步通道3和正交通道4由来自FPGA控制电路发出的周期时间序列控制，产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲。

进一步地，在其中一个实施例中，所述同步通道3包括沿第一端口指向第二端口的方向依次设置的第一单刀双掷射频开关10、第一0/180°移相器9、第二单刀双掷射频开关 8以及第一数控衰减器7。

进一步地，在其中一个实施例中，所述正交通道4包括沿第一端口指向第二端口的方向依次设置的90°移相器15、第三单刀双掷射频开关14、第二0/180°移相器13、第四单刀双掷射频开关12以及第二数控衰减器11。

进一步地，在其中一个实施例中，所述同步通道3和正交通道4由来自FPGA控制电路发出的周期时间序列控制，具体是通过对数控衰减器、单刀双掷射频开关的工作状态进行周期性控制实现。

进一步地，在其中一个实施例中，所述产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲，具体为：在相同结构复杂度即相同阶梯数的情况下通过优化算法获得具有最低边带电平的阶梯形时间调制脉冲，其中优化参数为每层阶梯的幅度 b₁,b₂,…,b_S以及每层阶梯的时长τ₁,τ₂,…,τ_S，其中S为阶梯数，优化目标为边带电平最低。

这里优选地，所述优化算法采用人工蜂群算法。

进一步地，在其中一个实施例中，结合图3和图4，所述同步通道3和正交通道4 中的阶梯形时间调制脉冲之间存在T_p/4的时间差，T_p为时间调制脉冲的周期。

进一步地，在其中一个实施例中，结合图3和图4，所述阶梯形调制脉冲在一个周期中的前半和后半形状一致，幅值相反，通过0/π移相器实现。

在一个实施例中，结合图2，提供了一种适用于宽带信号的时间调制相控阵，所述相控阵包括由N个天线单元构成的天线阵列，N个适用于宽带信号的时间调制单元， FPGA控制电路和一个1-N功分器，N为自然数；

这里，时间调制相控阵可以为任意的一维或二维阵列，本发明对此不作具体限定。

所述天线单元与适用于宽带信号的时间调制单元一一对应相连；每个所述适用于宽带信号的时间调制单元由来自FPGA控制电路发出的周期时间序列控制，能够产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲；所有适用于宽带信号的时间调制单元的输出连接1-N功分器。

示例性的，在一个实施例中，时间调制单元中的阶梯形调制脉冲具有4层阶梯，基于数控衰减器可实现的幅度值，通过优化算法计算得到在4级阶梯情况下具有最低边带电平的波形所对应的参数，即每层归一化幅度为b₁＝0.294，b₂＝0.442，b₃＝0.665和b₄＝1，对应时长分别为τ₁＝0.460T_p，τ₂＝0.385T_p，τ₃＝0.345T_p和τ₄＝0.220T_p。

参照图5，本实施例时间调制单元中同步通道中的时间调制脉冲的实测波形与理论波形基本一致。时间调制单元中正交通道的时间调制脉冲与同步通道的时间调制脉冲波形一致且有T_p/4的时延。

参照图6，本实施例中阶梯形调制脉冲的时间调制天线阵列输出信号的频谱中各无用边带相对均匀地分布在+1次工作边带的两侧，这样的能量分布抑制了边带电平，理论边带电平为-30.03dB，实测边带电平为-28.77dB。

参照图7，本实施例中适用于宽带信号的时间调制相控阵的工作边带+1次谐波可以实现波束扫描，其实测辐射方向图中波束分别指向0°，±15°和±30°。通过FPGA控制电路的控制，相邻时间调制单元产生的阶梯形时间调制脉冲之间产生Δt的时间差，其满足：

其中，

为相邻时间调制单元产生的相位差，即天线单元之间的相位差；T_p为阶梯形时间调制脉冲的周期，β为自由空间波束，d为天线单元间距，θ₀为天线阵列的波束指向。通过FPGA控制电路实现Δt的高精度控制，可以实现适用于宽带信号的时间调制单元的高精度波束扫描。

本发明通过引入正交调制和数控衰减器，时间调制单元可以在硬件上实现具有高自由度的阶梯形时间调制脉冲。在此基础上，通过优化算法得到在相同结构复杂度下具有最低边带电平的波形。相比传统时间调制天线，能显著降低边带电平以抑制宽带信号产生的混叠，适合应用于宽带信号的时间调制。

以上显示和描述了本发明的基本原理、主要特征及优点。本行业的技术人员应该了解，本发明不受上述实施例的限制，上述实施例和说明书中描述的只是说明本发明的原理，在不脱离本发明精神和范围的前提下，本发明还会有各种变化和改进，这些变化和改进都落入要求保护的本发明范围内。本发明要求保护范围由所附的权利要求书及其等效物界定。

Claims (5)

1.一种适用于宽带信号的时间调制单元，其特征在于，所述单元包括第一威尔金森功分器(2)、第二威尔金森功分器(5)、同步通道(3)、正交通道(4)、第一端口(1)以及第二端口(6)；第一端口(1)通过第一威尔金森功分器(2)分别连接同步通道(3)和正交通道(4)，之后经由第二威尔金森功分器(5)到达第二端口(6)；所述同步通道(3)和正交通道(4)由来自FPGA控制电路发出的周期时间序列控制，产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲；

所述同步通道(3)包括沿第二端口指向第一端口的方向依次设置的第一单刀双掷射频开关(10)、第一0/180°移相器(9)、第二单刀双掷射频开关(8)以及第一数控衰减器(7)；

所述正交通道(4)包括沿第二端口指向第一端口的方向依次设置的90°移相器(15)、第三单刀双掷射频开关(14)、第二0/180°移相器(13)、第四单刀双掷射频开关(12)以及第二数控衰减器(11)；

所述同步通道(3)和正交通道(4)由来自FPGA控制电路发出的周期时间序列控制，具体是通过对数控衰减器、单刀双掷射频开关的工作状态进行周期性控制实现；

所述产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲，具体为：在相同结构复杂度即相同阶梯数的情况下通过优化算法获得具有最低边带电平的阶梯形时间调制脉冲，其中优化参数为每层阶梯的幅度b₁,b₂,…,b_S以及每层阶梯的时长τ₁,τ₂,...,τ_S，其中S为阶梯数，优化目标为边带电平最低。

2.根据权利要求1所述的适用于宽带信号的时间调制单元，其特征在于，所述优化算法采用人工蜂群算法。

3.根据权利要求1所述的适用于宽带信号的时间调制单元，其特征在于，所述同步通道(3)和正交通道(4)中的阶梯形时间调制脉冲之间存在T_p/4的时间差，T_p为阶梯形时间调制脉冲的周期。

4.根据权利要求1所述的适用于宽带信号的时间调制单元，其特征在于，所述阶梯形时间调制脉冲在一个周期中的前半和后半形状一致，幅值相反，通过0/π移相器实现。

5.基于权利要求1所述时间调制单元的适用于宽带信号的时间调制相控阵，其特征在于，所述相控阵包括由N个天线单元构成的天线阵列，N个适用于宽带信号的时间调制单元，FPGA控制电路和一个1-N功分器，N为自然数；

所述天线单元与适用于宽带信号的时间调制单元一一对应相连；每个所述适用于宽带信号的时间调制单元由来自FPGA控制电路发出的周期时间序列控制，能够产生在相同结构复杂度下具有最低边带电平的阶梯形时间调制脉冲；所有适用于宽带信号的时间调制单元的输出连接1-N功分器。

Images