CN112162188A - 一种实现soc复位模块的测试方法、装置及系统 - Google Patents
一种实现soc复位模块的测试方法、装置及系统 Download PDFInfo
- Publication number
- CN112162188A CN112162188A CN202011018437.XA CN202011018437A CN112162188A CN 112162188 A CN112162188 A CN 112162188A CN 202011018437 A CN202011018437 A CN 202011018437A CN 112162188 A CN112162188 A CN 112162188A
- Authority
- CN
- China
- Prior art keywords
- module
- reset
- soc
- reset module
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010998 test method Methods 0.000 title claims abstract description 12
- 238000012360 testing method Methods 0.000 claims abstract description 39
- 238000012795 verification Methods 0.000 claims abstract description 31
- 238000012545 processing Methods 0.000 claims abstract description 14
- 238000012942 design verification Methods 0.000 abstract description 3
- 238000013461 design Methods 0.000 description 21
- 238000000034 method Methods 0.000 description 9
- 238000004088 simulation Methods 0.000 description 7
- 230000005284 excitation Effects 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- WGODGFXCRIJNLS-UHFFFAOYSA-N 2-amino-6-methyl-5-pyridin-4-ylpyridine-3-carbonitrile Chemical compound CC1=NC(N)=C(C#N)C=C1C1=CC=NC=C1 WGODGFXCRIJNLS-UHFFFAOYSA-N 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100041125 Arabidopsis thaliana RST1 gene Proteins 0.000 description 1
- 101100443250 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG1 gene Proteins 0.000 description 1
- 101100443251 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) DIG2 gene Proteins 0.000 description 1
- 101100041128 Schizosaccharomyces pombe (strain 972 / ATCC 24843) rst2 gene Proteins 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
本发明涉及SOC芯片设计验证技术领域，具体公开了一种实现SOC复位模块的测试方法，包括：设置中断唤醒模式；获取复位模块控制信号、SOC供电电压以及阈值电压；判断复位模块控制信号是否发生变化，若是，则控制输入管脚中断；若否，则进一步判断SOC供电电压是否大于阈值电压；若SOC供电电压大于阈值电压，则控制比较器模块中断；若否，则进入待机状态；当输入管脚中断或比较器模块中断后，根据当前复位模块控制信号做出相应的处理，并输出当前复位模块状态信号。本发明还公开了一种实现SOC复位模块的测试装置及系统。本发明提供的实现SOC复位模块的测试方法可直接将设计的复位模块应用于FPGA验证平台，从而实现SOC整体功能逻辑验证。
Description
技术领域
本发明涉及SOC芯片设计验证技术领域，尤其涉及一种实现SOC复位模块的测试方法、实现SOC复位模块的测试装置及包括该实现SOC复位模块的测试装置的实现SOC复位模块的测试系统。
背景技术
现在SOC（片上系统）设计中，复位模块是非常重要的一个部分，其中包括内部复位、外部复位、软件复位等多个功能模块组合而成，逻辑上非常复杂；复位模块的组成一般可认为是数字逻辑功能模块和模拟模块；在前期芯片设计验证阶段，由于FPGA是数字逻辑单元，只能用于实现数字模块功能，无法实现模拟模块功能；市面上虽然有专用的的复位电路芯片或者模块，但因功能逻辑和时序等与硬件设计不符，无法起到替代作用。
现有的FPGA（现场可编程门阵列）验证平台因复位模块功能无法实现，在对SOC与复位模块相关的逻辑功能验证时只能放弃验证或者通过设计仿真保证；仿真模型与真实的复位模块设计会有一定的差距，在仿真设置时，会对控制信号给定某个固定或理想的信号状态，造成仿真覆盖不完全以及仿真结果理想化问题；另外，仿真环境在信号的时序控制以及信号的电平电压等比较等关键参数上也会与实际电路设计存在差距。
因SOC与复位模块相关的逻辑未得到真正验证，很可能造成最终设计因复位模块相关方面存在缺陷导致SOC整体设计失败。
目前在FPGA平台对SOC验证时，因复位模块在FPGA中无法完全实现，对于与复位模块相关的验证，暂无验证解决方案，通常只能放弃验证或者只进行设计仿真。
发明内容
针对现有技术中的缺陷和不足，本发明提供了一种实现SOC复位模块的测试方法、实现SOC复位模块的测试装置及包括该实现SOC复位模块的测试装置的实现SOC复位模块的测试系统，可直接将设计的复位模块（主控MCU实现本复位模块）应用于FPGA验证平台，从而实现SOC整体功能逻辑验证。
作为本发明的第一个方面，提供一种实现SOC复位模块的测试方法，包括：
设置中断唤醒模式，中断包括比较器模块中断和输入管脚中断；
获取复位模块控制信号、SOC供电电压以及阈值电压；
判断所述复位模块控制信号是否发生变化，若是，则控制输入管脚中断；若否，则进一步判断所述SOC供电电压是否大于所述阈值电压；
若SOC供电电压大于阈值电压，则控制比较器模块中断；若SOC供电电压不大于阈值电压，则进入待机状态；
当所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并输出当前复位模块状态信号。
作为本发明的另一个方面，提供一种实现SOC复位模块的测试装置，所述实现SOC复位模块的测试装置包括：
设置模块，用于设置中断唤醒模式，中断包括比较器模块中断和输入管脚中断；
获取模块，用于获取复位模块控制信号、SOC供电电压以及阈值电压；
判断模块，用于判断所述复位模块控制信号是否发生变化，若是，则控制输入管脚中断；若否，则进一步判断所述SOC供电电压是否大于所述阈值电压，若SOC供电电压大于阈值电压，则控制比较器模块中断；若SOC供电电压不大于阈值电压，则进入待机状态；
处理模块，用于当所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并输出当前复位模块状态信号。
作为本发明的另一个方面，提供一种实现SOC复位模块的测试系统，包括主控MCU、比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器，所述主控MCU包括前文所述的实现SOC复位模块的测试装置，其中，所述主控MCU分别与比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器连接，所述比较器模块与所述DAC模块连接，所述第二GPIO管脚与所述定时器连接，所述第一GPIO管脚为所述输入管脚，其中，
所述DAC模块，用于产生阈值电压；
所述比较器模块，用于接收待测SOC发送的SOC供电电压以及DAC模块发送的阈值电压，及将所述SOC供电电压与阈值电压进行比较，当比较出所述SOC供电电压高于阈值电压时，则判断SOC供电正常；
所述第一GPIO管脚，用于接收并识别FPGA验证平台输出的复位模块控制信号；
所述第二GPIO管脚，用于输出当前复位模块状态信号；
所述定时器，用于输出时钟信号至所述第二GPIO管脚。
进一步地，还包括上位机和待测SOC，所述待测SOC包括所述FPGA验证平台，所述上位机和所述主控MCU连接，所述FPGA验证平台包括复位模块控制信号接口和复位模块状态信号接口；其中，所述FPGA验证平台通过所述复位模块控制信号接口将复位模块控制信号输出至所述第一GPIO管脚；所述主控MCU判断出所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并通过所述第二GPIO管脚将当前复位模块状态信号输出至所述复位模块状态信号接口。
进一步地，所述上位机用来配置上位机软件，在软件界面配置不同复位模块的关键参数，所述关键参数包括信号名称、信号间逻辑关系、信号时序以及输入信号幅度判限；所述上位机软件配置好后，自动生成所述主控MCU的运行程序代码，并烧录至所述主控MCU中；其中，所述上位机通过USB接口或者USB转换的通用协议接口与所述主控MCU连接通讯。
进一步地，还包括DC电源，所述DC电源为所述主控MCU、比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器供电。
进一步地，所述复位模块控制信号包括外部复位管脚复位信号、RESET指令复位信号、看门狗超时复位信号中的一种或多种。
进一步地，所述复位模块状态信号包括系统复位信号、模块复位状态信号中的一种或多种。
本发明提供的实现SOC复位模块的测试方法具有以下优点：可直接将设计的复位模块（本发明实现SOC复位模块的测试系统实现本复位模块）应用于FPGA验证平台，从而实现SOC整体功能逻辑验证。
附图说明
附图是用来提供对本发明的进一步理解，并且构成说明书的一部分，与下面的具体实施方式一起用于解释本发明，但并不构成对本发明的限制。
图1为本发明提供的实现SOC复位模块的测试方法的流程图。
图2为本发明提供的实现SOC复位模块的测试方法的一种具体实施方式流程图。
图3为本发明提供的实现SOC复位模块的测试系统的结构示意图。
图4为本发明提供的不同复位模块控制信号实现复位的逻辑框图。
具体实施方式
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互结合。下面将参考附图并结合实施例来详细说明本发明。
为了使本领域技术人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包括，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
在本实施例中提供了一种实现SOC复位模块的测试方法，图1为本发明提供的实现SOC复位模块的测试方法的流程图，图2为本发明提供的实现SOC复位模块的测试方法的一种具体实施方式流程图。
下面结合图1和图2对本发明实施例提供的实现SOC复位模块的测试方法的具体实现过程进行说明。
如图1所示，请同时参照图2，一种实现SOC复位模块的测试方法，包括：
S110、设置中断唤醒模式，中断包括比较器模块中断和输入管脚中断；
S120、获取复位模块控制信号、SOC供电电压以及阈值电压；
S130、判断所述复位模块控制信号是否发生变化，若是，则控制输入管脚中断；若否，则进一步判断所述SOC供电电压是否大于所述阈值电压；
S140、若SOC供电电压大于阈值电压，则控制比较器模块中断；若SOC供电电压不大于阈值电压，则进入待机状态；
S150、当所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并输出当前复位模块状态信号。
本发明提供的实现SOC复位模块的测试方法，可解决因缺少与设计相符的复位模块而造成无法在FPGA验证平台对SOC进行与复位模块相关的功能验证以及SOC系统整体运行功能验证的问题。
具体地，如图2所示，在设置中断唤醒模式之前，首先，定义输入控制信号管脚命名以及输入信号相互逻辑关系；然后，设置DAC模块，根据输入值输出模拟电压作为ACMP的比较电压；然后，设置ACMP模式，其中比较电压由DAC提供；然后，定义输出状态响应信号管脚命名；最后，设置TIMER定时延时，以提供不同输出状态需要的响应信号。
作为本发明的另一实施例，提供一种实现SOC复位模块的测试装置，其中，所述实现SOC复位模块的测试装置包括：
设置模块，用于设置中断唤醒模式，中断包括比较器模块中断和输入管脚中断；
获取模块，用于获取复位模块控制信号、SOC供电电压以及阈值电压；
判断模块，用于判断所述复位模块控制信号是否发生变化，若是，则控制输入管脚中断；若否，则进一步判断所述SOC供电电压是否大于所述阈值电压，若SOC供电电压大于阈值电压，则控制比较器模块中断；若SOC供电电压不大于阈值电压，则进入待机状态；
处理模块，用于当所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并输出当前复位模块状态信号。
作为本发明的另一实施例，提供一种实现SOC复位模块的测试系统，如图3所示，包括主控MCU、比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器，所述主控MCU包括前文所述的实现SOC复位模块的测试装置，其中，所述主控MCU分别与比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器连接，所述比较器模块与所述DAC模块连接，所述第二GPIO管脚与所述定时器连接，所述第一GPIO管脚为所述输入管脚，其中，
所述DAC模块，用于产生阈值电压；
所述比较器模块，用于接收待测SOC发送的SOC供电电压以及DAC模块发送的阈值电压，及将所述SOC供电电压与阈值电压进行比较，当比较出所述SOC供电电压高于阈值电压时，则判断SOC供电正常；
所述第一GPIO管脚，用于接收并识别FPGA验证平台输出的复位模块控制信号；
所述第二GPIO管脚，用于输出当前复位模块状态信号；
所述定时器，用于输出时钟信号至所述第二GPIO管脚。
优选地，还包括上位机和待测SOC，所述待测SOC包括所述FPGA验证平台，所述上位机和所述主控MCU连接，所述FPGA验证平台包括复位模块控制信号接口和复位模块状态信号接口；其中，所述FPGA验证平台通过所述复位模块控制信号接口将复位模块控制信号输出至所述第一GPIO管脚；所述主控MCU判断出所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并通过所述第二GPIO管脚将当前复位模块状态信号输出至所述复位模块状态信号接口。
具体地，（1）所示主控MCU一般为32位通用MCU，本发明的包括主控MCU的测试系统用于实现复位模块；（2）比较器模块，用于将SOC供电电压与DAC模块（数模转换模块）提供的阈值电压进行比较，当SOC供电电压高于阈值电压，则认为SOC供电正常，说明上电POR高于阈值并保持稳定或者掉电BOR虽有掉电但仍高于阈值保持稳定；（3）DAC模块（数模转换模块），用于通过配置的数值产生ACMP（比较器）需要的判限阈值电压，不同的SOC设计阈值电压会有不同，可通过DAC模块配置产生需要的阈值电压；（4）第一GPIO管脚为通用IO输入管脚，由几个IO组合而成，每个IO代表不同的定义，用于接收识别FPGA输出的控制信号；（5）第二GPIO管脚为通用IO输出管脚，由几个IO组合而成，每个IO代表不同的定义，用于发送复位模块状态信号，状态信号相互之间会有一定的时间延时，可通过TIMER模块定时来实现延时；（6）TIMER（定时器）：用于产生控制时钟输出的延时间隔，提供给第二GPIO管脚状态信号输出延时；（7）FPGA验证平台：用于实现SOC硬件设计的验证平台，SOC中的复位模块用本发明测试系统代替实现。
优选地，所述上位机用来配置上位机软件，在软件界面配置不同复位模块的关键参数，所述关键参数包括信号名称、信号间逻辑关系、信号时序以及输入信号幅度判限；所述上位机软件配置好后，自动生成所述主控MCU的运行程序代码，并烧录至所述主控MCU中；其中，所述上位机通过USB接口或者USB转换的通用协议接口与所述主控MCU连接通讯。
具体地，本发明提供的实现SOC复位模块的测试系统的整体实现流程如下：第一，上位机软件按照硬件设计配置复位模块；第二，上位机软件配置好后，自动生成所述主控MCU的运行程序代码，并烧录至所述主控MCU中；第三，所述主控MCU运行状态机，实现复位模块功能。
需要说明的是，复位模块实现内部状态机，具体如下：
（1）控制信号输入识别：用于识别与复位模块相关的控制信号，对不同的输入控制信号做出相应的处理；
（2）状态信号输出控制：当前操作状态信号输出，可通过内部定时进行时序控制输出；
（3）模拟电压产生输出：复位模块的模拟电压输出，配置不同的电压输出值；
（4）复位电压触发判断：复位端口检测到模拟电压输入，对电压输入作出判断并处理；
（5）待机：当前无操作，保持当前状态。
优选地，还包括DC电源，所述DC电源为所述主控MCU、比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器供电。
优选地，所述复位模块控制信号包括外部复位管脚复位信号、RESET指令复位信号、看门狗超时复位信号中的一种或多种。
优选地，所述复位模块状态信号包括系统复位信号、模块复位状态信号中的一种或多种。
如图4所示，SOC系统复位模块常用的复位方式有：上电复位（POR）、欠压复位（BOR）、外部复位管脚复位（NRST）、RESET指令复位（SWR），看门狗超时复位（WDTR）等，不同的复位模块控制信号通过逻辑与的方式实现复位，其中POR、BOR、NRST、SWR、WDRT等信号为输入信号，SYSRST为系统复位输出信号，另外根据不同的电路设计需要，也会有模块复位状态信号RST1、RST2等；复位模块基本工作原理可以简单的理解为对数字信号叠加模拟比较进行逻辑判断并输出具有一定延时状态响应信号。
本发明系统硬件主要分为两部分：复位模块硬件设计模块和复位测试激励模块，具体如下：
复位模块硬件设计模块：用于模拟实现硬件设计的复位模块，该部分主要实现硬件设计的复位模块功能，主要包括内部功能逻辑以及外部的接口定义，包括模拟信号和数字信号；该部分实现主要考虑因素：（1）逻辑功能上的实现与原硬件设计一致，具体实现可参考硬件设计代码或者设计文档；（2）模拟电压识别精度问题，主控MCU的ACMP精度可达毫伏级，符合复位模块识别精度需求；（3）数字信号输出的时序问题，主控MCU的TIMER定时功能可控制在微秒级以内，符合复位模块状态信号的时序需求；
复位测试激励模块：用于产生复位测试所需的激励信号，包括模拟电压输出以及数字信号控制；根据不同的验证需要，测试激励模块可通过主控MCU内部DAC、GPIO等功能模块实现，也可在本装置上外部添加激励模块。
本发明提供的实现SOC复位模块的测试方法具有以下优点：（1）可直接将设计的复位模块（本发明测试系统实现本复位模块）应用于FPGA验证平台，从而实现SOC整体功能逻辑验证；（2）可实现复位模块的输出信号时序上的控制，精度可达微秒以内；（3）对复位模块的模拟输入信号对电平设置，精度可在毫伏以内；（4）具有通用性，可广泛的应用于各种硬件设计的复位模块的应用实现；（5）配置灵活，可通过可视化的界面直接进行参数配置并自动生成复位模块。
可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。
Claims (8)
1.一种实现SOC复位模块的测试方法，其特征在于，所述实现SOC复位模块的测试方法包括：
设置中断唤醒模式，中断包括比较器模块中断和输入管脚中断；
获取复位模块控制信号、SOC供电电压以及阈值电压；
判断所述复位模块控制信号是否发生变化，若是，则控制输入管脚中断；若否，则进一步判断所述SOC供电电压是否大于所述阈值电压；
若SOC供电电压大于阈值电压，则控制比较器模块中断；若SOC供电电压不大于阈值电压，则进入待机状态；
当所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并输出当前复位模块状态信号。
2.一种实现SOC复位模块的测试装置，其特征在于，所述实现SOC复位模块的测试装置包括：
设置模块，用于设置中断唤醒模式，中断包括比较器模块中断和输入管脚中断；
获取模块，用于获取复位模块控制信号、SOC供电电压以及阈值电压；
判断模块，用于判断所述复位模块控制信号是否发生变化，若是，则控制输入管脚中断；若否，则进一步判断所述SOC供电电压是否大于所述阈值电压，若SOC供电电压大于阈值电压，则控制比较器模块中断；若SOC供电电压不大于阈值电压，则进入待机状态；
处理模块，用于当所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并输出当前复位模块状态信号。
3.一种实现SOC复位模块的测试系统，其特征在于，包括主控MCU、比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器，所述主控MCU包括权利要求2所述的实现SOC复位模块的测试装置，其中，所述主控MCU分别与比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器连接，所述比较器模块与所述DAC模块连接，所述第二GPIO管脚与所述定时器连接，所述第一GPIO管脚为所述输入管脚，其中，
所述DAC模块，用于产生阈值电压；
所述比较器模块，用于接收待测SOC发送的SOC供电电压以及DAC模块发送的阈值电压，及将所述SOC供电电压与阈值电压进行比较，当比较出所述SOC供电电压高于阈值电压时，则判断SOC供电正常；
所述第一GPIO管脚，用于接收并识别FPGA验证平台输出的复位模块控制信号；
所述第二GPIO管脚，用于输出当前复位模块状态信号；
所述定时器，用于输出时钟信号至所述第二GPIO管脚。
4.根据权利要求3所述的实现SOC复位模块的测试系统，其特征在于，还包括上位机和待测SOC，所述待测SOC包括所述FPGA验证平台，所述上位机和所述主控MCU连接，所述FPGA验证平台包括复位模块控制信号接口和复位模块状态信号接口；其中，所述FPGA验证平台通过所述复位模块控制信号接口将复位模块控制信号输出至所述第一GPIO管脚；所述主控MCU判断出所述输入管脚中断或所述比较器模块中断后，根据当前所述复位模块控制信号做出相应的处理，并通过所述第二GPIO管脚将当前复位模块状态信号输出至所述复位模块状态信号接口。
5.根据权利要求4所述的实现SOC复位模块的测试系统，其特征在于，所述上位机用来配置上位机软件，在软件界面配置不同复位模块的关键参数，所述关键参数包括信号名称、信号间逻辑关系、信号时序以及输入信号幅度判限；所述上位机软件配置好后，自动生成所述主控MCU的运行程序代码，并烧录至所述主控MCU中；其中，所述上位机通过USB接口或者USB转换的通用协议接口与所述主控MCU连接通讯。
6.根据权利要求3所述的实现SOC复位模块的测试系统，其特征在于，还包括DC电源，所述DC电源为所述主控MCU、比较器模块、DAC模块、第一GPIO管脚、第二GPIO管脚以及定时器供电。
7.根据权利要求3所述的实现SOC复位模块的测试系统，其特征在于，所述复位模块控制信号包括外部复位管脚复位信号、RESET指令复位信号、看门狗超时复位信号中的一种或多种。
8.根据权利要求3所述的实现SOC复位模块的测试系统，其特征在于，所述复位模块状态信号包括系统复位信号、模块复位状态信号中的一种或多种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011018437.XA CN112162188B (zh) | 2020-09-24 | 2020-09-24 | 一种实现soc复位模块的测试方法、装置及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011018437.XA CN112162188B (zh) | 2020-09-24 | 2020-09-24 | 一种实现soc复位模块的测试方法、装置及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112162188A true CN112162188A (zh) | 2021-01-01 |
| CN112162188B CN112162188B (zh) | 2024-06-04 |
Family
ID=73862916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011018437.XA Active CN112162188B (zh) | 2020-09-24 | 2020-09-24 | 一种实现soc复位模块的测试方法、装置及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112162188B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113866604A (zh) * | 2021-09-26 | 2021-12-31 | 合肥甘尧电子科技有限公司 | 一种芯片测试模式控制系统及控制方法 |
| WO2023061327A1 (zh) * | 2021-10-12 | 2023-04-20 | 北京百度网讯科技有限公司 | 核心板复位方法、装置、设备、存储介质以及程序产品 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003122593A (ja) * | 2001-10-09 | 2003-04-25 | Nec Microsystems Ltd | インサーキットエミュレータリセット回路及びそれを有するインサーキットエミュレータ |
| CN101354674A (zh) * | 2007-07-26 | 2009-01-28 | 北京神州龙芯集成电路设计有限公司 | 一种实现硬件级验证的方法及装置 |
| US20160231378A1 (en) * | 2015-02-06 | 2016-08-11 | Freescale Semiconductor, Inc. | Apparatus and method for self-testing an integrated circuit |
| CN106680697A (zh) * | 2016-12-08 | 2017-05-17 | 西安电子科技大学 | 一种数字信号处理器试验检测装置 |
| US20180189156A1 (en) * | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Reset isolation for an embedded safety island in a system on a chip |
| US20190086474A1 (en) * | 2017-09-20 | 2019-03-21 | Stmicroelectronics International N.V. | Circuitry for testing non-maskable voltage monitor for power management block |
| CN111339731A (zh) * | 2020-01-21 | 2020-06-26 | 中国人民解放军军事科学院国防科技创新研究院 | 一种面向SoC的FPGA验证平台和验证方法 |
-
2020
- 2020-09-24 CN CN202011018437.XA patent/CN112162188B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003122593A (ja) * | 2001-10-09 | 2003-04-25 | Nec Microsystems Ltd | インサーキットエミュレータリセット回路及びそれを有するインサーキットエミュレータ |
| CN101354674A (zh) * | 2007-07-26 | 2009-01-28 | 北京神州龙芯集成电路设计有限公司 | 一种实现硬件级验证的方法及装置 |
| US20160231378A1 (en) * | 2015-02-06 | 2016-08-11 | Freescale Semiconductor, Inc. | Apparatus and method for self-testing an integrated circuit |
| CN106680697A (zh) * | 2016-12-08 | 2017-05-17 | 西安电子科技大学 | 一种数字信号处理器试验检测装置 |
| US20180189156A1 (en) * | 2016-12-30 | 2018-07-05 | Texas Instruments Incorporated | Reset isolation for an embedded safety island in a system on a chip |
| US20190086474A1 (en) * | 2017-09-20 | 2019-03-21 | Stmicroelectronics International N.V. | Circuitry for testing non-maskable voltage monitor for power management block |
| CN111339731A (zh) * | 2020-01-21 | 2020-06-26 | 中国人民解放军军事科学院国防科技创新研究院 | 一种面向SoC的FPGA验证平台和验证方法 |
Non-Patent Citations (1)
| Title |
|---|
| 麻晓博 等: "PowerPC桥/存储器控制器FPGA验证平台的设计", 航空计算技术, vol. 38, no. 06, 30 November 2008 (2008-11-30), pages 107 - 110 * |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113866604A (zh) * | 2021-09-26 | 2021-12-31 | 合肥甘尧电子科技有限公司 | 一种芯片测试模式控制系统及控制方法 |
| WO2023061327A1 (zh) * | 2021-10-12 | 2023-04-20 | 北京百度网讯科技有限公司 | 核心板复位方法、装置、设备、存储介质以及程序产品 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112162188B (zh) | 2024-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7987389B2 (en) | System and method for testing sleep and wake functions of computer | |
| CN104020704B (zh) | I/o口模拟spi接口的迷你嵌入式控制器装置和方法 | |
| CN109799806B (zh) | 一种阀控装置仿真测试方法与系统 | |
| CN112162188B (zh) | 一种实现soc复位模块的测试方法、装置及系统 | |
| CN107656856B (zh) | 一种基于cpld的系统状态显示方法及装置 | |
| US20110314322A1 (en) | Time synchronization system and server using same | |
| CN105446933B (zh) | 多核心处理器的调试系统与调试方法 | |
| CN108594792B (zh) | 一种双向车载充电机硬件在环测试系统和测试设备 | |
| WO2018129893A1 (zh) | 一种基于硬件在环设备的测试系统 | |
| CN204086979U (zh) | 一种电动汽车电机控制器硬件在环测试系统 | |
| CN101192073B (zh) | 更新基板管理控制器的计时时间的方法 | |
| CN104635722A (zh) | 一种异常断电模拟测试装置 | |
| CN104572383A (zh) | 一种基于ate的mcu/soc芯片的测试方法 | |
| CN103699112A (zh) | 基于io信号故障仿真的航电自检测验证设备及其验证方法 | |
| CN203894630U (zh) | 一种电动汽车电池管理系统的仿真调试装置 | |
| CN107678871B (zh) | 一种电子设备开机方法及电子设备 | |
| TWI528161B (zh) | 資料傳輸系統以及資料傳輸方法 | |
| CN105608278B (zh) | 一种基于OpenPower平台的上电时序配置方法 | |
| CN103135728B (zh) | 电源开机控制方法及其系统 | |
| CN105824650B (zh) | 计算机系统、可适性休眠控制模块及其控制方法 | |
| CN215268313U (zh) | 域控制器系统级网络自动化测试系统 | |
| CN106406154B (zh) | 侦错系统及其控制方法 | |
| CN112769968B (zh) | 断路器、机柜、系统、地址获取方法及设备 | |
| GB2539788A (en) | Debug trigger interface for non-debug domain system reset | |
| CN210776653U (zh) | 通过可编程逻辑芯片制作的通用型SoC开发板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |