CN112152449A - 直流-直流转换器 - Google Patents

Abstract

本发明提供一种直流‑直流转换器，其还包括：输出电路，其包括电感、第一功率晶体管和第二功率晶体管；控制电路，其被配置的：在负载低于预定值且所述输出电压大于等于设定标准值的第一比例时，由单脉冲模式进入休眠状态，在负载高于预定值或所述输出电压小于等于设定标准值的第二比例时，由休眠状态退回单脉冲模式；在单脉冲模式的每个周期内，先控制第一功率晶体管导通，第二功率晶体管断开，再控制第一功率晶体管断开，第二功率晶体管导通，在电感电流到达零时，如果所述单脉冲模式的这个周期还未结束，则进入空闲状态。这样，可以有效的降低输出电压的纹波，也能在极轻载时进入休眠状态，从而极大的降低电路的静态电流。

Description

直流-直流转换器

技术领域

本发明涉及电源转换技术领域，尤其涉及一种直流-直流转换器。

背景技术

传统结构的DC-DC(直流-直流)转换器，在轻载时很难同时满足低纹波和低静态功耗的要求。传统架构中，在轻载时为了得到高效率和降低待机功耗，往往采用burst mode(突发模式)，其波形如下图1所示。

在此模式时，当输出电压VOUT高于设定标准值1％后，进入休眠(sleep)状态。当输出电压低于设定标准值的100.5％时，即退出休眠状态。那么输出纹波至少为VOUT*0.5％。而由于比较器等电路的误差和延时，在最坏的情况下采用此方法轻载纹波会远大于VOUT*0.5％。设定退出休眠状态的比较器延时为t₁，相关模块从休眠状态恢复到正常状态的时间为t₂,则额外增加的纹波电压ΔV_OUT为：

其中C_O为负载电容，I_O为负载电流。在较轻载时I_O越大，额外增加的输出的纹波越大。而在低功耗的设计中，由于电流极低，比较器的延时t₁和相关电路的恢复时间都会比较长，因此总的输出电压纹波会远超出设定的V_OUT*0.5％。

为了降低轻载纹波，有的会采用单脉冲(single pulse)模式。此模式在轻载时，每个周期两个功率晶体管只开关一次，之后进入空闲(Idle)状态，直到输出电压VOUT低于设定标准值，才开启下一周期，图2所示，其中I_L为电感电流。因为每个周期两个功率晶体管只开关一次，因此输出电压的纹波可以得到较好的控制。但这样直流-直流转换器无法进入休眠模式，从而无法降低空载时芯片的待机功耗。采用此模式的芯片静态功耗通常为25uA或以上。

因此，有必要提出一种改进的方案来克服上述问题。

发明内容

本发明的目的在于提供一种直流-直流转换器，其可以有效的降低输出电压的纹波，也能在极轻载时进入休眠状态，从而极大的降低电路的静态电流。

为实现发明目的，根据本发明的一个方面，本发明提供一种直流-直流转换器，其还包括：输出电路，被配置的将输入电压转换成输出电压，其包括电感、第一功率晶体管和第二功率晶体管；控制电路，其被配置的：在负载低于预定值且所述输出电压大于等于设定标准值的第一比例时，由单脉冲模式进入休眠状态，在负载高于预定值或所述输出电压小于等于设定标准值的第二比例时，由休眠状态退回单脉冲模式，第二比例低于第一比例；在单脉冲模式的每个周期内，先控制第一功率晶体管导通，第二功率晶体管断开，此时电感电流逐渐增大，再控制第一功率晶体管断开，第二功率晶体管导通，此时电感电流逐渐减小，在电感电流到达零时，如果所述单脉冲模式的这个周期还未结束，则进入空闲状态，此时控制第一功率晶体管和第二功率晶体管均断开，直到下一个周期开始。

针对传统的DCDC轻载控制模式不能很好的控制输出电压纹波和静态功耗的问题，本发明结合传统burst(突发)模式和single pulse(单脉冲)模式各自的优点，同时又规避了它们各自的缺点。在较轻载时，电路工作在single pulse模式，这样可以有效的降低输出电压的纹波，当负载进一步降低时，则工作在single pulse和burst混合模式下。这样既能降低输出电压纹波，也能在极轻载时进入休眠状态，从而极大的降低电路的静态电流。

附图说明

图1为直流-直流转换器在突发模式下的波形示意图；

图2为直流-直流转换器在单脉冲模式下的波形示意图；

图3为本发明中的直流-直流转换器在一个实施例中的电路原理图；

图4为图3中的误差放大钳位电路在一个实施例中的电路原理图；

图5为本发明中的直流-直流转换器的波形示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明，本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。

本发明提出一种直流-直流转换器，其可以有效的降低输出电压的纹波，也能在极轻载时进入休眠状态，从而极大的降低电路的静态电流。

图3为本发明中的直流-直流转换器在一个实施例中的电路原理图。如图3所示的，所述直流-直流转换器包括输出电路200和控制电路300。

所述输出电路310用于将输入电压VIN转换成输出电压VOUT。在一个实施例中，所述输出电压VOUT可以高于所述输入电压VIN，可以将其称之为升压型直流-直流转换器。如图3所示，所述输出电路200包括第一功率晶体管M_LSD和第二功率晶体管M_HSD，第一功率晶体管M_LSD和第二功率晶体管M_HSD之间的节点被称为中间节点SW。所述输出电路300包括输入端和输出端，所述输入端接收输入电压VIN，所述输出端提供输出电压VOUT，输入端也可以被标记为VIN，输出端也可以被标记为VOUT。所述输出电路200还可以包括电感L，第一功率晶体管M_LSD和第二功率晶体管M_HSD被控制的交替的导通以实现电压转换。作为一个基本原则，第一功率晶体管M_LSD和第二功率晶体管M_HSD不会同时导通，即第一功率晶体管M_LSD导通时，第二功率晶体管M_HSD截止或断开，第二功率晶体管M_HSD导通时，第一功率晶体管M_LSD截止。优选的，所述电感L可以被设置于芯片外，而其他电路部分可以被集成于芯片内。所述直流-直流转换器还包括连接于输出端的输出电容Co和负载电阻Ro。

图3中的输出电路200为升压型输出电路，在另一个实施例中，也可以采用降压型输出电路，此时电感L、第一功率晶体管M_LSD和第二功率晶体管M_HSD的连接关系会调整，具体连接关系属于现有技术，此处不再描述。

所述控制电路300被配置的：在负载低于预定值且所述输出电压VOUT大于等于设定标准值的第一比例时，由单脉冲模式(Single Pulse)进入休眠状态(Sleep)，在负载高于预定值或所述输出电压VOUT小于等于设定标准值的第二比例时，由休眠状态退回单脉冲模式，第二比例低于第一比例；在单脉冲模式的每个周期内，先控制第一功率晶体管M_LSD导通，第二功率晶体管M_LSD断开或截止，此时电感L电流逐渐增大，再控制第一功率晶体管M_LSD断开，第二功率晶体管M_HSD导通，此时电感L电流逐渐减小，在电感电流到达零时，如果所述单脉冲模式的这个周期还未结束，则进入空闲(Idle)状态，此时控制第一功率晶体管M_LSD和第二功率晶体管M_HSD均断开，直到下一个周期开始。如果所述单脉冲模式的这个周期结束，所述电感电流仍未回复到零时，此时意味着，负载已经比较重了，单脉冲模式已经无法承担这么重的负载了，则进入连续工作模式，此时第一功率晶体管M_LSD和第二功率晶体管M_LSD被连续的交替导通和断开，即第一功率晶体管M_LSD导通时第二功率晶体管M_LSD断开，之后变为第一功率晶体管M_LSD断开时第二功率晶体管M_LSD导通，最后再变为第一功率晶体管M_LSD导通时第二功率晶体管M_LSD断开，如此交替往复，没有空闲状态了。

在一个实施例中，所述第一比例可以是101％，所述第二比例可以是100.5％，第一比例和第二比例也可以设置为其他值。在休眠状态下，除了必要的比如后续将要提到的电压迟滞比较器等模块仍工作外，其余模块都会关断，因此在休眠状态，控制电路的静态电流可以低至1uA附近。

结合图4所示的，所述控制电路300包括电压采样电路310、误差放大电路EA320、误差放大钳位电路330。图4为图3中的误差放大钳位电路330在一个实施例中的电路原理图。所述误差放大钳位电路330内包括周期信号产生电路332。

所述电压采样电路310采样所述输出电压VOUT得到反馈电压VFB。如图3所示的，所述电压采样电路310包括串联在输出电压VOUT和接地端之间的电阻R1和R2，两个电阻的中间节点输出所述反馈电压VFB。所述误差放大电路EA320基于所述反馈电压VFB和输出参考电压VREF得到误差放大电压VEA，基于所述输出参考电压VREF确定所述输出电压VOUT的设定标准值。所述周期信号产生电路332产生时钟周期信号EN_NEXT_CYCLE，所述时钟周期信号EN_NEXT_CYCLE的周期是一充电电流的函数，其中所述充电电流是基于所述误差放大电压EA生成的并且其最小值被钳位为第二基准电流IB2，基于所示时钟周期信号确定所述单脉冲模式的周期。

如图4所示的，所述周期信号产生电路332包括：储能电容C1、放电电流源IB1、充电电流产生电路、重置电路、周期信号输出单元。放电电流源IB1提供第一基准电流IB1对所述储能电容C1进行放电。充电电流产生电路基于误差放大电压VEA产生给所述储能电容C1充电的充电电流Ic，所述充电电流Ic的最小值被钳位为第二基准电流IB2。重置电路根据单脉冲信号(One Shot)将所述储能电容C1快速放电至初始电平，比如所述初始电平为地电平。周期信号输出单元输出的时钟周期信号EN_NEXT_CYCLE在储能电容C1的电压由初始电平上升至翻转阈值V_T时发生翻转，基于第一功率晶体管的驱动信号LSD_GT产生所述单脉冲信号(One Shot)的产生，促使所述重置电路将所述储能电容C1快速放电至初始电平，随后所述时钟周期信号EN_NEXT_CYCLE再次翻转并保持直到储能电容C1的电压再次由初始电平上升至翻转阈值V_T。

结合图3和图4所示的，所述误差放大钳位电路330内还包括负载检测电路333。所述负载检测电路333配置来检测负载是否低于预定值，并输出轻负载检测指示信号LOW_CLAMP。

结合图3和图4所示的，所述控制电路300还包括电感电流检测电路(未示出)、电流比较电路350、零点检测电路390，所述误差放大钳位电路330内还包括峰值参考电流电路331。所述峰值参考电流电路331提供峰值参考电流I_EA，所述峰值参考电流I_EA是基于误差放大电压VEA生成的并且其最小值被钳位为第四基准电流IB4(即I_LOW_CLAMP)。所述电感电流检测电路提供电感电流的采样电流I_IND。所述电流比较电路350比较所述采样电流I_IND和所述峰值参考电流I_EA，并输出指示电感电流是否到达峰值参考电流的指示信号H_IEA。所述零点检测电路390检测所述电感电流的采样电流I_IND即电感电流是否到达零点，并输出电感电流是否达到零点的指示信号。所述控制电路300在电感电流的采样电流I_IND达到所述峰值参考电流I_EA时，控制第一功率晶体管M_LSD由导通翻转为断开，第二功率晶体管M_HSD由断开翻转为导通，在所述电感电流到达零点时，如果所述单脉冲模式的这个周期还未结束，则进入空闲状态Idle，此时控制第一功率晶体管M_LSD和第二功率晶体管M_HSD均断开，直到下一个周期开始。

如图3所示，所述控制电路300包括电压迟滞比较器340。所述电压迟滞比较器340基于所述反馈电压VFB和休眠参考电压VREF_SLP得到输出电压指示信号VOUT_H。基于所述休眠参考电压VREF_SLP以及电压迟滞比较器的迟滞参数确定所述输出电压VOUT的设定标准值的第一比例以及第二比例，比如第一比例为101％，第二比例为100.5％。所述控制电路300还包括逻辑门，如图3所示的与门(AND)，其接收反映负载是否低于预定值的轻负载检测指示信号lOW_CLAMP，以及反映所述输出电压是否大于等于设定标准值的第一比例以及所述输出电压是否小于等于设定标准值的第二比例的输出电压指示信号VOUT_H，其输出指示是否休眠的休眠指示信号SLEEP。

如图3所示，所述控制电路300包括：逻辑电路360和驱动电路370。所述逻辑电路360被配置的接收各种信号以确定所述直流-直流转换器的工作状态。所述各种信号包括指示电感电流是否到达峰值参考电流的指示信号H_IEA，指示电感电流是否达到零点的指示信号，休眠指示信号SLEEP以及时钟周期信号EN_NEXT_CYCLE。所述逻辑电路360根据各种信号产生所述控制电路300希望实现的控制逻辑。所述驱动电路370被配置的产生驱动信号LSD_GT给第一功率晶体管L_HSD，产生驱动信号HSD_GT给第二功率晶体管M_HSD。

如图3所示的，所述控制电路300包括单脉冲电路380，所述单脉冲电路380根据驱动信号LSD_GT产生单脉冲信号One_shot，并提供给所述周期信号产生电路332的重置电路。

所述逻辑电路360在所述时钟周期信号EN_NEXT_CYCLE由一个持续一段时间的电平翻转为另一个电平时，所述单脉冲模式的一个周期开始，驱动信号LSD_GT跳变为有效促使第一功率晶体管导通，此时所述单脉冲电路380根据驱动信号LSD_GT产生单脉冲信号One_shot，该单脉冲信号One_shot促使所述周期信号产生电路332的重置电路动作使得所述储能电容C1被快速放电至初始电平，随后所述时钟周期信号EN_NEXT_CYCLE再次翻转为原来的电平并持续一段时间，直到下一次翻转，即所述单脉冲模式的下一个周期开始。所述时钟周期信号EN_NEXT_CYCLE是一个脉冲信号。

结合图4所示，在所述周期信号产生电路332中，所述储能电容C1耦接于节点A和接地端之间。所述周期信号输出单元包括两个级联的反相器INV1和INV2，前端的反相器INV1的输入端耦接至节点A，末端的反相器INV2的输出端输出所述时钟周期信号EN_NEXT_CYCLE。所述重置电路包括晶体管M8，所述晶体管M8耦接于节点A和接地端之间，所述晶体管M8的栅极接收所述单脉冲信号One_shot。所述充电电流产生电路包括PMOS晶体管M5、M6、M7，NMOS晶体管M3和M4、第二基准电流源IB2、电阻R4和R3。

其中PMOS晶体管M5、M6、M7的源级均连接电源端VDD，PMOS晶体管M6、M7的栅极互连，PMOS晶体管M6的漏级耦接至节点A，PMOS晶体管M7的漏级耦接至NMOS晶体管的漏级，PMOS晶体管M5的栅极耦接于第二基准电流源IB2的输出端，第二基准电流源IB2的输入端耦接于电源端VDD，PMOS晶体管M5的漏级耦接于NMOS晶体管M4的栅极，NMOS晶体管M3和M4的栅极均耦接至所述误差放大电路的输出端，NMOS晶体管M3的源级通过电阻R3耦接至接地端，NMOS晶体管M4的源级通过电阻R4耦接至接地端，NMOS晶体管M4的漏级耦接至第二基准电流源IB2的输出端。

结合图4所示，所述负载检测电路333包括：第二基准电流源IB2、第三基准电流源IB3，NMOS晶体管M11、M4、反相器INV3、电阻R4。第二基准电流源IB2的输入端耦接于电源端VDD，NMOS晶体管M4的栅极耦接至所述误差放大电路的输出端，NMOS晶体管M4的源级通过电阻R4耦接至接地端，NMOS晶体管M4的漏级耦接至第二基准电流源IB2的输出端。NMOS晶体管M11的栅极耦接于第二基准电流源IB2的输出端，源级耦接于接地端，漏级耦接于第三基准电流源IB3的输出端，第三基准电流源IB3的输入端耦接于电源端，反相器INV3的输入端耦接于NMOS晶体管M11的漏级，反相器INV3的输出端输出轻负载检测指示信号，在所述轻负载检测指示信号LOW_CLAMP有效时表示负载低于预定值。

如图4所示，第二基准电流源IB2、NMOS晶体管M4和电阻R4是所述负载检测电路333和所述周期信号产生电路332共用的。

如图4所示的，所述峰值参考电流电路331包括NMOS晶体管M1、M2、M9、M10，电阻R1\R2、R9、R10，第四基准电流源IB4。NMOS晶体管M1、M2的栅极均与所述误差放大电路的输出端相连，NMOS晶体管M1的源级通过电阻R1耦接于接地端，NMOS晶体管M2的源级通过电阻R2耦接于接地端，NMOS晶体管M1的漏级输入峰值参考电流I_EA，NMOS晶体管M2的漏级连接第四基准电流源IB4的输出端，第四基准电流源IB4的输入端耦接于电源端VDD，NMOS晶体管M9、M10的栅极相连，NMOS晶体管M9的源级通过电阻R9耦接于接地端，NMOS晶体管M10的源级通过电阻R10耦接于接地端，NMOS晶体管M9的漏级耦接于NMOS晶体管M1的漏级，NMOS晶体管M10的漏级耦接于NMOS晶体管M2的漏级和NMOS晶体管M10的栅极。

下面结合图4对本发明的原理进行示例性的介绍。

在轻载时，VFB电压略微超出VREF，但是由于M1、M2、M3、M4、M9和M10的W/L(长宽比)相等，且它们源极所接电阻也相等，因此I_EA的最小值被钳位至第四基准电流I_LOW_CLAMP.由于I_EA的最小值可设，因此每开关功率晶体管一次，电感L的峰值电流不会过小，从而保证了轻载时的效率不至于太低。又由于M4、IB2和M5的负反馈低钳位作用，M4、M3、M2和M1的最小电流约为的基准电流IB2。

图4中，在功率晶体管M_LSD开启时，通过单脉冲电路380产生一个高脉冲，将C1的上极板电压VC拉至0。设定反相器INV2的翻转阈值电压为VT，则轻载时最长的空闲Idle时间约为：

其中T为在single pulse模式下一个电感电流由0增加到峰值再降为0的时间，如图2所示。

图5为本发明中的直流-直流转换器的波形示意图。当负载工作在较轻载时，M1、M3和M4的电流都大于IB2，也就是M6的电流也大于IB2，空闲时间tidle时间低于t_max时，电路工作在单脉冲模式。当负载进一步降低时,VOUT继续升高，VEA进一步降低，直到VEA已被M4、M5和IB2形成的负反馈环路钳位，LOW_CLAMP信号变高。M4、M3、M7和M6的电流被钳位至IB2时，t_idle才达到t_max。当t_idle达到t_max时，信号EN_NEXT_CYCLE又送出下一个脉冲，由于负载极低，输出电压在Idle期间内降低的很小，因此在下一周期内，输出电压会继续上升。这样VOUT经过几次上升后，最终输出电压超出设定标准值的1％，当图3中的VOUT_H和LOW_CLAMP信号都为高时，控制电路300即进入休眠模式。在休眠模式仅图3中的HYS_VCOMP等几个模块在工作，其余的模块都被关断。因此在Sleep模式芯片的电流可以低至1uA附近。

当输出电压低于设定标准值的100.5％时，电路又开启。由于此时是极轻载，I_O已经非常低，根据公式(1)，比较器HYS_VCOMP的延时和相关模块的恢复时间不会对输出电压纹波造成大的影响。

综上所示的，针对传统的DCDC轻载控制模式不能很好的控制输出电压纹波和静态功耗的问题，本发明结合传统burst模式和single pulse模式各自的优点，同时又规避了它们各自的缺点。在较轻载时，电路工作在single pulse模式，这样可以有效的降低输出电压的纹波，当负载进一步降低时，则工作在single pulse和burst混合模式下。这样既能降低输出电压纹波，也能在极轻载时进入sleep状态，从而极大的降低电路的静态电流。具体的，整个负载范围内能将纹波控制在50mV以内，空载时静态电流在1uA以内。

本发明不仅可以应用到升压型直流-直流转换器，同时也可应用到降压型直流-直流转换器。

在本发明中，“连接”、“相连”、“连”、“接”、“耦接”等表示电性连接的词语，如无特别说明，则表示直接或间接的电性连接，所述间接连接包括通过电阻、电容、电感、晶体管、滤波器等电子元器件或单元连接。

以上所述仅为本发明的较佳实施方式，本发明的保护范围并不以上述实施方式为限，但凡本领域普通技术人员根据本发明揭示内容所作的等效修饰或变化，皆应纳入权利要求书中记载的保护范围内。

Claims (11)

1.一种直流-直流转换器，其特征在于，其还包括：

输出电路，被配置的将输入电压转换成输出电压，其包括电感、第一功率晶体管和第二功率晶体管；

控制电路，其被配置的：

在负载低于预定值且所述输出电压大于等于设定标准值的第一比例时，由单脉冲模式进入休眠状态，在负载高于预定值或所述输出电压小于等于设定标准值的第二比例时，由休眠状态退回单脉冲模式，第二比例低于第一比例；

在单脉冲模式的每个周期内，先控制第一功率晶体管导通，第二功率晶体管断开，此时电感电流逐渐增大，再控制第一功率晶体管断开，第二功率晶体管导通，此时电感电流逐渐减小，在电感电流到达零时，如果所述单脉冲模式的这个周期还未结束，则进入空闲状态，此时控制第一功率晶体管和第二功率晶体管均断开，直到下一个周期开始。

2.如权利要求1所述的直流-直流转换器，其特征在于，所述控制电路包括：

电压采样电路，其采样所述输出电压得到反馈电压；

误差放大电路，其基于所述反馈电压和输出参考电压得到误差放大电压，基于所述输出参考电压确定所述输出电压的设定标准值；

周期信号产生电路，其产生时钟周期信号，所述时钟周期信号的周期是一充电电流的函数，其中所述充电电流是基于误差放大电压生成的并且其最小值被钳位为第二基准电流，基于所示时钟周期信号确定所述单脉冲模式的周期，

如果所述单脉冲模式的这个周期结束，所述电感电流仍未回复到零时，则进入连续工作模式，此时第一功率晶体管和第二功率晶体管被连续的交替导通和断开。

3.如权利要求2所述的直流-直流转换器，其特征在于，所述周期信号产生电路包括：

储能电容C1；

放电电流源，其提供第一基准电流对所述储能电容进行放电；

充电电流产生电路，其基于误差放大电压产生给所述储能电容C1充电的充电电流，所述充电电流的最小值被钳位为第二基准电流；

重置电路，其根据单脉冲信号将所述储能电容C1快速放电至初始电平；

周期信号输出单元，其输出的时钟周期信号在储能电容C1的电压由初始电平上升至翻转阈值时发生翻转，基于第一功率晶体管的驱动信号LSD_GT产生所述单脉冲信号。

4.如权利要求3所述的直流-直流转换器，其特征在于，

所述储能电容C1耦接于节点A和接地端之间；

所述周期信号输出单元包括两个级联的反相器，前端的反相器的输入端耦接至节点A，末端的反相器的输出端输出所述时钟周期信号；

所述重置电路包括晶体管M8，所述晶体管M8耦接于节点A和接地端之间，所述晶体管M8的栅极接收所述单脉冲信号；

所述充电电流产生电路包括PMOS晶体管M5、M6、M7，NMOS晶体管M3和M4、第二基准电流源IB2、电阻R4和R3，

其中PMOS晶体管M5、M6、M7的源级均连接电源端VDD，PMOS晶体管M6、M7的栅极互连，PMOS晶体管M6的漏级耦接至节点A，PMOS晶体管M7的漏级耦接至NMOS晶体管的漏级，PMOS晶体管M5的栅极耦接于第二基准电流源IB2的输出端，第二基准电流源IB2的输入端耦接于电源端VDD，PMOS晶体管M5的漏级耦接于NMOS晶体管M4的栅极，NMOS晶体管M3和M4的栅极均耦接至所述误差放大电路的输出端，NMOS晶体管M3的源级通过电阻R3耦接至接地端，NMOS晶体管M4的源级通过电阻R4耦接至接地端，NMOS晶体管M4的漏级耦接至第二基准电流源IB2的输出端。

5.如权利要求2所述的直流-直流转换器，其特征在于，所述控制电路包括：负载检测电路，被配置来检测负载是否低于预定值，并输出轻负载检测指示信号。

6.如权利要求5所述的直流-直流转换器，其特征在于，

所述负载检测电路包括：第二基准电流源IB2、第三基准电流源IB3，NMOS晶体管M11、M4、反相器INV3、电阻R4，

第二基准电流源IB2的输入端耦接于电源端VDD，NMOS晶体管M4的栅极耦接至所述误差放大电路的输出端，NMOS晶体管M4的源级通过电阻R4耦接至接地端，NMOS晶体管M4的漏级耦接至第二基准电流源IB2的输出端，

NMOS晶体管M11的栅极耦接于第二基准电流源IB2的输出端，源级耦接于接地端，漏级耦接于第三基准电流源IB3的输出端，第三基准电流源IB3的输入端耦接于电源端，反相器INV3的输入端耦接于NMOS晶体管M11的漏级，反相器INV3的输出端输出轻负载检测指示信号，在所述轻负载检测指示信号有效时表示负载低于预定值。

7.如权利要求2所述的直流-直流转换器，其特征在于，所述控制电路包括：

峰值参考电流电路，其提供峰值参考电流，所述峰值参考电流是基于误差放大电压生成的并且其最小值被钳位为第四基准电流，

电感电流检测电路，其提供电感电流的采样电流；

电流比较电路，其比较所述采样电流和所述峰值参考电流，

零点检测电路，其检测所述电感电流是否到达零点；

所述控制电路在电感电流的采样电流达到所述峰值参考电流时，控制第一功率晶体管由导通翻转为断开，第二功率晶体管由断开翻转为导通。

8.如权利要求7所述的直流-直流转换器，其特征在于，

所述峰值参考电流电路包括NMOS晶体管M1、M2、M9、M10，电阻R1、R2、R9、R10，第四基准电流源IB4，

NMOS晶体管M1、M2的栅极均与所述误差放大电路的输出端相连，NMOS晶体管M1的源级通过电阻R1耦接于接地端，NMOS晶体管M2的源级通过电阻R2耦接于接地端，NMOS晶体管M1的漏级输入峰值参考电流I_EA，NMOS晶体管M2的漏级连接第四基准电流源IB4的输出端，第四基准电流源IB4的输入端耦接于电源端VDD，第四基准电流源IB4提供第四基准电流，

NMOS晶体管M9、M10的栅极相连，NMOS晶体管M9的源级通过电阻R9耦接于接地端，NMOS晶体管M10的源级通过电阻R10耦接于接地端，NMOS晶体管M9的漏级耦接于NMOS晶体管M1的漏级，NMOS晶体管M10的漏级耦接于NMOS晶体管M2的漏级和NMOS晶体管M10的栅极。

9.如权利要求2所述的直流-直流转换器，其特征在于，所述控制电路包括：

逻辑电路，其被配置的接收各种信号以确定所述直流-直流转换器的工作状态；

驱动电路，其被配置的产生驱动信号LSD_GT给第一功率晶体管，产生驱动信号HSD_GT给第二功率晶体管。

10.如权利要求9所述的直流-直流转换器，其特征在于，所述控制电路还包括：

逻辑门，其接收反映负载是否低于预定值的轻负载检测指示信号，以及反映所述输出电压是否大于等于设定标准值的第一比例以及所述输出电压是否小于等于设定标准值的第二比例的输出电压指示信号，其输出指示是否休眠的休眠指示信号给所述逻辑电路。

11.如权利要求2所述的直流-直流转换器，其特征在于，所述控制电路包括：

电压迟滞比较器，其基于所述反馈电压和休眠参考电压得到输出电压指示信号，基于所述休眠参考电压以及电压迟滞比较器的迟滞参数确定所述输出电压的设定标准值的第一比例以及第二比例。

Images