CN112151649A - 微发光二极管及其制作方法，显示面板的制作方法 - Google Patents

微发光二极管及其制作方法，显示面板的制作方法 Download PDF

Info

Publication number
CN112151649A
CN112151649A CN202011025511.0A CN202011025511A CN112151649A CN 112151649 A CN112151649 A CN 112151649A CN 202011025511 A CN202011025511 A CN 202011025511A CN 112151649 A CN112151649 A CN 112151649A
Authority
CN
China
Prior art keywords
semiconductor layer
type semiconductor
doping type
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202011025511.0A
Other languages
English (en)
Inventor
郭恩卿
王程功
姚志博
夏继业
姜博
黄秀颀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Vistar Optoelectronics Co Ltd
Original Assignee
Chengdu Vistar Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Vistar Optoelectronics Co Ltd filed Critical Chengdu Vistar Optoelectronics Co Ltd
Priority to CN202011025511.0A priority Critical patent/CN112151649A/zh
Publication of CN112151649A publication Critical patent/CN112151649A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Led Devices (AREA)

Abstract

本发明公开了一种微发光二极管及其制作方法，显示面板的制作方法。微发光二极管包括：第一掺杂类型半导体层，包括彼此相邻的第一区域和第二区域；发光层，位于第一掺杂类型半导体层的第二区域上；第二掺杂类型半导体层，位于发光层上；以及第一凸出电极和第二凸出电极，第一凸出电极位于第一区域并与第一掺杂类型半导体层电连接，第二凸出电极位于第二区域并与第二掺杂的类型半导体层电连接，其中，第一凸出电极和第二凸出电极的远离第一掺杂类型半导体层的端部分别被配置为插接部，插接部垂直于第一掺杂类型半导体层延伸。根据本发明实施例的微发光二极管，能够提高微发光二极管与基板绑定连接时的稳定性。

Description

微发光二极管及其制作方法，显示面板的制作方法
技术领域
本发明涉及显示领域，具体涉及一种微发光二极管(Micro Light EmittingDiode，Micro-LED)及其制作方法，显示面板的制作方法。
背景技术
随着传统平板显示和微型投影显示技术的发展，未来可期的微发光二极管(MicroLight Emitting Diode，Micro-LED)技术具有显著的性能优势，越来越引起人们的广泛关注。Micro-LED可视为微小化的LED，可单独点亮，具有低功耗、高亮度、高清晰度与长寿命等优势。
Micro-LED显示面板在制作过程中，需要将制作完成的Micro-LED发光元件绑定(bonding)连接在待接收发光元件的基板上，然而，随着Micro-LED发光元件尺寸逐渐缩小，热压绑定连接的过程中容易由于热失配导致Micro-LED发光元件偏离预先设定的位置。
发明内容
本发明提供一种微发光二极管及其制作方法，显示面板的制作方法，提高微发光二极管与基板绑定连接时的稳定性。
第一方面，本发明实施例提供一种微发光二极管，其包括：第一掺杂类型半导体层，包括彼此相邻的第一区域和第二区域；发光层，位于第一掺杂类型半导体层的第二区域上；第二掺杂类型半导体层，位于发光层上；以及第一凸出电极和第二凸出电极，第一凸出电极位于第一区域并与第一掺杂类型半导体层电连接，第二凸出电极位于第二区域并与第二掺杂的类型半导体层电连接，其中，第一凸出电极和第二凸出电极的远离第一掺杂类型半导体层的端部分别被配置为插接部，插接部垂直于第一掺杂类型半导体层延伸。
根据本发明第一方面的前述实施方式，插接部呈垂直于第一掺杂类型半导体层延伸的片状。
根据本发明第一方面的前述任一实施方式，插接部包括第一侧面，第一侧面垂直于第一掺杂类型半导体层设置。
根据本发明第一方面的前述任一实施方式，第一凸出电极的第一侧面与第二凸出电极的第一侧面相互平行且相向设置。
根据本发明第一方面的前述任一实施方式，插接部包括远离第一掺杂类型半导体层的插接端，插接部在垂直于第一侧面上的厚度，自插接端向第一掺杂类型半导体层的方向递增。
根据本发明第一方面的前述任一实施方式，插接部的垂直于第一侧面的厚度在0.2微米至2微米。
根据本发明第一方面的前述任一实施方式，插接部沿垂直于第一掺杂类型半导体层方向上的长度为3微米至10微米。
根据本发明第一方面的前述任一实施方式，微发光二极管还包括：第一钝化层，覆盖于第二掺杂类型半导体层以及第一掺杂类型半导体层，第一钝化层包括位于第一区域的第一通孔以及位于第二区域的第二通孔；第一接触电极和第二接触电极，第一接触电极位于第一钝化层上且处于第一区域，第一接触电极经由第一通孔与第一掺杂类型半导体层电连接，第二接触电极位于第一钝化层上且处于第二区域，第二接触电极经由第二通孔与第二掺杂类型半导体层电连接；以及第二钝化层，位于第一接触电极和第二接触电极上，第二钝化层包括位于第一区域的第一开口和位于第二区域的第二开口，第一开口暴露第一接触电极的一部分，第二开口暴露第二接触电极的一部分，第一凸出电极设置于第一接触电极背离第一掺杂类型半导体层一侧，第一凸出电极经由第一开口与第一接触电极电连接，第二凸出电极设置于第二接触电极背离第二掺杂类型半导体层一侧，第二凸出电极经由第二开口与第二接触电极电连接。
第二方面，本发明实施例提供一种微发光二极管的制作方法，其包括：
在生长衬底上依次形成第一掺杂类型半导体层、发光层、第二掺杂类型半导体层并图案化，以在生长衬底上形成彼此间隔的叠层结构，每个叠层结构包括层叠设置的第一掺杂类型半导体层、发光层、第二掺杂类型半导体层；
图案化叠层结构，使得第一掺杂类型半导体层的第一区域暴露，且第二区域由发光层和第二掺杂类型半导体层覆盖；在第二掺杂类型半导体层以及第一掺杂类型半导体层上形成图案化的第一钝化层；在第一钝化层上形成第一接触电极和第二接触电极，第一接触电极在第一区域与第一掺杂类型半导体层电连接，第二接触电极在第二区域与第二掺杂类型半导体层电连接；在第一接触电极以及第二接触电极上形成图案化的第二钝化层，第二钝化层包括位于第一区域的第一开口和位于第二区域的第二开口；在第二钝化层上形成牺牲层，牺牲层包括背离第一掺杂类型半导体层的第一表面以及分别与第一掺杂类型半导体层垂直的第三侧面和第四侧面，第三侧面与第四侧面相对设置；在牺牲层上形成图案化的第二导电层，第二导电层包括第一凸出电极、第二凸出电极以及待去除部，第一凸出电极与第三侧面接触并经由第一开口与第一接触电极连接，第二凸出部与第四侧面接触并经由第二开口与第二接触电极连接，待去除部与第一表面接触并连接于第一凸出电极和第二凸出电极之间；去除待去除部，使得第一凸出电极和第二凸出电极彼此间隔；以及去除牺牲层，使得第一凸出电极和第二凸出电极的远离第一掺杂类型半导体层的端部分别被配置为插接部，插接部垂直于第一掺杂类型半导体层延伸。
第三方面，本发明实施例提供一种显示面板的制作方法，其包括：在基板的发光元件接收面形成阵列排布的电连接部；提供多个根据前述任一实施方式的微发光二极管；将多个微发光二极管转移至基板的发光元件接收面，其中，将每个发光二极管的第一凸出电极、第二凸出电极的插接部分别插入对应的电连接部，以预连接；以及将每个发光二极管的第一凸出电极、第二凸出电极分别与对应的电连接部绑定连接。
根据本发明第三方面的前述实施方式，第一凸出电极、第二凸出电极的硬度大于电连接部的硬度。
根据本发明实施例的微发光二极管，包括第一凸出电极和第二凸出电极，第一凸出电极和第二凸出电极的远离第一掺杂类型半导体层的端部分别被配置为插接部，插接部垂直于第一掺杂类型半导体层延伸。在形成微发光二极管显示面板时，将多个微发光二极管转移至基板的发光元件接收面，其中，可以先将每个发光二极管的第一凸出电极、第二凸出电极的插接部分别与基板的发光元件接收面插接，从而在常温下预连接，使得微发光二极管在基板上的位置相对稳定，使得微发光二极管的位置在之后进行的绑定(bonding)工艺中仍然保持稳定，减少绑定过程中绑定点处过度挤压而溢出、断路等问题，同时能够避免绑定工艺中的热失配导致的问题，一定程度能够提高单次微发光二极管转移面积和良率。
在一些可选的实施方式中，插接部呈垂直于第一掺杂类型半导体层延伸的片状，使得第一凸出电极和第二凸出电极在微发光二极管上的横向面积占用更小，有利于微发光二极管的进一步微型化。
在一些可选的实施方式中，插接部在垂直于第一侧面上的厚度，自插接端向第一掺杂类型半导体层的方向递增，即插接部在插接端处的厚度较薄，而距离发光功能区域更近处的厚度较大，使得微发光二极管更容易插入基板的发光元件接收面，且插接部的厚度逐渐增大使得插接后的微发光二极管连接更稳固。
附图说明
通过阅读以下参照附图对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显，其中，相同或相似的附图标记表示相同或相似的特征，附图并未按照实际的比例绘制。
图1是根据本发明实施例提供的微发光二极管的俯视图；
图2示出图1中A-A向的剖面图；
图3是根据本发明实施例提供的微发光二极管的制作方法的流程图；
图4至图21是根据本发明实施例提供的微发光二极管的制作方法中各阶段的结构示意图；
图22是根据本发明实施例提供的显示面板的制作方法的流程图。
具体实施方式
下面将详细描述本发明的各个方面的特征和示例性实施例，为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及具体实施例，对本发明进行进一步详细描述。应理解，此处所描述的具体实施例仅被配置为解释本发明，并不被配置为限定本发明。对于本领域技术人员来说，本发明可以在不需要这些具体细节中的一些细节的情况下实施。下面对实施例的描述仅仅是为了通过示出本发明的示例来提供对本发明更好的理解。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
应当理解，在描述部件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将部件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。
本发明实施例提供一种微发光二极管(Micro Light Emitting Diode，Micro-LED)，其中本文中“微”发光二极管及其它“微”器件指发光二极管及器件的尺寸，在一些实施例中，术语“微”指器件的尺寸在1微米至100微米的尺度。然而可以理解的是，本发明实施例可以不限于此，实施例的某些方面可以适用于更大或更小的尺寸中。
在本申请中，术语“微发光二极管”或“Micro-LED”指在制造Micro-LED器件的各个步骤中形成的整个Micro-LED结构的统称，包括已经形成的所有层或区域。
图1是根据本发明实施例提供的微发光二极管的俯视图，图2示出图1中A-A向的剖面图。微发光二极管100包括第一掺杂类型半导体层110、发光层120、第二掺杂类型半导体层130以及第一凸出电极140a和第二凸出电极140b。
第一掺杂类型半导体层110包括彼此相邻的第一区域SA1和第二区域SA2，发光层120位于第一掺杂类型半导体层110的第二区域SA2上，第二掺杂类型半导体层130位于发光层120上。
第一掺杂类型半导体层110、第二掺杂类型半导体层130中的一者是N型掺杂半导体层、另一者是P型掺杂半导体层。以微发光二极管是氮化镓(GaN)基为例，第一掺杂类型半导体层110例如是N型掺杂氮化镓层(N-GaN层)，第二掺杂类型半导体层130是P型掺杂氮化镓层(P-GaN层)，使得第一掺杂类型半导体层110能够向发光层120供应电子，第二掺杂类型半导体层130能够向发光层120供应空穴。
发光层120是注入的电子和空穴复合以发射光的层，在一些实施例中，发光层120是包括单量子阱(Single Quantum Well，SQW)结构或多量子阱(Multiple Quantum Well，MQW)结构的量子阱层。
第一凸出电极140a位于第一区域SA1并与第一掺杂类型半导体层110电连接，第二凸出电极140b位于第二区域SA2并与第二掺杂的类型半导体层电连接。其中，第一凸出电极140a和第二凸出电极140b的远离第一掺杂类型半导体层110的端部分别被配置为插接部141，插接部141垂直于第一掺杂类型半导体层110延伸。
根据本发明实施例的微发光二极管100，在形成微发光二极管100显示面板时，将多个微发光二极管100转移至基板的发光元件接收面，其中，可以先将每个发光二极管的第一凸出电极140a、第二凸出电极140b的插接部141分别与基板的发光元件接收面插接，从而在常温下预连接，使得微发光二极管100在基板上的位置相对稳定，使得微发光二极管100的位置在之后进行的绑定(bonding)工艺中仍然保持稳定，减少绑定过程中绑定点处过度挤压而溢出、断路等问题，同时能够避免绑定工艺中的热失配导致的问题，能够在一定程度上提高单次微发光二极管100转移面积和良率。
在本实施例的微发光二极管100中，其还包括第一钝化层150、第一接触电极160a和第二接触电极160b以及第二钝化层170。
第一钝化层150为绝缘层，第一钝化层150覆盖于第二掺杂类型半导体层130以及第一掺杂类型半导体层110。第一钝化层150包括位于第一区域SA1的第一通孔H1以及位于第二区域SA2的第二通孔H2。
第一接触电极160a位于第一钝化层150上且处于第一区域SA1，第一接触电极160a经由第一通孔H1与第一掺杂类型半导体层110电连接。第二接触电极160b位于第一钝化层150上且处于第二区域SA2，第二接触电极160b经由第二通孔H2与第二掺杂类型半导体层130电连接。
第二钝化层170位于第一接触电极160a和第二接触电极160b上。第二钝化层170包括位于第一区域SA1的第一开口OP1和位于第二区域SA2的第二开口OP2。第一开口OP1暴露第一接触电极160a的一部分，第二开口OP2暴露第二接触电极160b的一部分。
第一凸出电极140a设置于第一接触电极160a背离第一掺杂类型半导体层110一侧，第一凸出电极140a经由第一开口OP1与第一接触电极160a电连接。第二凸出电极140b设置于第二接触电极160b背离第二掺杂类型半导体层130一侧，第二凸出电极140b经由第二开口OP2与第二接触电极160b电连接。
在一些实施例中，第一凸出电极140a还包括第一连接部142a，第一连接部142a将第一凸出电极140a的插接部141与第一接触电极160a电连接。第二凸出电极140b还包括第二连接部142b，第二连接部142b将第二凸出电极140b的插接部141与第二接触电极160b电连接。第一接触电极160a和第二接触电极160b可以是呈大致平行于第一掺杂类型半导体层110延伸的片状，第一连接部142a大致平行于第一接触电极160a延伸设置，第二连接部142b大致平行于第二接触电极160b延伸设置。通过设置大致平行于第一掺杂类型半导体层110延伸的第一连接部142a、第二连接部142b，提高第一凸出电极140a的插接部141与第一接触电极160a、第二凸出电极140b的插接部141与第二接触电极160b之间的连接稳定性，降低较长的第一凸出电极140a、第二凸出电极140b脱落的可能性。
可选地，插接部141呈垂直于第一掺杂类型半导体层110延伸的片状，使得第一凸出电极140a和第二凸出电极140b在微发光二极管100上的横向面积占用更小，有利于微发光二极管100的进一步微型化。
如图2，在一些实施例中，插接部141包括第一侧面S1，第一侧面S1垂直于第一掺杂类型半导体层110设置。可选地，插接部141还包括第二侧面S2，第二侧面S2与第一侧面S1相对设置。插接部141的第一侧面S1垂直于第一掺杂类型半导体层110设置，使得第一凸出电极140a、第二凸出电极140b均为陡峭的壁垒状凸出电极，降低第一凸出电极140a、第二凸出电极140b的横向面积占比。
在本实施例中，第一凸出电极140a的第一侧面S1与第二凸出电极140b的第一侧面S1相互平行且相向设置，使得第一凸出电极140a和第二凸出电极140b能够依靠同一牺牲层完成制作，简化微发光二极管100的制作工艺流程，提高微发光二极管100的制作效率。
如图2，插接部141包括远离第一掺杂类型半导体层110的插接端PE。可选地，插接部141在垂直于第一侧面S1上的厚度，自插接端PE向第一掺杂类型半导体层110的方向递增。例如在本实施例中，每个插接部141的第一侧面S1垂直于第一掺杂类型半导体层110设置，第二侧面S2将相对第一侧面S1具有预设角度的倾斜。插接部141在插接端PE处的厚度较薄，而距离发光功能区域更近处的厚度较大，使得微发光二极管100更容易插入基板的发光元件接收面，且插接部141的厚度逐渐增大使得插接后的微发光二极管100连接更稳固。
在一些实施例中，插接部141的垂直于第一侧面S1的厚度在0.2微米至2微米，例如0.2微米、0.5微米、1微米、1.5微米、2微米，使得插接部141的厚度保持在较薄的范围内，从而在保证其结构强度的前提下便于实现微发光二极管100的微型化设计。
在一些实施例中，插接部141沿垂直于第一掺杂类型半导体层110方向上的长度为3微米至10微米，例如3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米，使得插接部141具有足够的高度，便于在形成显示面板的过程中与基板进行插接，进而使得插接后的微发光二极管100能够保持更稳定的位置。
本发明实施例还提供一种微发光二极管的制作方法，以下将以一种实施例的微发光二极管的形成过程为例进行说明。图3是根据本发明实施例提供的微发光二极管的制作方法的流程图，该制作方法包括步骤S110至步骤S190。
如图4和图5，其中图5是图4中B-B向的剖面图，在步骤S110中，在生长衬底200上依次形成第一掺杂类型半导体层110、发光层120、第二掺杂类型半导体层130并图案化，以在生长衬底200上形成彼此间隔的叠层结构100s，每个叠层结构100s包括层叠设置的第一掺杂类型半导体层110、发光层120、第二掺杂类型半导体层130。每个叠层结构100s为一个微发光二极管(芯片)的主要功能区域。
生长衬底200可以包括任何适当的衬底，例如但不限于是硅(Si)、碳化硅(SiC)、砷化镓(GaAs)、氮化镓(GaN)或者蓝宝石(Al2O3)。本实施例中，以生长衬底200是蓝宝石、微发光二极管是GaN基为例进行说明。第一掺杂类型半导体层110、发光层120、第二掺杂类型半导体层130可以是在生长衬底200上外延形成，之后图案化第一掺杂类型半导体层110、发光层120、第二掺杂类型半导体层130，得到叠层结构100s，叠层结构100s的横向宽度为10微米至50微米，叠层结构100s的厚度为3至10微米。第一掺杂类型半导体层110、第二掺杂类型半导体层130中的一者是N型掺杂半导体层、另一者是P型掺杂半导体层。以微发光二极管是氮化镓(GaN)基为例，第一掺杂类型半导体层110例如是N型掺杂氮化镓层(N-GaN层)，第二掺杂类型半导体层130是P型掺杂氮化镓层(P-GaN层)，发光层120例如是包括MQW结构的量子阱层。
如图6和图7，其中图7是图6中C-C向的剖面图，在步骤S120中，图案化叠层结构100s，使得第一掺杂类型半导体层110的第一区域SA1暴露，且第二区域SA2由发光层120和第二掺杂类型半导体层130覆盖。即经过图案化，在每个叠层结构100s上形成台阶结构，其中，第一掺杂类型半导体层110包括第一区域SA1和第二区域SA2，图案化后，第一掺杂类型半导体层110的第一区域SA1暴露，第二区域SA2被发光层120和第二掺杂类型半导体层130覆盖。
如图8和图9，其中图9是图8中D-D向的剖面图，在步骤S130中，在第二掺杂类型半导体层130以及第一掺杂类型半导体层110上形成图案化的第一钝化层150。具体地，第一钝化层150包括位于第一区域SA1的第一通孔H1以及位于第二区域SA2的第二通孔H2。
如图10和图11，其中图11是图10中E-E向的剖面图，在步骤S140中，在第一钝化层150上形成第一接触电极160a和第二接触电极160b，第一接触电极160a在第一区域SA1与第一掺杂类型半导体层110电连接，第二接触电极160b在第二区域SA2与第二掺杂类型半导体层130电连接。具体地，第一接触电极160a经由第一通孔H1与第一掺杂类型半导体层110电连接，第二接触电极160b经由第二通孔H2与第二掺杂类型半导体层130电连接。
在一些实施例中，步骤S140进一步包括：在第一钝化层150上形成第一导体层，其中第一导体层例如是金属层。之后，图案化该第一导体层，得到位于第一区域SA1的第一接触电极160a和位于第二区域SA2的第二接触电极160b。
如图12和图13，其中图13是图12中F-F向的剖面图，在步骤S150中，在第一接触电极160a以及第二接触电极160b上形成图案化的第二钝化层170，第二钝化层170包括位于第一区域SA1的第一开口OP1和位于第二区域SA2的第二开口OP2。第一开口OP1暴露第一接触电极160a的一部分，第二开口OP2暴露第二接触电极160b的一部分。
如图14和图15，其中图15是图14中G-G向的剖面图，在步骤S160中，在第二钝化层170上形成牺牲层180，牺牲层180包括背离第一掺杂类型半导体层110的第一表面S5以及分别与第一掺杂类型半导体层110垂直的第三侧面S3和第四侧面S4，第三侧面S3与第四侧面S4相对设置。
可选地，牺牲层180沿垂直于第一掺杂类型半导体层110方向上的厚度为3微米至10微米，以使得后续依靠该牺牲层180形成的第一凸出电极140a和第二凸出电极140b的插接部141具有足够的高度，便于在形成显示面板的过程中与基板进行插接，进而使得插接后的微发光二极管100能够保持更稳定的位置。
如图16和图17，其中图17是图16中H-H向的剖面图，在步骤S170中，在牺牲层180上形成图案化的第二导电层，第二导电层包括第一凸出电极140a、第二凸出电极140b以及待去除部190，第一凸出电极140a与第三侧面S3接触并经由第一开口OP1与第一接触电极160a连接，第二凸出部与第四侧面S4接触并经由第二开口OP2与第二接触电极160b连接，待去除部190与第一表面S5接触并连接于第一凸出电极140a和第二凸出电极140b之间。
第二导电层例如是金属层。可选地，第一区域SA1与第二区域SA2之间具有分界线，第二导电层沿平行于该分界线方向上的宽度小于牺牲层180沿平行于该分界线方向上的宽度。
可选地，牺牲层180的第一表面S5为平坦面，以使之后形成的第一凸出电极140a和第二凸出电极140b的插接端(插接部141远离第一掺杂类型半导体层110的一端)大致平齐。
如图18和图19，其中图19是图18中I-I向的剖面图，在步骤S180中，去除待去除部190，使得第一凸出电极140a和第二凸出电极140b彼此间隔。可选地，采用化学机械抛光(chemical mechanical polish，CPM)工艺去除第一表面S5上的待去除部190。
如图20和图21，其中图21是图20中J-J向的剖面图，在步骤S190中，去除牺牲层180，使得第一凸出电极140a和第二凸出电极140b的远离第一掺杂类型半导体层110的端部分别被配置为插接部141，插接部141垂直于第一掺杂类型半导体层110延伸。
至此，得到具有第一凸出电极140a和第二凸出电极140b的微发光二极管100，可选地，之后可以将微发光二极管100与生长衬底200相分离。
根据本发明实施例的微发光二极管的制作方法，利用牺牲层180形成具有插接部141的第一凸出电极140a和第二凸出电极140b，该插接部141垂直于第一掺杂类型半导体层110延伸。在形成微发光二极管100显示面板时，将多个微发光二极管100转移至基板的发光元件接收面，其中，可以先将每个发光二极管的第一凸出电极140a、第二凸出电极140b的插接部141分别与基板的发光元件接收面插接，从而在常温下预连接，使得微发光二极管100在基板上的位置相对稳定，使得微发光二极管100的位置在之后进行的绑定工艺中仍然保持稳定，减少绑定过程中绑定点处过度挤压而溢出、断路等问题，同时能够避免绑定工艺中的热失配导致的问题，一定程度能够提高单次微发光二极管100转移面积和良率。
在一些可选的实施方式中，插接部141呈垂直于第一掺杂类型半导体层110延伸的片状，使得第一凸出电极140a和第二凸出电极140b在微发光二极管100上的横向面积占用更小，有利于微发光二极管100的进一步微型化。
可选地，第一凸出电极140a还包括第一连接部142a，第一连接部142a将第一凸出电极140a的插接部141与第一接触电极160a电连接。第二凸出电极140b还包括第二连接部142b，第二连接部142b将第二凸出电极140b的插接部141与第二接触电极160b电连接。第一接触电极160a和第二接触电极160b可以是呈大致平行于第一掺杂类型半导体层110延伸的片状，第一连接部142a大致平行于第一接触电极160a延伸设置，第二连接部142b大致平行于第二接触电极160b延伸设置。通过设置大致平行于第一掺杂类型半导体层110延伸的第一连接部142a、第二连接部142b，提高第一凸出电极140a的插接部141与第一接触电极160a、第二凸出电极140b的插接部141与第二接触电极160b之间的连接稳定性，降低较长的第一凸出电极140a、第二凸出电极140b脱落的可能性。
本发明实施例还提供一种显示面板的制作方法，该显示面板为Micro-LED显示面板。图22是根据本发明实施例提供的显示面板的制作方法的流程图，该制作方法包括步骤S210至步骤S240。
在步骤S210中，在基板的发光元件接收面形成阵列排布的电连接部。可选地，基板为阵列基板，包括衬底以及阵列排布于衬底上的多个像素驱动电路，每个像素驱动电路用于驱动对应发光元件发光。其中，电连接部为与像素驱动电路电连接的连接结构。
在步骤S220中，提供多个根据前述本发明任一实施方式的微发光二极管100。微发光二极管100包括第一掺杂类型半导体层110、发光层120、第二掺杂类型半导体层130以及第一凸出电极140a和第二凸出电极140b。第一掺杂类型半导体层110包括彼此相邻的第一区域SA1和第二区域SA2，发光层120位于第一掺杂类型半导体层110的第二区域SA2上，第二掺杂类型半导体层130位于发光层120上。第一凸出电极140a位于第一区域SA1并与第一掺杂类型半导体层110电连接，第二凸出电极140b位于第二区域SA2并与第二掺杂的类型半导体层电连接。其中，第一凸出电极140a和第二凸出电极140b的远离第一掺杂类型半导体层110的端部分别被配置为插接部141，插接部141垂直于第一掺杂类型半导体层110延伸。
在步骤S230中，将多个微发光二极管100转移至基板的发光元件接收面，其中，将每个发光二极管的第一凸出电极140a、第二凸出电极140b的插接部141分别插入对应的电连接部，以预连接。
在步骤S240中，将每个发光二极管的第一凸出电极140a、第二凸出电极140b分别与对应的电连接部绑定连接。
根据本发明实施例的显示面板的制作方法，其中，在步骤S230中，将每个发光二极管的第一凸出电极140a、第二凸出电极140b的插接部141分别与基板的发光元件接收面插接，从而在常温下预连接，使得微发光二极管100在基板上的位置相对稳定，使得微发光二极管100的位置在之后步骤S240中进行的绑定工艺中仍然保持稳定，减少绑定过程中绑定点处过度挤压而溢出、断路等问题，同时能够避免绑定工艺中的热失配导致的问题，一定程度能够提高单次微发光二极管100转移面积和良率，提高显示面板的制作效率和寿命稳定性。
可选地，第一凸出电极140a、第二凸出电极140b的硬度大于电连接部的硬度，使得第一凸出电极140a、第二凸出电极140b更便于插入电连接部，实现相应地预连接。
依照本发明如上文所述的实施例，这些实施例并没有详尽叙述所有的细节，也不限制该发明仅为所述的具体实施例。显然，根据以上描述，可作很多的修改和变化。本说明书选取并具体描述这些实施例，是为了更好地解释本发明的原理和实际应用，从而使所属技术领域技术人员能很好地利用本发明以及在本发明基础上的修改使用。本发明仅受权利要求书及其全部范围和等效物的限制。

Claims (10)

1.一种微发光二极管，其特征在于，包括：
第一掺杂类型半导体层，包括彼此相邻的第一区域和第二区域；
发光层，位于所述第一掺杂类型半导体层的所述第二区域上；
第二掺杂类型半导体层，位于所述发光层上；以及
第一凸出电极和第二凸出电极，所述第一凸出电极位于所述第一区域并与所述第一掺杂类型半导体层电连接，所述第二凸出电极位于所述第二区域并与所述第二掺杂的类型半导体层电连接，
其中，所述第一凸出电极和所述第二凸出电极的远离所述第一掺杂类型半导体层的端部分别被配置为插接部，所述插接部垂直于所述第一掺杂类型半导体层延伸。
2.根据权利要求1所述的微发光二极管，其特征在于，所述插接部呈垂直于所述第一掺杂类型半导体层延伸的片状。
3.根据权利要求2所述的微发光二极管，其特征在于，所述插接部包括第一侧面，所述第一侧面垂直于所述第一掺杂类型半导体层设置；所述第一凸出电极的所述第一侧面与所述第二凸出电极的所述第一侧面相互平行且相向设置。
4.根据权利要求3所述的微发光二极管，其特征在于，所述插接部包括远离所述第一掺杂类型半导体层的插接端，所述插接部在垂直于所述第一侧面上的厚度，自所述插接端向所述第一掺杂类型半导体层的方向递增。
5.根据权利要求3所述的微发光二极管，其特征在于，所述插接部的垂直于所述第一侧面的厚度在0.2微米至2微米。
6.根据权利要求1所述的微发光二极管，其特征在于，所述插接部沿垂直于所述第一掺杂类型半导体层方向上的长度为3微米至10微米。
7.根据权利要求1所述的微发光二极管，其特征在于，还包括：
第一钝化层，覆盖于所述第二掺杂类型半导体层以及所述第一掺杂类型半导体层，所述第一钝化层包括位于所述第一区域的第一通孔以及位于所述第二区域的第二通孔；
第一接触电极和第二接触电极，所述第一接触电极位于所述第一钝化层上且处于所述第一区域，所述第一接触电极经由所述第一通孔与所述第一掺杂类型半导体层电连接，所述第二接触电极位于所述第一钝化层上且处于所述第二区域，所述第二接触电极经由所述第二通孔与所述第二掺杂类型半导体层电连接；以及
第二钝化层，位于所述第一接触电极和所述第二接触电极上，所述第二钝化层包括位于所述第一区域的第一开口和位于所述第二区域的第二开口，所述第一开口暴露所述第一接触电极的一部分，所述第二开口暴露所述第二接触电极的一部分，
所述第一凸出电极设置于所述第一接触电极背离所述第一掺杂类型半导体层一侧，所述第一凸出电极经由所述第一开口与所述第一接触电极电连接，所述第二凸出电极设置于所述第二接触电极背离所述第二掺杂类型半导体层一侧，所述第二凸出电极经由所述第二开口与所述第二接触电极电连接。
8.一种微发光二极管的制作方法，其特征在于，包括：
在生长衬底上依次形成第一掺杂类型半导体层、发光层、第二掺杂类型半导体层并图案化，以在所述生长衬底上形成彼此间隔的叠层结构，每个所述叠层结构包括层叠设置的所述第一掺杂类型半导体层、所述发光层、所述第二掺杂类型半导体层；
图案化所述叠层结构，使得所述第一掺杂类型半导体层的第一区域暴露，且第二区域由所述发光层和所述第二掺杂类型半导体层覆盖；
在所述第二掺杂类型半导体层以及所述第一掺杂类型半导体层上形成图案化的第一钝化层；
在所述第一钝化层上形成第一接触电极和第二接触电极，所述第一接触电极在所述第一区域与所述第一掺杂类型半导体层电连接，所述第二接触电极在所述第二区域与所述第二掺杂类型半导体层电连接；
在所述第一接触电极以及所述第二接触电极上形成图案化的第二钝化层，所述第二钝化层包括位于所述第一区域的第一开口和位于所述第二区域的第二开口；
在所述第二钝化层上形成牺牲层，所述牺牲层包括背离所述第一掺杂类型半导体层的第一表面以及分别与所述第一掺杂类型半导体层垂直的第三侧面和第四侧面，所述第三侧面与所述第四侧面相对设置；
在所述牺牲层上形成图案化的第二导电层，所述第二导电层包括第一凸出电极、第二凸出电极以及待去除部，所述第一凸出电极与所述第三侧面接触并经由所述第一开口与所述第一接触电极连接，所述第二凸出部与所述第四侧面接触并经由所述第二开口与所述第二接触电极连接，所述待去除部与所述第一表面接触并连接于所述第一凸出电极和所述第二凸出电极之间；
去除所述待去除部，使得所述第一凸出电极和所述第二凸出电极彼此间隔；以及
去除所述牺牲层，使得所述第一凸出电极和所述第二凸出电极的远离所述第一掺杂类型半导体层的端部分别被配置为插接部，所述插接部垂直于所述第一掺杂类型半导体层延伸。
9.一种显示面板的制作方法，其特征在于，包括：
在基板的发光元件接收面形成阵列排布的电连接部；
提供多个根据权利要求1至7任一项所述的微发光二极管；
将多个所述微发光二极管转移至所述基板的所述发光元件接收面，其中，将每个所述发光二极管的所述第一凸出电极、所述第二凸出电极的所述插接部分别插入对应的所述电连接部，以预连接；以及
将每个所述发光二极管的所述第一凸出电极、所述第二凸出电极分别与对应的所述电连接部绑定连接。
10.根据权利要求9所述的显示面板的制作方法，其特征在于，所述第一凸出电极、所述第二凸出电极的硬度大于所述电连接部的硬度。
CN202011025511.0A 2020-09-25 2020-09-25 微发光二极管及其制作方法，显示面板的制作方法 Pending CN112151649A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011025511.0A CN112151649A (zh) 2020-09-25 2020-09-25 微发光二极管及其制作方法，显示面板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011025511.0A CN112151649A (zh) 2020-09-25 2020-09-25 微发光二极管及其制作方法，显示面板的制作方法

Publications (1)

Publication Number Publication Date
CN112151649A true CN112151649A (zh) 2020-12-29

Family

ID=73897321

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011025511.0A Pending CN112151649A (zh) 2020-09-25 2020-09-25 微发光二极管及其制作方法，显示面板的制作方法

Country Status (1)

Country Link
CN (1) CN112151649A (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299228A (zh) * 2011-09-23 2011-12-28 厦门市三安光电科技有限公司 一种覆晶插件式发光二极管芯片结构及其制造方法
CN202695522U (zh) * 2012-06-04 2013-01-23 泉州市博泰半导体科技有限公司 具有倒装焊接结构的发光二极管
CN205428989U (zh) * 2016-03-28 2016-08-03 晶宇光电（厦门）有限公司 一种倒装led芯片
CN111244242A (zh) * 2020-03-06 2020-06-05 厦门乾照半导体科技有限公司 高反射led倒装芯片及其制作方法、封装结构
CN111430522A (zh) * 2020-05-09 2020-07-17 东莞市中晶半导体科技有限公司 Led芯片、led显示屏模组及制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299228A (zh) * 2011-09-23 2011-12-28 厦门市三安光电科技有限公司 一种覆晶插件式发光二极管芯片结构及其制造方法
CN202695522U (zh) * 2012-06-04 2013-01-23 泉州市博泰半导体科技有限公司 具有倒装焊接结构的发光二极管
CN205428989U (zh) * 2016-03-28 2016-08-03 晶宇光电（厦门）有限公司 一种倒装led芯片
CN111244242A (zh) * 2020-03-06 2020-06-05 厦门乾照半导体科技有限公司 高反射led倒装芯片及其制作方法、封装结构
CN111430522A (zh) * 2020-05-09 2020-07-17 东莞市中晶半导体科技有限公司 Led芯片、led显示屏模组及制作方法

Similar Documents

Publication Publication Date Title
CN100580963C (zh) 具有氧化铟锡层的发光二极管及其制造方法
CN1945865B (zh) 基于氮化物的半导体发光二极管及其制造方法
EP3038172B1 (en) Light emitting device array
EP2315273B1 (en) Light emitting device and light emitting device package
EP2296197B1 (en) Light emitting device, light emitting device package and lighting system including the same
EP2816614A1 (en) Semiconductor light emitting device and method of fabricating the same
CN101820043A (zh) 发光装置
EP3024031A1 (en) Light emitting device, light emitting device package and lighting system
US7714345B2 (en) Light-emitting devices having coplanar electrical contacts adjacent to a substrate surface opposite an active region and methods of forming the same
CN101877380B (zh) 发光器件、发光器件封装以及包括该封装的照明系统
KR20110030542A (ko) 광전 소자 제조 방법 및 광전 소자
EP2232594B1 (en) Semiconductor light emitting device and method of fabricating the same
EP2296196B1 (en) Light emitting device
EP2337093A1 (en) Light emitting device, light emitting device package and lighting system
CN110676355B (zh) 发光元件的制作方法
US8344401B2 (en) Light emitting device, light emitting device package and lighting system including the same
KR20130005961A (ko) 발광 소자 및 그 제조방법
KR101138946B1 (ko) 복수개의 발광셀들을 갖는 발광 소자 및 그것을 제조하는방법
CN112151649A (zh) 微发光二极管及其制作方法，显示面板的制作方法
EP2276078A2 (en) Light-emitting element and a production method therefor
KR101189163B1 (ko) 발광 다이오드의 제조방법
US8253160B2 (en) Light-emitting diode chip structure and fabrication method thereof
KR100891800B1 (ko) 발광소자 어레이 제조방법 및 발광소자 어레이
KR100644215B1 (ko) 발광소자와 그 제조방법
KR101414645B1 (ko) 수직형 질화물계 반도체 발광 소자 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20201229