CN112147824A - 阵列基板及其制作方法、显示装置 - Google Patents

阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN112147824A
CN112147824A CN202011035304.3A CN202011035304A CN112147824A CN 112147824 A CN112147824 A CN 112147824A CN 202011035304 A CN202011035304 A CN 202011035304A CN 112147824 A CN112147824 A CN 112147824A
Authority
CN
China
Prior art keywords
substrate
line
lines
insulating layer
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011035304.3A
Other languages
English (en)
Other versions
CN112147824B (zh
Inventor
王喜鹏
张伟
刘颀
张永刚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Display Lighting Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Display Lighting Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202011035304.3A priority Critical patent/CN112147824B/zh
Publication of CN112147824A publication Critical patent/CN112147824A/zh
Application granted granted Critical
Publication of CN112147824B publication Critical patent/CN112147824B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种阵列基板及其制作方法、显示装置，涉及显示技术领域，用于改善显示装置显现过亮或过暗的条纹的问题。该阵列基板包括：衬底；多条第一栅线，位于衬底的一侧，且沿第一方向延伸；第一绝缘层，位于多条第一栅线远离衬底的一侧；多条第二栅线，位于第一绝缘层远离衬底的一侧，多条第二栅线沿与第一方向交叉的第二方向延伸，一条第二栅线与至少一条第一栅线电连接；第二绝缘层，位于多条第二栅线远离衬底的一侧；以及，多条数据线，位于第二绝缘层远离衬底的一侧，且沿第一方向延伸。本发明提供的阵列基板，第一栅线和数据线之间耦合电容较小，从而改善了显示装置显现过亮或过暗的条纹的问题。

Description

阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。
背景技术
显示装置，例如液晶显示装置、有机发光二级管显示装置等，具有窄边框设计需求。然而，现有的一些窄边框显示装置在显示的过程中，经常会出现过亮或过暗的条纹。
发明内容
本发明的目的在于提供一种阵列基板及其制作方法、显示装置，用于改善显示装置显现过亮或过暗的条纹的问题。
为了实现上述目的，本发明提供如下技术方案：
本发明的第一方面提供了一种阵列基板，该阵列基板包括衬底；多条第一栅线，位于衬底的一侧，且沿第一方向延伸；第一绝缘层，位于多条第一栅线远离衬底的一侧；多条第二栅线，位于第一绝缘层远离衬底的一侧，多条第二栅线沿与第一方向交叉的第二方向延伸，一条第二栅线与至少一条第一栅线电连接；第二绝缘层，位于多条第二栅线远离衬底的一侧；以及，多条数据线，位于第二绝缘层远离衬底的一侧，且沿第一方向延伸。
在一些实施例中，阵列基板包括显示区域，多条第二栅线和多条数据线在显示区域内交叉限定出多个子像素区域。阵列基板还包括：第三绝缘层，位于多条数据线远离衬底的一侧；多个像素电极，位于第三绝缘层远离衬底的一侧，且一一对应地设置于多个子像素区域内；多个像素驱动电路，一一对应地设置于多个子像素区域内，每个像素驱动电路位于一个像素电极与衬底之间，且每个像素驱动电路同时与一条数据线、一条第二栅线和一个像素电极电连接。
在一些实施例中，在沿第一方向排列的一列像素驱动电路中，相邻两个像素驱动电路分别电连接至不同的数据线。
在一些实施例中，第一栅线交替出现在沿第一方向排列的一列子像素区域的相对两侧。
在一些实施例中，第一栅线为单线结构或第一栅线中的至少部分为双线结构，且第一栅线在衬底上的正投影位于相邻两条数据线在衬底上的正投影之间；或者，第一栅线位于一列子像素区域相对两侧的两部分中的至少一部分为双线结构，双线结构包括间隔设置的第一导电线和第二导电线，第一导电线在衬底上的正投影和第二导电线在衬底上的正投影位于同一条数据线的相对两侧。
在一些实施例中，阵列基板还包括：多条公共电极线，与所述多条第一栅线同层设置；公共电极线沿第一方向延伸，且公共电极线交替出现在沿第一方向排列的一列子像素区域的相对两侧。
在一些实施例中，第三绝缘层在沿垂直于衬底所在平面的方向上的厚度的范围为
Figure BDA0002704850850000021
在一些实施例中，阵列基板包括显示区域；阵列基板还包括位于显示区域一侧的数据邦定区；阵列基板还包括：多条时钟信号线，位于数据邦定区、且沿第二方向延伸，所述多条时钟信号线与多条第一栅线同层设置；多个栅极驱动电路，位于数据邦定区，栅极驱动电路的时钟信号端与时钟信号线电连接，栅极驱动电路的栅极扫描信号输出端与第一栅线电连接。
在一些实施例中，第一绝缘层在沿垂直于衬底的方向上的厚度为
Figure BDA0002704850850000022
Figure BDA0002704850850000023
和/或，第二绝缘层在沿垂直于衬底所在平面的方向上的厚度的范围为
Figure BDA0002704850850000024
基于上述阵列基板的技术方案，本发明的第二方面提供了一种显示装置，该显示装置包括上述任一实施例所述的阵列基板。
本发明的第三方面提供了一种阵列基板的制作方法，包括：提供衬底；在衬底上形成多条第一栅线，所述多条第一栅线沿第一方向延伸；在所述多条第一栅线远离衬底的一侧形成第一绝缘层；在第一绝缘层远离衬底的一侧形成多条第二栅线，所述多条第二栅线沿与第一方向交叉的第二方向延伸，一条第二栅线与至少一条第一栅线电连接；在所述多条第二栅线远离衬底的一侧形成第二绝缘层；在第二绝缘层远离衬底的一侧形成多条数据线，所述多条数据线沿第一方向延伸。
本发明提供的阵列基板及其制作方法、显示装置具有如下有益效果：
本发明提供的阵列基板，通过将沿第一方向延伸的第一栅线设置在第一绝缘层与衬底之间，并将沿第一方向延伸的数据线设置在第二绝缘层远离衬底的一侧，使得沿第一方向延伸的第一栅线和同样沿第一方向延伸的数据线之间的距离不小于第一绝缘层和第二绝缘层在垂直于衬底的方向上的厚度之和，也即，在该阵列基板中，沿第一方向延伸的第一栅线和沿第一方向延伸的数据线之间的间距较大，这样，有利于减小第一栅线和数据线之间的耦合电容，也即，第一栅线的电压与数据线的电压之间不易相互影响，从而不容易因第一栅线的电压与数据线的电压相互影响而导致第一栅线的电压以及数据线的电压不稳定，进而不容易因第一栅线的电压不稳定而导致采用该阵列基板的显示装置显现过亮或过暗的条纹，也不容易因数据线的电压不稳定而导致采用该阵列基板的显示装置显现过亮或过暗的条纹。
本发明提供的阵列基板的制作方法和显示装置所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本发明中的技术方案，下面将对本发明一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本发明实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据一些实施例的一种阵列基板的结构图；
图2A为图1中阵列基板在N-N'处的截面图；
图2B为图1中阵列基板在M-M'处的截面图；
图3为根据一些实施例的另一种阵列基板的结构图；
图4为根据一些实施例的再一种阵列基板的结构图；
图5A为根据一些实施例的又一种阵列基板的结构图；
图5B为根据一些实施例的又一种阵列基板的结构图；
图6为根据一些实施例的一种阵列基板与集成电路IC的连接结构图；
图7为根据一些实施例的阵列基板的制作方法的流程图。
附图标记：
100-阵列基板， 10-衬底， 20-第一栅线，
30-第一绝缘层， 40-第二栅线， 50-第二绝缘层，
Data-数据线， 60-第三绝缘层， 70-像素电极，
80-像素驱动电路， 90-公共电极线， CLK-时钟信号线，
GOA-栅极驱动电路， X-第一方向， Y-第二方向，
21-第一部分， 22-第二部分， 23-第三部分，
91-第四部分， 92-第五部分， 93-第六部分，
A1-显示区域， A11-子像素区域， A2-数据邦定区，
20a-第一导电线， 20b-第二导电线， 701-导电连接层，
81-薄膜晶体管， 811-栅极， 812-有源层，
813-源极， 814-漏极。
具体实施方式
下面将结合附图，对本发明一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本发明保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本发明的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
“A、B和C中的至少一个”与“A、B或C中的至少一个”具有相同含义，均包括以下A、B和C的组合：仅A，仅B，仅C，A和B的组合，A和C的组合，B和C的组合，及A、B和C的组合。
“A和/或B”，包括以下三种组合：仅A，仅B，及A和B的组合。
另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
本发明的一些实施例提供了一种阵列基板100，如图1和图2A所示，阵列基板100包括衬底10、多条第一栅线20，第一绝缘层30、多条第二栅线40、第二绝缘层50以及多条数据线Data。其中，所述多条第一栅线20位于衬底10的一侧，且沿第一方向X延伸。第一绝缘层30位于所述多条第一栅线20远离衬底10的一侧。所述多条第二栅线40位于第一绝缘层30远离衬底10的一侧，所述多条第二栅线40沿与第一方向X交叉的第二方向Y延伸，一条第二栅线40与至少一条第一栅线20电连接。第二绝缘层50位于多条第二栅线40远离衬底10的一侧。多条数据线Data位于第二绝缘层50远离衬底10的一侧，多条数据线Data沿第一方向X延伸。
其中，“一条第二栅线40与至少一条第一栅线20电连接”，可以是一条第二栅线40与一条第一栅线20电连接(如图1所示)，也可以是一条第二栅线40与两条第一栅线20电连接(如图6所示)，或者，还可以是一条第二栅线40与多条第一栅线20电连接。
“第一方向X和第二方向Y交叉”，可以是例如图1示出的第一方向X和第二方向Y相互垂直。此处，需要说明的是，图1仅示例性的标示出了第一方向X和第二方向Y的一种相对位置关系，也即，本发明并不仅限于图1示出的第一方向X与第二方向Y之间相互垂直的情况。第一栅线20可以采用双层结构，即，第一栅线20可以包括靠近衬底10一侧的第一层，和远离衬底10一侧的第二层。示例性的，第一栅线20的第一层的材料可以包括MoNb(钼铌)，第一栅线20的第二层的材料可以包括Cu(铜)。通过这样设置，能够使得第一栅线20能够更好的贴覆在衬底10上，使得第一栅线20在阵列基板100的使用过程中不易从衬底10上脱落。
第二栅线40也可以采用双层结构，即，第二栅线40可以包括设置在靠近第一绝缘层30一侧的第一层，和远离第一绝缘层30一侧的第二层。示例性的，第二栅线40的第一层的材料可包括MoNb(钼铌)，第二栅线40的第二层的材料可以包括Cu(铜)。通过这样设置，能够使第二栅线40更好的贴覆在第一绝缘层30上，防止第二栅线40在阵列基板100工作过程中从第一绝缘层30上脱落。
数据线Data也可以采用双层结构，即，数据线Data可以包括设置在靠近第二绝缘层50一侧的第一层，和远离第二绝缘层50一侧的第二层。示例性的，数据线Data的第一层的材料可包括MoNb(钼铌)，数据线Data的第二层的材料可以包括Cu(铜)。通过这样设置，能够使数据线Data更好的贴覆在第二绝缘层50上，防止数据线Data在阵列基板工作过程中从第二绝缘层50上脱落。
衬底10的材料可以包括玻璃。第一绝缘层30的材料可以包括SiNx(氮化硅)。第二绝缘层50的材料也可以包括SiNx(氮化硅)。
参见图1和图2B，阵列基板100中还包括用于构成像素驱动电路80的薄膜晶体管81，薄膜晶体管81包括栅极811、有源层812、源极813和漏极814，其中，栅极811和与其同层的第二栅线40电连接。在一些示例中，上述第二绝缘层50还位于栅极811和有源层812之间，也即，第二绝缘层50为栅绝缘层。
本发明提供的阵列基板100中，通过将沿第一方向X延伸的多条第一栅线20设置在第二栅线40和衬底10之间，并在第一栅线20和第二栅线40之间增设第一绝缘层30，使得沿第一方向X延伸的第一栅线20和同样沿第一方向X延伸的数据线Data之间的距离不小于第一绝缘层30和第二绝缘层50在垂直于衬底10的方向上的厚度之和，也即，在该阵列基板100中，沿第一方向X延伸的第一栅线20和沿第一方向X延伸的数据线Data之间的间距较大，这样，有利于减小第一栅线20和数据线Data之间的耦合电容，也即，第一栅线20的电压与数据线Data的电压之间不易相互影响，从而不容易因第一栅线20的电压与数据线Data的电压相互影响而导致第一栅线20的电压以及数据线Data的电压不稳定，进而不容易因第一栅线20的电压不稳定而导致采用该阵列基板100的显示装置显现过亮或过暗的条纹，也不容易因数据线Data的电压不稳定而导致采用该阵列基板100的显示装置显现过亮或过暗的条纹。
值得指出的是，相关技术中，沿第一方向延伸的第一栅线位于数据线远离衬底的一侧，沿第二方向延伸的第二栅线位于数据线与衬底之间，并且，数据线也沿第一方向延伸。此时，第一栅线与数据线之间、第二栅线与数据线之间均只隔了一层绝缘层。然而，本发明的发明人经研究发现，在相关技术中，由于数据线和第一栅线均沿第一方向延伸，且两者之间的间距较小，导致这两者之间的耦合电容较大。也就是说，当第一栅线上的电压发生变化(例如从34V变为-8V)时，会拉动与其邻接且同向延伸的数据线上的电压，使数据线上的电压也发生跳动；当第一栅线上的电压受到数据线上的电压变化而出现波动时，与其电连接的第二栅线上的电压同样会出现波动，从而会造成像素驱动电路中的开关薄膜晶体管打开异常。然而，无论是数据线上的电压发生跳动，还是像素驱动电路中的开关薄膜晶体管打开异常，均会导致显示装置的显示屏幕出现过亮或过暗的条纹(例如横纹、竖纹等)。
而本发明实施例提供的阵列基板100，可以较好的改善上述相关技术中存在的问题。
在一些实施例中，第一绝缘层30在垂直于衬底10的方向上的厚度d1可以为
Figure BDA0002704850850000081
例如，第一绝缘层30的厚度d1可以为
Figure BDA0002704850850000082
Figure BDA0002704850850000083
或
Figure BDA0002704850850000084
等。
第二绝缘层50在垂直于衬底10所在平面的方向上的厚度d2可以为
Figure BDA0002704850850000085
Figure BDA0002704850850000086
例如，第二绝缘层50的厚度d2可以为
Figure BDA0002704850850000087
Figure BDA0002704850850000088
或者
Figure BDA0002704850850000089
等。
在第一绝缘层30在垂直于衬底10的方向上的厚度d1为
Figure BDA00027048508500000810
第二绝缘层50在垂直于衬底10所在平面的方向上的厚度d2为
Figure BDA00027048508500000811
时，第一栅线20和数据线Data之间的距离的范围为
Figure BDA00027048508500000812
即，第一栅线20和数据线Data之间的距离较大，这样有利于进一步减小第一栅线20和数据线Data之间的耦合电容，降低第一栅线20的电压与数据线Data的电压之间相互影响的幅度。
在本发明的一些实施例中，如图3所示，阵列基板100包括显示区域A1，多条第二栅线40和多条数据线Data在显示区域A1内交叉限定出多个子像素区域A11。图3以子像素区域A11的数目为6x4为例进行说明，但本发明并不限于此。即，本发明中的子像素区域A11的数目可以根据实际需求进行设计，例如子像素区域A11的数目可以是1024x1024个，或者2340x1080个。
基于上述内容，在本发明的一些实施例中，参见图1和图2A，阵列基板100还包括第三绝缘层60，多个像素电极70和多个像素驱动电路80。其中，第三绝缘层60位于所述多条数据线Data远离衬底10的一侧，多个像素电极70位于第三绝缘层60远离衬底10的一侧，且一一对应地设置于多个子像素区域A11内；多个像素驱动电路80一一对应地设置于多个子像素区域A11内，每个像素驱动电路80位于一个像素电极70与衬底10之间，且每个像素驱动电路80同时与一条数据线Data、一条所述第二栅线40和一个像素电极70电连接。
这样设置，通过将像素电极70设置在第三绝缘层60远离衬底10的一侧，将沿第一方向X延伸的第一栅线20设置在衬底10的一侧，如图2A所示，使得第一栅线20和像素电极70之间的距离不小于第一绝缘层30、第二绝缘层50和第三绝缘层60在垂直于衬底10的方向上的厚度之和，也即，增大了阵列基板100中像素电极70和沿第一方向X延伸的第一栅线20之间的距离。从而能够减小像素电极70和第一栅线20之间的耦合电容，使得在第一栅线20上出现较大的电压变化时，像素电极70上的电压不容易被拉动，从而不容易造成相邻子像素区域亮暗不均的问题出现。
此处，值得指出的是，在上述相关技术中，像素电极位于第一栅线远离衬底的一侧，像素电极与沿第一方向延伸的第一栅线之间只隔了一个绝缘层。本发明的发明人经研究发现，在相关技术中，由于像素电极与沿第一方向延伸的第一栅线之间的距离较小，因此，像素电极与沿第一方向延伸的第一栅线之间的耦合电容较大。也就是说，当第一栅线上的电压发生变化时，容易拉动像素电极上的电压，使得相邻子像素区域出现亮暗不均的问题出现。
而本发明的实施例提供的阵列基板，由于将像素电极70设置在第三绝缘层60远离衬底10的一侧，将沿第一方向X延伸的第一栅线20设置在衬底10的一侧，使得像素电极70与沿第一方向X延伸的第一栅线20的间距增大，从而可以较好的改善上述相关技术中存在的问题。
本发明通过将像素电极70一一对应的设置在子像素区域A11内，从而可以在显示装置为OLED时，利用像素电极70与发光元件相连，以驱动子像素区域A11内的发光元件发光。或者在显示装置为液晶显示装置(LCD)时，利用像素电极70和公共电极共同控制液晶的偏转，从而实现对子像素区域A11亮暗的调节。
其中，像素电极70可以是条状电极(如图2A所示)，也可以是面状电极。像素电极70的材料可以包括氧化铟锡。像素电极70在垂直于衬底10所在平面的方向上的厚度可以为
Figure BDA0002704850850000101
在本发明的一些实施例中，第三绝缘层60在垂直于衬底10所在平面的方向上的厚度d3为
Figure BDA0002704850850000102
通过这样设置，可以进一步增大第一栅线20和像素电极70之间的距离，从而进一步减小像素电极70与第一栅线20之间的耦合电容，使得在第一栅线20上传输的电压发生变化时，像素电极70上的电压不易被影响，从而改善各相邻子像素区域A11亮暗不均的问题。
在本发明的一些实施例中，如图4所示，沿第一方向X排列的一列像素驱动电路80中，相邻两个像素驱动电路80分别电连接至不同的数据线Data。即，在利用数据线Data向像素驱动电路80提供数据电压时，位于同一列的相邻的两个像素驱动电路80上接收的数据电压来自两个不同的数据线Data，从而使得数据线Data能够驱动与其相邻的两列子像素区域A11中间隔分布的子像素区域A11发光。
当显示装置为液晶显示装置时，数据线Data上的电压由正性电压变为负性电压，由于同一数据线Data交替的与和它相邻的两列像素驱动电路80相连，因此，该数据线Data上的电压极性发生改变时，能够带动与其连接的像素驱动电路80接收的数据电压的极性发生改变，从而使与像素驱动电路80相连的像素电极70上的电压极性反转。通过这样设置，一方面能够使液晶显示装置得到与使用点反转的液晶显示装置相同或相近的图像显示质量，另一方面能够使液晶显示装置在极性反转时具有与行反转或列反转类似的较低的功耗。
在一些实施例中，如图3和图6所示，每条第一栅线20是沿第一方向X延伸的直线。
在另一些实施例中，如图1、图4和图5A和图5B所示，第一栅线20交替出现在沿第一方向X排列的一列子像素区域A11的相对两侧。此时第一栅线20整体上仍是沿第一方向X延伸的。
例如，如图1所示，第一栅线20可以包括至少一个第一部分21、至少一个第二部分22、以及连接在相邻的第一部分21与第二部分22之间的第三部分23，第一部分21位于沿第一方向X排列的一列子像素区域A11的一侧，第二部分22位于沿第一方向X排列的一列子像素区域A11的另一侧，且第一栅线20的第一部分21和第二部分22被配置为不同时位于同一子像素区域A11的两侧。通过这样设置能够使显示画面的整体亮度均匀，以改善显示装置的摇头纹问题。
在一些实施例中，如图4所示，第一栅线20为单线结构，第一栅线20在衬底10上的正投影可以位于相邻两条数据线Data在衬底10上的正投影之间。这样设置，使得第一栅线20在衬底10上的正投影与数据线Data在衬底10上的正投影不重叠，进而使得第一栅线20和数据线Data之间的耦合电容较小，第一栅线20的电压与数据线Data的电压之间不易相互影响，从而有利于进一步改善显示装置显现过亮或过暗的条纹的问题。
在另一些实施例中，如图5A所示，第一栅线20中的至少部分为双线结构(即，此时可以是第一栅线20中的第一部分21、第二部分22、第三部分23中的至少一部分为双线结构，例如图5A中示出了第一部分21和第二部分22均为双线结构的示例)，第一栅线20在衬底10上的正投影可以位于相邻两条数据线Data在衬底10上的正投影之间。这样设置，一方面，使得第一栅线20在衬底10上的正投影与数据线Data在衬底10上的正投影不重叠，进而使得第一栅线20和数据线Data之间的耦合电容较小，第一栅线20的电压与数据线Data的电压之间不易相互影响，从而有利于进一步改善显示装置显现过亮或过暗的条纹的问题。另一方面，由于第一栅线20中的至少部分为双线结构，即第一栅线20中的至少部分包括两条并联的连接线，因此能够减小第一栅线20上的电阻，从而有利于减小第一栅线20上的电压损失，不容易因第一栅线20上的电压损失过大而导致第二栅线40上传输的电压不足以打开与其相连的像素驱动电路80中的薄膜晶体管，进而不容易造成显示装置显现过亮或过暗的条纹的情况发生。
在本发明的一些实施例中，如图5A和图5B所示，第一栅线20位于一列子像素区域A11相对两侧的两部分中的至少一部分为双线结构。例如，可以是第一栅线20位于一列子像素区域A11相对两侧的两部分中的一部分为双线结构；也可以是如图5A和图5B所示，位于一列子像素区域A11相对两侧的两部分均为双线结构，也即，第一栅线20的第一部分21和第二部分22均为双线结构。
双线结构包括间隔设置的第一导电线20a和第二导电线20b，如图5B所示，第一导电线20a在衬底10上的正投影和第二导电线20b在衬底10上的正投影可以位于同一条数据线Data的相对两侧。通过这样设置，不仅能够利用双线结构减小第一栅线20上的电阻，还能够使得位于第一栅线20两侧的子像素区域A11的大小比较均匀，从而使得子像素区域A11的面积较大，提高了阵列基板100的像素开口率。
示例性的，当第一导电线20a在衬底10上的正投影和第二导电线20b在衬底10上的正投影位于同一条数据线Data的相对两侧时，第一导电线20a和第二导电线20b到数据线Data的距离可以相等，这样，使得位于第一栅线20两侧的多个子像素区域A11的大小更加均匀，从而有利于提高采用该阵列基板的显示装置的显示均匀性。
在本发明的一些实施例中，如图4所示，阵列基板100还包括多条公共电极线90，公共电极线90与多条第一栅线20同层设置，多条公共电极线90沿第一方向X延伸，且公共电极线90交替出现在沿第一方向X排列的一列子像素区域A11的相对两侧。
例如，每条公共电极线90可以包括至少一个第四部分91、至少一个第五部分92、以及连接在相邻的第四部分91与第五部分92之间的第六部分93，第四部分91位于沿第一方向X排列的一列子像素区域A11的一侧，第五部分92位于沿第一方向X排列的同一列子像素区域A11的另一侧，且所述公共电极线90的第四部分91和第五部分92被配置为不同时位于同一所述子像素区域A11的两侧。
通过这样设置，使得公共电极线90能够具有和第一栅线20相同的走线形式，从而使得显示区域A1中多个子像素区域A11的大小更加均匀，因此，显示区域A1显示的画面也可以更加均匀。
示例性的，如图4所示，公共电极线90和第一栅线20可以间隔设置在衬底10的同一侧。通过这样设置，一方面，能够避免公共电极线90和第一栅线20相邻设置，使得与公共电极线90和第一栅线20相邻的子像素区域A11的过小，从而能够使显示区域A1中的多个子像素区域A11的大小更加均匀。另一方面，能够防止与公共电极线90和第一栅线20相邻的子像素区域A11之间的间隙过大。
在本发明另一些实施例中，本发明所提供的公共电极线90也可以是沿第一方向X延伸的直线。在此基础上，可以将第一栅线20同样设置成沿第一方向X延伸的直线。即，此时公共电极线90和第一栅线20均为沿第一方向X延伸的直线。
示例性的，阵列基板还包括多个公共电极，多个公共电极一一对应的设置于多个子像素区域内。其中，多个公共电极可以是与公共电极线同层设置，也可以是与公共电极线不同层设置。当多个公共电极与公共电极线不同层设置时，上述各条公共电极线可以通过过孔电连接至一行或一列公共电极。
其中，公共电极的材料可以包括氧化铟锡。公共电极在垂直于衬底所在平面的方向上的厚度可以为
Figure BDA0002704850850000131
在本发明的一些实施例中，如图3、6所示，阵列基板100还包括位于显示区域一侧的数据邦定区A2。阵列基板100还包括多条时钟信号线CLK，多个栅极驱动电路GOA(GateDriver on Array，阵列基板行驱动)。其中，时钟信号线CLK均位于数据邦定区A2、且沿第二方向Y延伸，时钟信号线CLK与所述多条第一栅线20同层设置。栅极驱动电路GOA均位于数据邦定区A2，栅极驱动电路GOA的时钟信号端与时钟信号线CLK电连接，栅极驱动电路GOA的栅极扫描信号输出端与第一栅线20电连接。
这样，时钟信号线CLK设置在衬底10上，而数据线Data设置在第二绝缘层50上，使得时钟信号线CLK与数据线Data之间的距离不小于第一绝缘层30和第二绝缘层50在垂直于衬底10的方向上的厚度之和。也即，使得时钟信号线CLK与数据线Data之间的距离较大，数据线Data和时钟信号线CLK之间的耦合作用较小，数据线Data上的电压和时钟信号线CLK上的电压之间不易相互影响，从而不容易因时钟信号线CLK的电压与数据线Data的电压相互影响而导致数据线Data的电压不稳定，也不容易因数据线Data的电压不稳定而导致采用该阵列基板100的显示装置显现过亮或过暗的条纹。
此处，值得指出的是，在上述相关技术中，时钟信号线位于衬底与数据线之间，时钟信号线与数据线之间只隔了一层绝缘层。然而，本发明的发明人经研究发现，在相关技术中，由于数据线和时钟信号线之间的间距较小，数据线和时钟信号线之间的耦合作用较大，时钟信号线上的电压和数据线上的电压之间容易相互影响，从而容易导致数据线上的电压不稳定，使得显示装置显现过亮或过暗的条纹。
而本发明实施例提供的阵列基板100，可以较好的改善上述相关技术中存在的问题。
在本发明的一些实施例中，如图1所示，阵列基板100还包括设置在第三绝缘层60上的导电连接层701，导电连接层701与像素电极70同层制作，导电连接层701用于连接第一栅线20和第二栅线40。
本发明一些实施例提供了一种阵列基板100的制作方法，用于制作本发明上述实施例所提供的阵列基板100。如图7所示，该阵列基板100的制作方法包括：
S1、提供衬底；
S2、在衬底上形成的多条第一栅线，所述多条第一栅线沿第一方向延伸；
S3、在所述多条第一栅线远离衬底的一侧形成第一绝缘层；
S4、在第一绝缘层远离衬底的一侧形成多条第二栅线，所述多条第二栅线沿与第一方向交叉的第二方向延伸，一条第二栅线与至少一条第一栅线电连接；
S5、在所述多条第二栅线远离衬底的一侧形成第二绝缘层；
S6、在第二绝缘层远离衬底的一侧形成多条数据线，所述多条数据线沿第一方向延伸。
本公开所提供的阵列基板100的制作方法，通过将沿第一方向延伸的第一栅线形成在第一绝缘层与衬底之间，并将沿第一方向延伸的数据线设置在第二绝缘层远离衬底的一侧，使得沿第一方向延伸的第一栅线和同样沿第一方向延伸的数据线之间的距离不小于第一绝缘层和第二绝缘层在垂直于衬底的方向上的厚度之和。也即，在利用上述制作方法制作而成的阵列基板中，沿第一方向X延伸的第一栅线和沿第一方向延伸的数据线之间的间距较大，从而有利于减小第一栅线和数据线之间的耦合电容，使得第一栅线的电压与数据线的电压之间不易相互影响，从而不容易因第一栅线的电压与数据线的电压相互影响而导致第一栅线的电压以及数据线的电压不稳定，进而不容易因第一栅线的电压不稳定而导致采用该阵列基板的显示装置显现过亮或过暗的条纹，也不容易因数据线的电压不稳定而导致采用该阵列基板的显示装置显现过亮或过暗的条纹。
本发明的一些实施例提供了一种显示装置，该显示装置包括本发明上述实施例所提供的阵列基板100。
本发明所提供的显示装置所能实现的有益效果，与上述技术方案提供的阵列基板所能达到的有益效果相同，在此不做赘述。
其中，显示装置300例如可以是电视、手机、平板电脑、个人数字助理(personaldigital assistant，PDA)、车载电脑等。
在上述实施方式的描述中，具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种阵列基板，其特征在于，包括：
衬底；
多条第一栅线，位于所述衬底的一侧，且沿第一方向延伸；
第一绝缘层，位于所述多条第一栅线远离所述衬底的一侧；
多条第二栅线，位于所述第一绝缘层远离所述衬底的一侧，所述多条第二栅线沿与所述第一方向交叉的第二方向延伸，一条第二栅线与至少一条第一栅线电连接；
第二绝缘层，位于所述多条第二栅线远离所述衬底的一侧；以及，
多条数据线，位于所述第二绝缘层远离所述衬底的一侧，且沿所述第一方向延伸。
2.根据权利要求1所述的阵列基板，其特征在于，所述阵列基板包括显示区域；所述多条第二栅线和所述多条数据线在所述显示区域内交叉限定出多个子像素区域；所述阵列基板还包括：
第三绝缘层，位于所述多条数据线远离所述衬底的一侧；
多个像素电极，位于所述第三绝缘层远离所述衬底的一侧，且一一对应地设置于所述多个子像素区域内；
多个像素驱动电路，一一对应地设置于所述多个子像素区域内，每个像素驱动电路位于一个像素电极与所述衬底之间，且每个像素驱动电路同时与一条所述数据线、一条所述第二栅线和一个所述像素电极电连接。
3.根据权利要求2所述的阵列基板，其特征在于，
在沿所述第一方向排列的一列像素驱动电路中，相邻两个像素驱动电路分别电连接至不同的所述数据线。
4.根据权利要求2所述的阵列基板，其特征在于，
所述第一栅线交替出现在沿所述第一方向排列的一列子像素区域的相对两侧。
5.根据权利要求4所述的阵列基板，其特征在于，
所述第一栅线为单线结构或所述第一栅线中的至少部分为双线结构；所述第一栅线在所述衬底上的正投影位于相邻两条所述数据线在所述衬底上的正投影之间；或者，
所述第一栅线位于所述一列子像素区域相对两侧的两部分中的至少一部分为双线结构，所述双线结构包括间隔设置的第一导电线和第二导电线，所述第一导电线在所述衬底上的正投影和所述第二导电线在所述衬底上的正投影位于同一条所述数据线的相对两侧。
6.根据权利要求2所述的阵列基板，其特征在于，所述阵列基板还包括：
多条公共电极线，与所述多条第一栅线同层设置；所述公共电极线沿所述第一方向延伸，且所述公共电极线交替出现在沿所述第一方向排列的一列子像素区域的相对两侧。
7.根据权利要求2所述的阵列基板，其特征在于，所述第三绝缘层在沿垂直于所述衬底所在平面的方向上的厚度的范围为
Figure FDA0002704850840000023
8.根据权利要求1～7中任一项所述的阵列基板，其特征在于，所述阵列基板包括显示区域；所述阵列基板还包括位于所述显示区域一侧的数据邦定区；所述阵列基板还包括：
多条时钟信号线，位于所述数据邦定区、且沿所述第二方向延伸，所述多条时钟信号线与所述多条第一栅线同层设置；
多个栅极驱动电路，位于所述数据邦定区，所述栅极驱动电路的时钟信号端与所述时钟信号线电连接，所述栅极驱动电路的栅极扫描信号输出端与所述第一栅线电连接。
9.根据权利要求1～7中任一项所述的阵列基板，其特征在于，所述第一绝缘层在沿垂直于所述衬底的方向上的厚度为
Figure FDA0002704850840000021
和/或，
所述第二绝缘层在沿垂直于所述衬底所在平面的方向上的厚度的范围为
Figure FDA0002704850840000022
10.一种显示装置，其特征在于，包括权利要求1～9任一项所述的阵列基板。
11.一种阵列基板的制作方法，其特征在于，包括：
提供衬底；
在所述衬底上形成多条第一栅线，所述多条第一栅线沿第一方向延伸；
在所述多条第一栅线远离所述衬底的一侧形成第一绝缘层；
在所述第一绝缘层远离所述衬底的一侧形成多条第二栅线，所述多条第二栅线沿与所述第一方向交叉的第二方向延伸，一条第二栅线与至少一条第一栅线电连接；
在所述多条第二栅线远离所述衬底的一侧形成第二绝缘层；
在所述第二绝缘层远离所述衬底的一侧形成多条数据线，所述多条数据线沿所述第一方向延伸。
CN202011035304.3A 2020-09-27 2020-09-27 阵列基板及其制作方法、显示装置 Active CN112147824B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011035304.3A CN112147824B (zh) 2020-09-27 2020-09-27 阵列基板及其制作方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011035304.3A CN112147824B (zh) 2020-09-27 2020-09-27 阵列基板及其制作方法、显示装置

Publications (2)

Publication Number Publication Date
CN112147824A true CN112147824A (zh) 2020-12-29
CN112147824B CN112147824B (zh) 2023-01-17

Family

ID=73895600

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011035304.3A Active CN112147824B (zh) 2020-09-27 2020-09-27 阵列基板及其制作方法、显示装置

Country Status (1)

Country Link
CN (1) CN112147824B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113724604A (zh) * 2021-09-14 2021-11-30 北京京东方技术开发有限公司 一种显示基板及电子设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407373A (zh) * 2001-08-08 2003-04-02 株式会社半导体能源研究所 显示装置
CN101493615A (zh) * 2008-01-21 2009-07-29 北京京东方光电科技有限公司 薄膜晶体管液晶显示器的驱动装置
CN102385200A (zh) * 2010-08-27 2012-03-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102403320A (zh) * 2010-09-16 2012-04-04 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
US20130113766A1 (en) * 2011-11-04 2013-05-09 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20140168552A1 (en) * 2012-12-13 2014-06-19 Lg Display Co., Ltd. Liquid crystal display device
CN106292103A (zh) * 2016-08-22 2017-01-04 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN108508661A (zh) * 2017-02-24 2018-09-07 三菱电机株式会社 液晶显示面板及液晶显示装置
CN108803188A (zh) * 2018-08-30 2018-11-13 京东方科技集团股份有限公司 一种像素结构、其驱动方法、电子纸及显示装置
CN109521613A (zh) * 2018-12-24 2019-03-26 上海天马微电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
US20200272010A1 (en) * 2019-02-27 2020-08-27 Au Optronics Corporation Pixel array substrate and driving method thereof

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1407373A (zh) * 2001-08-08 2003-04-02 株式会社半导体能源研究所 显示装置
CN101493615A (zh) * 2008-01-21 2009-07-29 北京京东方光电科技有限公司 薄膜晶体管液晶显示器的驱动装置
CN102385200A (zh) * 2010-08-27 2012-03-21 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
CN102403320A (zh) * 2010-09-16 2012-04-04 上海天马微电子有限公司 阵列基板及其制作方法、液晶显示面板
US20130113766A1 (en) * 2011-11-04 2013-05-09 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the same
US20140168552A1 (en) * 2012-12-13 2014-06-19 Lg Display Co., Ltd. Liquid crystal display device
CN106292103A (zh) * 2016-08-22 2017-01-04 厦门天马微电子有限公司 一种阵列基板及其制作方法、显示面板、显示装置
CN108508661A (zh) * 2017-02-24 2018-09-07 三菱电机株式会社 液晶显示面板及液晶显示装置
CN108803188A (zh) * 2018-08-30 2018-11-13 京东方科技集团股份有限公司 一种像素结构、其驱动方法、电子纸及显示装置
CN109521613A (zh) * 2018-12-24 2019-03-26 上海天马微电子有限公司 一种阵列基板、其制作方法、显示面板及显示装置
US20200272010A1 (en) * 2019-02-27 2020-08-27 Au Optronics Corporation Pixel array substrate and driving method thereof

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113724604A (zh) * 2021-09-14 2021-11-30 北京京东方技术开发有限公司 一种显示基板及电子设备
CN113724604B (zh) * 2021-09-14 2023-08-15 北京京东方技术开发有限公司 一种显示基板及电子设备

Also Published As

Publication number Publication date
CN112147824B (zh) 2023-01-17

Similar Documents

Publication Publication Date Title
US11961491B2 (en) Electro-optical device
CN107452773B (zh) 有机发光显示装置
CN107731886B (zh) 一种有机发光显示面板和有机发光显示装置
CN114003143B (zh) 触控显示面板和触控显示装置
CN109407436B (zh) 阵列基板
US8203682B2 (en) Display substrate, method of manufacturing the same and display panel having the display substrate
US9778526B2 (en) Display panel and pixel array thereof
KR100504569B1 (ko) 격벽 상에 전극을 가지는 액정표시소자 및 그 제조방법
US11688745B2 (en) Display substrate and display apparatus
KR20140147932A (ko) 액정 디스플레이 장치와 이의 구동방법
CN111176042B (zh) 阵列基板、显示装置
US20230105238A1 (en) Display assembly and display apparatus
US11910672B2 (en) Display device including a touch line connected to touch electrodes that overlaps a power supply line
EP2889912A2 (en) Organic light emitting diode display device
CN111708237B (zh) 一种阵列基板、显示面板及显示装置
CN115398528A (zh) 显示面板及显示装置
CN103616785A (zh) 像素阵列
CN111474790A (zh) 阵列基板和液晶显示面板
US20200201507A1 (en) Touch panel and touch display device
CN112147824B (zh) 阵列基板及其制作方法、显示装置
CN111948859A (zh) 显示基板以及显示装置
CN113196371A (zh) 阵列基板及其制备方法、像素驱动方法、显示面板
KR20050064356A (ko) 액정표시장치 및 그 제조방법
CN107204344B (zh) Tft阵列基板结构
KR102195275B1 (ko) 콘택홀 형성 방법 및 이를 적용한 어레이 기판

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant