CN112133350A - 搜索电路、锤子地址管理电路及包括其的存储器系统 - Google Patents

Abstract

搜索电路包括：内容可寻址存储器(CAM)，其包括被配置为存储多个条目数据的多个CAM单元，每个条目数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，CAM被配置为提供指示多个条目数据中的每一个是否与搜索数据匹配的多个匹配信号；以及CAM控制器，其被配置为执行部分搜索操作，使得CAM控制器将与第一位至第K位的一部分相对应的比较位作为搜索数据施加至CAM，并且使得CAM控制器基于指示目标条目数据的对应位与比较位匹配的多个匹配信号在多个条目数据中搜索所述目标条目数据。

Description

搜索电路、锤子地址管理电路及包括其的存储器系统

相关申请的交叉引用

本申请要求于2019年6月25日在韩国知识产权局提交的韩国专利申请No.10-2019-0075535的优先权，其全部内容通过引用合并于此。

技术领域

示例实施例总体上涉及半导体集成电路，更具体地，涉及搜索电路、锤子地址(hammer address)管理电路以及包括该搜索电路的存储器系统。

背景技术

内容可寻址存储器(CAM)是一种能够对存储在其中的条目数据(entry data)执行高速并行数据搜索的存储器。CAM可以使用在CAM单元中实施的专用比较电路在一个时钟周期内实现查找表的功能。特别地，CAM可用于需要高速并行数据搜索的技术领域，诸如用于分组转发(packet forwarding)的网络路由器。通常，CAM用于确定所存储的条目数据是否与搜索数据匹配以及能够利用CAM固有比较功能的领域。

发明内容

一些示例实施例可以提供能够使用CAM搜索满足特定条件的数据的搜索电路。

一些示例实施例可以提供锤子地址管理电路和包括搜索电路的存储器系统。

根据本公开的示例实施例，一种搜索电路包括：内容可寻址存储器(CAM)，其包括被配置为存储多个条目数据的多个CAM单元，每个条目数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，CAM被配置为提供指示多个条目数据中的每一个是否与搜索数据匹配的多个匹配信号；以及CAM控制器，其被配置为执行部分搜索操作，使得CAM控制器将与第一位至第K位的一部分相对应的比较位作为搜索数据施加至CAM，并且使得CAM控制器基于指示目标条目数据的对应位与比较位匹配的多个匹配信号在多个条目数据中搜索所述目标条目数据。

根据本公开的示例实施例，一种存储器系统包括：存储器单元阵列，其包括多个存储器单元；锤子地址管理电路，其被配置为确定被密集访问的存储器单元阵列的锤子地址；以及刷新控制器，其被配置为执行锤子刷新操作，以刷新存储器单元阵列的第一行，该存储器单元阵列的第一行与存储器单元阵列的与锤子地址相对应的第二行物理地相邻。锤子地址管理电路包括：地址储存器，其被配置为基于访问地址信号来存储多个行地址；内容可寻址存储器(CAM)，其包括多个CAM单元，该多个CAM单元被配置为存储指示多个行地址的多个访问计数的多个访问计数数据，每个访问计数数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，CAM被配置为提供指示多个访问计数数据中的每一个是否与搜索数据匹配的多个匹配信号；CAM控制器，其被配置为执行部分搜索操作，使得CAM控制器将与第一位至第K位的一部分相对应的比较位作为搜索数据施加至CAM，并且使得CAM控制器基于指示目标计数数据的对应位与比较位匹配的多个匹配信号在多个访问计数数据中搜索所述目标计数数据；以及地址控制器，其被配置为基于搜索目标计数数据的结果在存储在地址储存器中的多个行地址中提供锤子地址。

根据示例实施例，一种存储器系统的锤子地址管理电路包括：地址储存器，其被配置为基于提供给存储器装置的访问地址信号来存储多个行地址；内容可寻址存储器(CAM)，其包括多个CAM单元，该多个CAM单元被配置为存储指示多个行地址的多个访问计数的多个访问计数数据，每个访问计数数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，CAM被配置为提供指示多个访问计数数据中的每一个是否与搜索数据匹配的多个匹配信号；CAM控制器，其被配置为执行部分搜索操作，使得CAM控制器将与第一位至第K位的一部分相对应的比较位作为搜索数据施加至CAM，并且使得CAM控制器基于指示目标计数数据的对应位与比较位匹配的多个匹配信号在多个访问计数数据中搜索所述目标计数数据；以及地址控制器，其被配置为基于搜索目标计数数据的结果来提供被密集访问的存储器装置的锤子地址。

根据示例实施例的搜索电路可以代替诸如用于施加各种条件的比较器的各种电路，并且可以通过使用CAM来减小用于搜索特定条件的数据的各种电路的尺寸。

另外，锤子地址管理电路和存储器系统可以使用搜索电路来减小用于锤子刷新操作的电路的尺寸。

附图说明

通过以下结合附图的详细描述，将更加清楚地理解本公开的示例实施例。

图1是示出根据本公开的示例实施例的搜索电路的框图。

图2是示出图1的搜索电路中包括的内容可寻址存储器(CAM)的示意性配置的图。

图3A、图3B、图4A和图4B是示出根据本公开的示例实施例的由搜索电路执行的部分搜索操作的示例的图。

图5是示出CAM中包括的示例CAM单元的电路图。

图6A、图6B、图7A、图7B、图8A和图8B是用于描述施加至CAM的搜索数据的位值的图。

图9是示出根据本公开的示例实施例的使用搜索电路的最大条目搜索方法的流程图。

图10A、图10B、图11A和图11B是示出图9的最大条目搜索方法的示例的图。

图12是示出根据本公开的示例实施例的使用搜索电路的最小条目搜索方法的流程图。

图13A、图13B、图14A和图14B是示出图12的最小条目搜索方法的示例的图。

图15和图16是示出根据本公开的示例实施例的存储器系统的框图。

图17是示出根据本公开的示例实施例的锤子地址管理电路的框图。

图18是示出根据本公开的示例实施例的存储器装置中包括的刷新控制器的框图。

图19是示出用于描述由于字线耦接而导致数据丢失的存储器单元阵列的一部分的图。

图20A、图20B和图20C是示出根据本公开的示例实施例的存储器装置中包括的刷新控制器的示例操作的时序图。

图21是示出根据本公开的示例实施例的移动系统的框图。

具体实施方式

在下文中将参照附图更全面地描述各种示例实施例，在附图中示出了一些示例实施例。在附图中，相同的附图标记始终表示相同的元件。可以省略重复的描述。因此，可以参照其他附图来描述相同或相似的附图标记，即使未在相应附图中提及或描述它们。另外，可以参照其他附图来描述未由附图标记表示的元件。

图1是示出根据本公开的示例实施例的搜索电路1000的框图。

参照图1，搜索电路1000包括内容可寻址存储器(CAM)1010和CAM控制器1020。

CAM 1010可以存储多个条目数据ENT1至ENTN(例如，ENT1、ENT2、...、ENTN)。如将参照图2描述的，CAM 1010可以包括被配置为存储多个条目数据ENT1至ENTN的多个CAM单元，其中每个条目数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，其中K是自然数。在一些实施例中，CAM 1010是二进制CAM(BCAM)，其将值0或值1存储到多个条目数据的第一位至第K位的每个位。

CAM 1010可以从CAM控制器1020接收搜索数据SDT，并且可以提供多个匹配信号MAT1至MATN(例如，MAT1、MAT2、...、MATN)，该多个匹配信号MAT1至MATN指示多个条目数据ENT1至ENTN中的每一个是否匹配搜索数据SDT。

CAM控制器1020可以基于多个匹配信号MAT1至MATN在多个条目数据ENT1至ENTN中搜索目标条目数据。CAM控制器1020可以执行用于搜索目标条目数据的部分搜索操作。部分搜索操作可以指示CAM控制器1020将与第一位B1至第K位BK(例如，B1、B2、B3、...、BK)的一部分相对应的比较位作为搜索数据SDT施加至CAM 1010，并确定多个条目数据ENT1至ENTN的与比较位相对应的位是否与比较位匹配。下面将参照图3A至图4B描述部分搜索操作的示例。在本公开中，可以使用B1到BK来指示位位置，而不管并且/或者独立于多个条目数据ENT1至ENTN或搜索数据SDT。如本文所使用的，术语“和/或(并且/或者)”包括相关联的所列项目中的一个或多个的任何和所有组合。

CAM控制器1020可以包括搜索数据驱动器SDD、读写电路RWC和控制逻辑CLG。

读写电路RWC可以通过多条位线BLS和多条字线WLS连接到CAM1010，以将条目数据写入到CAM 1010或读取存储在CAM 1010中的条目数据。CAM 1010中包括的CAM单元可以具有各种配置，并且读写电路RWC可以具有适合于CAM单元的配置并且/或者与CAM单元的配置兼容的各种配置。

控制逻辑CLG可以控制部分搜索操作。控制逻辑CLG可以基于要搜索的目标条目数据来确定比较位，并且将包括比较位的搜索数据SDT提供给搜索数据驱动器SDD。控制逻辑CLG可以通过多条匹配线ML1至MLN(例如，ML1、ML2、...、MLN)连接到CAM 1010。控制逻辑CLG可以基于通过多条匹配线ML1至MLN提供的多个匹配信号MAT1至MATN在多个条目数据ENT1至ENTN中搜索目标条目数据。控制逻辑CLG可以被实施为软件、硬件和/或它们的组合。

搜索数据驱动器SDD可以通过多条搜索线SL1至SLK(例如，SL1、SL2、SL3、...、SLK)连接到CAM 1010。搜索数据驱动器SDD可以锁存从控制逻辑CLG提供的搜索数据SDT，并且通过多条搜索线SL1至SLK将搜索数据SDT施加至CAM 1010。

使用部分搜索操作，可以在存储在CAM 1010中的多个条目数据ENT1到ENTN中搜索满足各种条件的目标条目数据。CAM控制器1020可以通过改变比较位来重复部分搜索操作，直到确定目标条目数据为止。在本公开中，“搜索目标条目数据”可以包括确定CAM 1010的存储目标条目数据的目标位置。目标位置可以由诸如地址、指针等的各种形式表示。关于目标位置的信息可以被提供给读写电路RWC，并且读写电路RWC可以基于目标位置从CAM 1010读出目标条目数据。

在一些示例实施例中，CAM控制器1020可以通过在从第K位BK到第一位B1的方向上一个一个地增加比较位的数目来重复部分搜索操作。顺序且重复的部分搜索操作可以被称为1位累积搜索操作。如将参照图9至图14B描述的，使用1位累积搜索操作，可以在多个条目数据ENT1至ENTN中将最大条目数据或最小条目数据确定为目标条目数据。

这样，根据示例实施例的搜索电路可以代替诸如用于施加各种条件的比较器之类的各种电路，并且可以通过使用CAM来减小搜索特定条件的数据的各种电路的尺寸。

图2是示出图1的搜索电路中包括的内容可寻址存储器(CAM)的示意性配置的图。

参照图2，CAM 1010可以包括多个CAM单元C11至CNK(例如，C11、C12、C13、...、C1K，C21、C22、C23、...、C2K，...，CN1、CN2、CN3、...、CNK，其中N和K是自然数)、预充电电路TP、以及多个感测放大器SA1至SAN(例如，SA1、SA2、...、SAN)。

多个CAM单元C11至CNK可以以N行和K列的矩阵形式排列，并且对应于一行的K个CAM单元可以存储包括对应于最低有效位的第一位B1至对应于最高有效位BK的第K位的一个条目数据。换句话说，第一行的CAM单元C11至C1K(例如，C11、C12、C13、...、C1K)可以存储包括K位的第一条目数据ENT1，第二行的CAM单元C21至C2K(例如，C21、C22、C23、...、C2K)可以存储包括K位的第二条目数据ENT2，并且第N行的CAM单元CN1至CNK(例如，CN1、CN2、CN3、...、CNK)可以存储包括K位的第N条目数据ENTN。

同一行的CAM单元可以共同连接到同一条匹配线。换句话说，第一行的CAM单元C11至C1K可以共同连接到第一匹配线ML1，第二行的CAM单元C21至C2K可以共同连接到第二匹配线ML2，并且第N行的CAM单元CN1至CNK可以共同连接到第N匹配线MLN。

同一列的CAM单元可以共同连接到同一条搜索线。换句话说，第一列的CAM单元C11至CN1(例如，C11、C21、...、CN1)可以共同连接到第一搜索线SL1，第二列的CAM单元C12至CN2(例如，C12、C22、...、CN2)可以共同连接到第二搜索线SL2，并且第K列的CAM单元C1K至CNK(例如，C1K、C2K、...、CNK)可以共同连接到第K搜索线SLK。

多个感测放大器SA1至SAN可以感测并放大多条匹配线ML1至MLN的电压以提供多个匹配信号MAT1至MATN。根据示例实施例，感测放大器SA1至SAN可以被省略，或者可以被包括在图1中的控制逻辑CLG中。

预充电电路TP可以用预充电电压VPR对多条匹配线ML1至MLN进行预充电。作为非限制性示例，图2示出了一个预充电电路TP可以共同地对多条匹配线ML1至MLN进行预充电。根据示例实施例，可以将相应的预充电电路TP分配给每条匹配线。预充电电路TP的配置可以以各种方式实施。

图2示出了CAM 1010的简化配置。包括第一位B1至第K位BK的搜索数据SDT可以通过第一搜索线SL1至第K搜索线SLK传输，并且可以通过多条匹配线ML1至MLN将多个条目数据ENT1至ENTN与搜索数据SDT之间的比较结果提供给多个感测放大器SA1至SAN。

作为比较结果，每个匹配信号MATi(其中i包括从1到N的自然数)可以具有第一逻辑电平(例如，逻辑高电平)，该第一逻辑电平指示当搜索数据SDT的比较位与每个条目数据ENTi的对应位匹配时的匹配情况，并且每个匹配信号MATi可以具有第二逻辑电平(例如，逻辑低电平)，该第二逻辑电平指示当搜索数据SDT的比较位与每个条目数据ENTi的对应位不匹配时的不匹配情况。在本公开中，逻辑高电平可以等于值1，并且逻辑低电平可以等于值0，但是本公开不限于此。

CAM 1010的搜索操作可以包括搜索线预充电操作、匹配线预充电操作和比较操作。例如，当CAM单元具有如图5所示的配置时，可以通过启用然后禁用CAM单元中的下拉路径来将搜索线预充电至逻辑低电平。当下拉路径被禁用时，使用预充电电路将匹配线预充电至逻辑高电平。在这样的预充电操作之后，可以通过将搜索数据施加至搜索线来执行比较操作。

在匹配情况下，可以禁用连接到同一条匹配线的CAM单元中的所有下拉路径，因此匹配线可以保持逻辑高电平或值为1。

在不匹配情况下，可以启用连接到同一条匹配线的CAM单元中的至少一条下拉路径，因此可以将匹配线放电至逻辑低电平或值为0。

图3A、图3B、图4A和图4B是示出根据本公开的示例实施例的由搜索电路执行的部分搜索操作的示例的图。

尽管为了图示和描述的方便，在图3A、图3B、图4A和图4B中示出了与一行相对应的6位配置，但是可以以各种方式确定位数。

条目数据ENT的第一位至第六位被存储在第一CAM单元C1至第六CAM单元C6(例如，C1、C2、C3、C4、C5和C6)中，并且搜索数据SDT的第一位B1至第六位B6(例如，B1、B2、B3、B4、B5和B6)可以通过第一搜索线SL1至第六搜索线SL6(例如，SL1、SL2、SL3、SL4、SL5和SL6)施加至第一CAM单元C1至第六CAM单元C6。例如，通过示例的方式示出了第一CAM单元C1至第六CAM单元C6分别具有值0、1、0、1、1和0。

在搜索数据SDT的第一位B1至第六位B6中，除上述比较位之外的其余位可以被称为非比较位。每个比较位的值可以为0或1，并且所有非比较位的值可以为“无关”值DCV。无关值DCV可以指示这样的值，该值可以不管并且/或者独立于存储在CAM单元中的值而禁用CAM单元的下拉路径，并且无关值DCV可以根据CAM单元的配置以各种方式实施。

图3A和图3B表示与匹配情况相对应的部分搜索操作。

参照图3A，搜索数据SDT的第六位B6和第五位B5对应于比较位，并且第四位B4、第三位B3、第二位B2和第一位B1对应于非比较位。非比较位B4、B3、B2和B1不影响比较结果，即，匹配信号MAT的逻辑电平或值。因此，由于搜索数据SDT的所有比较位B6和B5都与条目数据ENT的对应位匹配，所以匹配信号MAT可以具有指示匹配情况的值1。例如，比较位B6的值为0且相对应的CAM单元C6的值为0，并且比较位B5的值为1且相对应的CAM单元C5的值为1。

参照图3B，搜索数据SDT的第五位B5、第三位B3和第二位B2对应于比较位，并且第六位B6、第四位B4和第一位B1对应于非比较位。非比较位B6、B4和B1不影响匹配信号MAT的值。因此，由于搜索数据SDT的所有比较位B5、B3和B2都与条目数据ENT的对应位匹配，所以匹配信号MAT可以具有指示匹配情况的值1。例如，比较位B5的值为1且相对应的CAM单元C5的值为1，比较位B3的值为0且相对应的CAM单元C3的值为0，并且比较位B2的值为1且相对应的CAM单元C2的值为1。

图4A和图4B表示与不匹配情况相对应的部分搜索操作。

参照图4A，搜索数据SDT的第六位B6、第五位B5、第四位B4和第三位B3对应于比较位，并且第二位B2和第一位B1对应于非比较位。非比较位B2和B1不影响匹配信号MAT的值。因此，由于搜索数据SDT的比较位B6、B5、B4和B3中的至少一个(即第三位B3)与条目数据ENT的对应位不匹配，所以匹配信号MAT可以具有指示不匹配情况的值0。例如，比较位B3的值为1，而相对应的CAM单元C3的值为0。

参照图4B，搜索数据SDT的第四位B4和第二位B2对应于比较位，并且第六位B6、第五位B5、第三位B3和第一位B1对应于非比较位。非比较位B6、B5、B3和B1不影响匹配信号MAT的值。因此，由于搜索数据SDT的比较位B4和B2中的至少一个(即第四位B4)与条目数据ENT的对应位不匹配，所以匹配信号MAT可以具有指示不匹配情况的值0。例如，比较位B4的值为0，而相对应的CAM单元C4的值为1。

可以使用如图3A至图4B所示的多个部分搜索操作的组合和/或序列来实施各种搜索条件。

图5是示出CAM中包括的示例CAM单元的电路图。

作为示例，在图5中示出了从静态随机存取存储器(SRAM)单元修改的NOR型CAM单元。根据示例实施例的CAM单元不限于图5的配置。

参照图5，CAM单元可包括形成锁存器的第一反相器INV1和第二反相器INV2，以及第一晶体管T1至第六晶体管T6(例如，T1、T2、T3、T4、T5和T6)，该第一晶体管T1至第六晶体管T6可以是N型金属氧化物半导体(NMOS)晶体管。

第五晶体管T5和第六晶体管T6与CAM单元的读操作和/或写操作相关联。第五晶体管T5和第六晶体管T6可以基于由图1中的读写电路RWC驱动的字线的电压，将正常位线BL和互补位线/BL分别电连接到锁存节点N和反相节点/N。在读操作中，可以通过正常位线BL和互补位线/BL分别将锁存节点N的正常位值D和反相节点/N的反相位值/D提供给读写电路RWC。在写操作中，可以将正常位值D和反相位值/D分别加载到正常位线BL和互补位线/BL以存储在锁存节点N和反相节点/N中。读操作和写操作可以与SRAM单元的读操作和写操作实质上相同，并且省略进一步的描述。

响应于存储在反相节点/N中的反相位值/D而导通第一晶体管T1，并且响应于存储在锁存节点N中的正常位值D而导通第二晶体管T2。响应于通过正常搜索线SL施加的位值而导通第三晶体管T3，并且响应于通过互补搜索线/SL施加的位值而导通第四晶体管T4。

图5的NOR型CAM单元包括：第一下拉路径，其包括第一晶体管Tl和第三晶体管T3；以及第二下拉路径，其包括第二晶体管T2和第四晶体管T4。如上所述，将匹配线ML预充电至逻辑高电平，然后可以根据通过正常搜索线SL和互补搜索线/SL施加的位值以及所存储的值D和/D来选择性地启用第一下拉路径和第二下拉路径。当第一下拉路径和第二下拉路径中的至少一个被启用时，匹配线ML被放电至接地电压VSS，结果，匹配线ML的电压从对应于值1的逻辑高电平转变为对应于值0的逻辑低电平。当第一下拉路径和第二下拉路径都被禁用时，匹配线ML保持预充电电压，即，匹配线ML保持对应于值1的逻辑高电平。

图6A、图6B、图7A、图7B、图8A和图8B是用于描述施加至CAM的搜索数据的位值的图。

搜索数据的一个位值可以由正常搜索线SL的位值和互补搜索线/SL的位值的组合(SL，/SL)表示。另外，存储在CAM单元中的条目数据的一个位值可以由锁存节点N的位值和反相节点/N的位值的组合(D，/D)表示。

图6A和图6B示出了条目数据的一位具有值0，即(D，/D)＝(0，1)的情况。

参照图6A，当搜索数据的一位的值为0时，即(SL，/SL)＝(0，1)，第一晶体管T1和第四晶体管T4导通，并且第二晶体管T2和第三晶体管T3截止。结果，包括第一晶体管T1和第三晶体管T3的第一下拉路径以及包括第二晶体管T2和第四晶体管T4的第二下拉路径都被禁用，并且匹配信号MAT保持值1，该值指示先前被预充电的匹配情况。

参照图6B，当搜索数据的一位的值为1时，即(SL，/SL)＝(1，0)，第一晶体管T1和第三晶体管T3导通，并且第二晶体管T2和第四晶体管T4截止。结果，包括第二晶体管T2和第四晶体管T4的第二下拉路径被禁用，但是包括第一晶体管T1和第三晶体管T3的第一下拉路径被启用，并且匹配信号MAT转变为指示不匹配情况的值0。

图7A和图7B示出了条目数据的一位具有值1，即(D，/D)＝(1，0)的情况。

参照图7A，当搜索数据的一位的值为1时，即(SL，/SL)＝(1，0)，第一晶体管T1和第四晶体管T4截止，并且第二晶体管T2和第三晶体管T3导通。结果，包括第一晶体管T1和第三晶体管T3的第一下拉路径以及包括第二晶体管T2和第四晶体管T4的第二下拉路径都被禁用，并且匹配信号MAT保持值1，该值指示先前被预充电的匹配情况。

参照图7B，当搜索数据的一位的值为0时，即(SL，/SL)＝(0，1)，第一晶体管T1和第三晶体管T3截止，并且第二晶体管T2和第四晶体管T4导通。结果，包括第一晶体管T1和第三晶体管T3的第一下拉路径被禁用，但是包括第二晶体管T2和第四晶体管T4的第二下拉路径被启用，并且匹配信号MAT转变为指示不匹配情况的值0。

图8A和8B示出了搜索数据的一位具有无关值，即(SL，/SL)＝(0，0)的情况。图8A示出了条目数据的一位的值为0，即(D，/D)＝(0，1)的情况，并且图8B示出了条目数据的一位的值为1，即(D，/D)＝(1，0)的情况。

参照图8A和图8B，将值0施加至正常搜索线SL和互补搜索线/SL两者，因此第三晶体管T3和第四晶体管T4总是截止，而不管并且/或者独立于所存储的条目数据的位值。因此，当与无关值相对应的组合(SL，/SL)＝(0，0)被用作搜索数据的一个位值时，包括第一晶体管T1和第三晶体管T3的第一下拉路径以及包括第二晶体管T2和第四晶体管T4的第二下拉路径都被禁用，并且匹配信号MAT保持值1。

如参照图6A至图7B所描述的，图1中的CAM控制器1020可以针对搜索数据的各位中的每个比较位，将值1施加至正常搜索线SL和互补搜索线/SL中的一者，并且将值0施加至正常搜索线SL和互补搜索线/SL中的另一者。相反，如参照图8A和8B所描述的，CAM控制器1020可以针对除了搜索数据的各位中的比较位之外的每个非比较位，将值0施加至正常搜索线SL和互补搜索线/SL两者。根据CAM单元的配置，CAM控制器1020可以针对每个非比较位，将值1作为无关值施加至正常搜索线SL和互补搜索线/SL两者。例如，如果CAM单元具有这样的配置：其使得匹配线可以被预充电至值0而不是值1并且在不匹配情况下至少一个上拉路径被启用，则可以通过将值1作为无关值施加至正常搜索线SL和互补搜索线/SL两者来禁用上拉路径，而不管并且/或者独立于存储在CAM单元中的位值。

在下文中，参照图9至图14B，将描述根据示例实施例的1位累积搜索操作。1位累积搜索操作指示通过在从第K位BK到第一位B1的方向上一个一个地增加比较位的数目来重复上述部分搜索操作。使用1位累积搜索操作，可以在存储在CAM中的多个条目数据中将最大条目数据(例如，具有条目数据的最大值的条目数据)或最小条目数据(例如，具有条目数据的最小值的条目数据)确定为目标条目数据。

图9是示出根据本公开的示例实施例的使用搜索电路的最大条目搜索方法的流程图。

参照图9，i的值被初始化为1(S101)。将搜索数据的第(K-i+1)位设置为1，并将搜索数据的第一位B1至第(K-i)位B(K-i)(在图9中示为B1～B(K-i))设置为无关值DCV(S102)。在这样设置比较位和非比较位之后，执行第i部分搜索操作PCOi(S103)。

结果，当i的值为1时，通过将具有值1的第K比较位BK施加至CAM来执行第一部分搜索操作PCO1(S103)。

当匹配信号MAT中的至少一个被激活(例如，具有指示匹配情况的值1)时(S104：是)，搜索数据的第(K-i+1)位B(K-i+1)被设置为1(S105)。当所有匹配信号MAT都被去激活(例如，具有指示不匹配情况的值0)时(S104：否)，搜索数据的第(K-i+1)位B(K-i+1)被设置为0(S106)。之后，将i的值增加1(S109)，并且重复处理(S102至S106)。

这样，可以基于当比较位的数目是i时的第i部分搜索操作PCOi的多个匹配信号来确定当比较位的数目是(i+1)时的第(i+1)部分搜索操作PCO(i+1)的比较位的值，其中i是自然数。

换句话说，当目标条目数据是最大条目数据时，在图1中的CAM控制器1020在通过第i部分搜索操作PCOi激活多个匹配信号中的至少一个时将第(K-i+1)比较位的值设置为1、在通过第i部分搜索操作PCOi去激活多个匹配信号中的所有匹配信号时将第(K-i+1)比较位的值设置为0、并且在不管多个匹配信号的情况下通过第i部分搜索操作PCOi将第(K-i)比较位的值设置为1之后，CAM控制器1020可以通过将第K比较位至第(K-i)比较位施加至CAM 1010来执行第(i+1)部分搜索操作PCO(i+1)。

可以重复执行递归处理(S102至S106和S109)，直到通过第i部分搜索操作PCOi激活多个匹配信号中的仅一个为止(S107：否)。当多个匹配信号中的仅一个被激活时(S107：是)，CAM控制器1020可以不执行第(i+1)部分搜索操作PCO(i+1)以及随后的部分搜索操作，例如，PCO(i+2)、PCO(i+3)等。

当多个匹配信号中的仅一个被激活时(S107：是)，CAM控制器1020可以将与该唯一一个被激活的匹配信号相对应的条目数据确定为最大条目数据，并输出最大条目搜索操作的结果(S108)。结果可以包括最大条目数据和/或最大条目数据的位置信息。

图10A和图10B是示出图9的最大条目搜索方法的示例的图。

图10A示出了存储在CAM中的第一条目数据ENT1至第五条目数据ENT5(例如ENT1、ENT2、ENT3、ENT4和ENT5)。第一条目数据ENT1至第五条目数据ENT5中的每一个可以包括对应于最高有效位的第六位B6至对应于最低有效位的第一位B1。条目数据的数目和每个条目数据的位是为了图示和描述的方便，并且本公开的示例实施例不限于此。

图10B示出了与图10A的条目数据相对应的最大条目搜索操作。

参照图10A和图10B，通过将具有值1的第六位B6作为一个比较位施加至CAM来执行第一部分搜索操作PCO1。如图10A所示，第一条目数据ENT1至第五条目数据ENT5的所有第六位B6均为0，因此所有第一匹配信号MAT1至第五匹配信号MAT5都具有指示不匹配情况的值0。

由于作为第一部分搜索操作PCOl的结果，所有匹配信号MAT1至MAT5都被去激活，因此搜索数据的第六位B6被设置为0，搜索数据的第五位B5被设置为1，然后通过将第六位B6和第五位B5作为两个比较位施加至CAM来执行第二部分搜索操作PCO2。

由于作为第二部分搜索操作PCO2的结果，仅第二匹配信号MAT2被激活为指示匹配情况的值1，因此可以将与第二匹配信号MAT2相对应的第二条目数据ENT2确定为最大条目数据MAXENT。

图11A和图11B是示出图9的最大条目搜索方法的另一示例的图。

图11A示出了存储在CAM中的第一条目数据ENT1至第五条目数据ENT5的示例，并且图11B示出了与图11A的条目数据相对应的最大条目搜索操作。

参照图11A和图11B，通过将具有值1的第六位B6作为一个比较位施加至CAM来执行第一部分搜索操作PCO1。第一条目数据ENT1至第五条目数据ENT5的所有第六位B6均为0，因此所有第一匹配信号MAT1至第五匹配信号MAT5都具有指示不匹配情况的值0。

由于作为第一部分搜索操作PCO1的结果，所有匹配信号MAT1至MAT5都被去激活，因此搜索数据的第六位B6被设置为0，搜索数据的第五位B5被设置为1，然后通过将第六位B6和第五位B5作为两个比较位施加至CAM来执行第二部分搜索操作PCO2。

由于作为第二部分搜索操作PCO2的结果，第二匹配信号MAT2和第四匹配信号MAT4被激活为指示匹配情况的值1，因此搜索数据的第五位B5被设置为1，搜索数据的第四位B4被设置为1，然后通过将第六位B6、第五位B5和第四位B4作为三个比较位施加至CAM来执行第三部分搜索操作PCO3。

由于作为第三部分搜索操作PCO3的结果，所有匹配信号MAT1至MAT5都被去激活，因此搜索数据的第四位B4被设置为0，搜索数据的第三位B3被设置为1，然后通过将第六位B6至第三位B3作为四个比较位施加至CAM来执行第四部分搜索操作PCO4。

由于作为第四部分搜索操作PCO4的结果，仅第二匹配信号MAT2被激活为指示匹配情况的值1，因此可以将与第二匹配信号MAT2相对应的第二条目数据ENT2确定为最大条目数据MAXENT。

图12是示出根据本公开的示例实施例的使用搜索电路的最小条目搜索方法的流程图。

参照图12，i的值被初始化为1(S201)。将搜索数据的第(K-i+1)位设置为0，并将搜索数据的第一位B1至第(K-i)位B(K-i)(在图12中示为B1～B(K-i))设置为无关值DCV(S202)。在这样设置比较位和非比较位之后，执行第i部分搜索操作PCOi(S203)。

结果，当i的值为1时，通过将具有值0的第K比较位BK施加至CAM来执行第一部分搜索操作PCO1(S203)。

当匹配信号MAT中的至少一个被激活(例如，具有指示匹配情况的值1)时(S204：是)，搜索数据的第(K-i+1)位B(K-i+1)被设置为0(S205)。当所有匹配信号MAT都被去激活(例如，具有指示不匹配情况的值0)时(S204：否)，搜索数据的第(K-i+1)位B(K-i+1)被设置为1(S206)。之后，将i的值增加1(S109)，重复处理(S202至S206)。

这样，可以基于当比较位的数目是i时的第i部分搜索操作PCOi的多个匹配信号来确定当比较位的数目为(i+1)时的第(i+1)部分搜索操作PCO(i+1)的比较位的值，其中i是自然数。

换句话说，当目标条目数据是最小条目数据时，在图1中的CAM控制器1020在通过第i部分搜索操作PCOi激活多个匹配信号中的至少一个时将第(K-i+1)比较位的值设置为0、在通过第i部分搜索操作PCOi去激活多个匹配信号中的所有匹配信号时将第(K-i+1)比较位的值设置为1、并且在不管多个匹配信号的情况下通过第i部分搜索操作PCOi将第(K-i)比较位的值设置为0之后，CAM控制器1020可以通过将第K比较位至第(K-i)比较位施加至CAM 1010来执行第(i+1)部分搜索操作PCO(i+1)。

可以重复执行递归处理(S202至S206和S209)，直到通过第i部分搜索操作PCOi激活多个匹配信号中的仅一个为止(S207：否)。当多个匹配信号中的仅一个被激活时(S207：是)，CAM控制器1020可以不执行第(i+1)部分搜索操作PCO(i+1)以及随后的部分搜索操作PCO(i+2)、PCO(i+3)等。

当多个匹配信号中的仅一个被激活时(S207：是)，CAM控制器1020可以将与该唯一一个被激活的匹配信号相对应的条目数据确定为最小条目数据，并输出最小条目搜索操作的结果(S208)。结果可以包括最小条目数据和/或最小条目数据的位置信息。

图13A和图13B是示出图12的最小条目搜索方法的示例的图。

图13A示出了存储在CAM中的第一条目数据ENT1至第五条目数据ENT5的示例，并且图13B示出了与图13A的条目数据相对应的最小条目搜索操作。

参照图13A和图13B，通过将具有值0的第六位B6作为一个比较位施加至CAM来执行第一部分搜索操作PCO1。如图13A所示，第一条目数据ENT1至第五条目数据ENT5的所有第六位B6均为0，因此所有第一匹配信号MAT1至第五匹配信号MAT5都具有指示匹配情况的值1。

由于作为第一部分搜索操作PCO1的结果，匹配信号MAT1至MAT5中的至少一个被激活，因此搜索数据的第六位B6被设置为0，搜索数据的第五位B5被设置为0，然后通过将第六位B6和第五位B5作为两个比较位施加至CAM来执行第二部分搜索操作PCO2。

以相同的方式，由于作为第二部分搜索操作PCO2和第三部分搜索操作PCO3的结果，至少一个匹配信号被激活为指示匹配情况的值1，因此搜索数据的第六位B6至第三位B3都被设置为0，然后通过将第六位B6至第三位B3作为四个比较位施加至CAM来执行第四部分搜索操作PCO4。

由于作为第四部分搜索操作PCO4的结果，仅第一匹配信号MAT1被激活为指示匹配情况的值1，因此可以将与第一匹配信号MAT1相对应的第一条目数据ENT1确定为最小值条目数据MINENT。

图14A和图14B是示出图12的最小条目搜索方法的另一示例的图。

图14A示出了存储在CAM中的第一条目数据ENT1至第五条目数据ENT5的示例，并且图14B示出了与图14A的条目数据相对应的最小条目搜索操作。

参照图14A和图14B，通过将具有值0的第六位B6作为一个比较位施加至CAM来执行第一部分搜索操作PCO1。第一条目数据ENT1至第五条目数据ENT5的所有第六位B6均为0，因此所有第一匹配信号MAT1至第五匹配信号MAT5都具有指示匹配情况的值1。

由于作为第一部分搜索操作PCO1的结果，匹配信号MAT1至MAT5中的至少一个被激活，因此搜索数据的第六位B6被设置为0，搜索数据的第五位B5被设置为0，然后通过将第六位B6和第五位B5作为两个比较位施加至CAM来执行第二部分搜索操作PCO2。

以相同的方式，由于作为第二部分搜索操作PCO2和第三部分搜索操作PCO3的结果，至少一个匹配信号被激活为指示匹配情况的值1，因此搜索数据的第六位B6至第三位B3都被设置为0，然后通过将第六位B6至第三位B3作为四个比较位施加至CAM来执行第四部分搜索操作PCO4。

由于作为第四部分搜索操作PCO4的结果，所有匹配信号都被去激活为指示不匹配情况的值0，因此搜索数据的第三位B3被设置为1，搜索数据的第二位B2被设置为0，然后通过将第六位B6至第二位B2作为五个比较位施加至CAM来执行第五部分搜索操作PCO5。

由于作为第五部分搜索操作PCO5的结果，仅第三匹配信号MAT3被激活为指示匹配情况的值1，因此可以将与第三匹配信号MAT3相对应的第三条目数据ENT3确定为最小条目数据MINENT。

图15和图16是示出根据本公开的示例实施例的存储器系统10的框图。

参照图15，存储器系统10包括存储器控制器100和存储器装置200。存储器控制器100和存储器装置200包括用于相互通信的相应接口。接口可以通过用于传输命令CMD、访问地址ADDR、时钟信号CLK等的控制总线21，以及用于传输数据DATA的数据总线22连接。根据用于存储器装置的一些标准，访问地址ADDR可以被合并在命令CMD(例如，CMD(ADDR))中。存储器控制器100可以产生用于控制存储器装置200的命令CMD，并且可以在存储器控制器100的指导和控制下将数据DATA写入存储器装置200或从存储器装置200读取数据DATA。

存储器装置200可以包括被配置为提供锤子地址HADD的锤子地址管理电路HMMAG300和被配置为基于所提供的锤子地址HADD执行锤子刷新操作的刷新控制器RFCON 400。

参照图16，存储器系统11包括通过控制总线23和数据总线24连接的存储器控制器101和存储器装置201。

与图15的存储器系统10相比，在图16的存储器系统11中，存储器控制器101包括被配置为通过控制总线23提供锤子地址HADD的锤子地址管理电路HMMAG 301，并且存储器装置201包括被配置为基于所提供的锤子地址HADD执行锤子刷新操作的刷新控制器RFCON400。在这种情况下，通过存储器控制器101执行锤子地址HADD的检测，并且可以仅锤子刷新操作通过存储器装置201执行以分配与锤子刷新操作有关的负担，从而可以减小存储器装置201的尺寸，并且可以增强存储器系统11的整体性能。

图17是示出根据本公开的示例实施例的锤子地址管理电路的框图。

参照图17，锤子地址管理电路300可以包括内容可寻址存储器(CAM)1010、CAM控制器CAMCON 1020、地址储存器2010和地址控制器ADDCON 2020。

地址储存器2010基于提供给存储器装置的访问地址信号ADDR来存储多个行地址ADD1至ADDN(例如，ADD1、ADD2、...、ADDN)。CAM 1010包括多个CAM单元，该多个CAM单元被配置为存储指示多个行地址的多个访问计数的多个访问计数数据，其中访问计数数据ENT1至ENTN(例如，ENT1、ENT2、...、ENTN)中的每一个包括对应于最低有效位的第一位至对应于最高有效位的第K位。CAM 1010提供指示多个访问计数数据ENT1至ENTN中的每一个是否与搜索数据匹配的多个匹配信号。

CAM控制器1020执行部分搜索操作，使得CAM控制器1020将与第一位至第K位的一部分相对应的比较位作为搜索数据施加至CAM，并基于多个匹配信号(例如，目标计数数据的对应位与比较位匹配)在多个条目数据ENT1至ENTN中搜索目标计数数据。

地址控制器2020基于搜索目标计数数据的结果，提供被密集访问的存储器装置的锤子地址HADD。

CAM控制器1020可以通过重复如参照图9至图11B所描述的部分搜索操作来重复最大条目搜索操作，并且可以在多个访问计数数据ENT1至ENTN中将最大计数数据确定为目标计数数据。地址控制器2020可以基于从CAM控制器1020提供的位置信息MAXPT，确定所存储的行地址ADD1至ADDN中的与最大计数数据相对应的行地址。

另外，CAM控制器1020可以通过重复如参照图12至图14B所描述的部分搜索操作来重复最小条目搜索操作，并且可以在多个访问计数数据ENT1至ENTN中将最小计数数据确定为目标计数数据。地址控制器2020可以基于从CAM控制器1020提供的位置信息MINPT，将新的行地址存储在地址储存器中，以用该新的行地址替换与最小计数数据相对应的行地址。换句话说，可以通过将较低访问频率的行地址从地址储存器2010中删除，来将该较低访问频率的行地址从锤子地址管理的对象中排除。

CAM控制器1020可以基于从地址控制器2020提供的访问信息ADDPT和NEWADD来增加或初始化访问计数数据ENT1至ENTN的值。

在用于锤子刷新操作的常规方案中，可以使用用于存储访问计数数据的计数器和包括比较器的复杂电路，该比较器用于确定存储在计数器中的多个访问计数数据中的最大计数数据和/或最小计数数据。随着存储器装置的集成度增加，要存储的访问计数数据的位和数量可能增加，并且计数器的数量和比较器的数量也可能增加。因此，会增加电路的尺寸并且会减小设计裕度。

根据本公开的示例实施例的锤子地址管理电路300可以代替用于利用针对CAM的部分搜索操作来比较所存储的数据的功能，因此可以减小存储器装置的尺寸，并且可以增强锤子刷新操作的性能。尽管图17示出了如图15中的锤子地址管理电路300的锤子地址管理电路300，但是应当理解，在不脱离本公开的情况下，图17的锤子地址管理电路300的设计可以等同地应用于图16中示出的锤子地址管理电路301。

图18是示出根据本公开的示例实施例的存储器装置中包括的刷新控制器的框图。

参照图18，刷新控制器400可以包括时序控制器410、刷新计数器420和地址产生器430。

时序控制器410可以基于存储器装置200的操作特性来产生计数器刷新信号CREF和表示锤子刷新操作的时序的锤子刷新信号HREF。下面将参照图20A、图20B和图20C进一步描述时序控制器410的操作。如图20A、图20B和图20C所示，时序控制器410可以选择性地激活计数器刷新信号CREF和锤子刷新信号HREF之一。刷新计数器420可以响应于计数器刷新信号CREF而产生计数器刷新地址信号CRFADD，其中，计数器刷新地址信号CRFADD可以表示顺序地改变的地址。例如，每当计数器刷新信号CREF被激活时，刷新计数器420就可以增加计数器刷新地址信号CRFADD的值。通过增加计数器刷新地址信号CRFADD的值，可以顺序地选择存储器装置200的存储器单元阵列中的字线以进行刷新操作。

地址产生器430可以存储从存储器控制器100提供的锤子地址HADD，并且可以与锤子刷新信号HREF同步地产生锤子刷新地址信号HRFADD。锤子刷新地址信号HRFADD可以与这样的行的地址相对应：该行与对应于锤子地址HADD的行物理地相邻。地址产生器430可以包括锤子地址储存器440和映射器450。

锤子地址储存器440可以存储从存储器控制器100提供的锤子地址HADD。

映射器450可以基于从锤子地址储存器440提供的锤子地址HADD产生锤子刷新地址信号HRFADD。如下面将参照图19描述的，锤子刷新地址信号HRFADD可以指示存储器装置200的行的地址，该行与存储器装置200的与锤子地址HADD相对应的行物理地相邻。

图19是示出用于描述由于字线耦接而导致数据丢失的存储器单元阵列的一部分的图。

图19示出了三条字线WLs-1、WLs和WLs+1，三条位线BLp-1、BLp和BLp+1，以及存储器单元阵列中的耦接到字线WLs-1、WLs和WLs+1和位线BLp-1、BLp和BLp+1的存储器单元MC。三条字线WLs-1、WLs和WLs+1在行方向(例如，X方向)上延伸并且沿着列方向(例如，Y方向)顺序地布置。三条位线BLp-1、BLp和BLp+1在列方向上延伸并且沿着行方向顺序地布置。在此将理解，字线WLs-1和字线WLs在物理上彼此直接相邻，因为在字线WLs-1和字线WLs之间没有居间的字线。

例如，中间字线WL可以对应于已经被密集地访问的锤子地址HADD。将理解，被密集访问的字线或锤子字线是指具有相对较高的激活次数并且/或者具有相对较高的激活频率(例如，大于预定阈值)的字线。每当访问锤子字线(例如，中间字线WL)时，锤子字线WLs被启用并被预充电，并且锤子字线WLs的电压电平被增大和减小。当锤子字线WLs的电压电平变化时，字线耦接可引起相邻字线WLs-1和相邻字线WLs+1的电压电平波动，因此，耦接到相邻字线WLs-1和相邻字线WLs+1的存储器单元MC的单元电荷可能会受到影响。当更频繁地访问锤子字线WLs时，耦接到相邻字线WLs-1和相邻字线WLs+1的存储器单元MC的单元电荷可更快地丢失。

图18的地址产生器430可提供锤子刷新地址信号HRFADD，该锤子刷新地址信号HRFADD表示与锤子地址HADD的行(例如，中间字线WLs)物理地相邻的行(例如，字线WLs-1和WLs+1)的地址HRFADD1和HRFADD2，并且可以基于(例如，响应于)锤子刷新地址信号HRFADD来执行针对相邻字线WLs-1和相邻字线WLs+1的刷新操作，以减少或者可能防止存储在存储器单元MC中的数据的丢失。

图20A、图20B和图20C是示出根据本公开的示例实施例的存储器装置中包括的刷新控制器的示例操作的时序图。

图20A、图20B和图20C示出了针对以脉冲形状激活的刷新信号IREF的计数器刷新信号CREF、锤子刷新信号HREF、计数器刷新地址信号CRFADD和锤子刷新地址信号HRFADD的产生。刷新信号IREF的激活时间点t1至t19之间的间隔可以是规则的或不规则的。

参照图18和图20A，时序控制器410可以与刷新信号IREF的激活时间点t1到t19中的时间点t1至t4、t6至t10、t12至t16以及t18至t19同步地激活计数器刷新信号CREF，并且可以与时间点t5、t11和t17同步地激活锤子刷新信号HREF。即使图20A示出了对于锤子刷新信号HREF的每次激活，计数器刷新信号CREF被激活了五次，但是计数器刷新信号CREF和锤子刷新信号HREF的激活比率可以改变。

刷新计数器420可以与计数器刷新信号CREF的激活时间点t1至t4、t6至t10、t12至t16以及t18至t19同步地产生表示顺序地改变的地址X+1至X+15的计数器刷新地址信号CRFADD。地址产生器430可以与锤子刷新信号HREF的激活时间点t5、t11和t17同步地产生锤子刷新地址信号HRFADD，该锤子刷新地址信号HRFADD表示与锤子地址HADD的行物理地相邻的行的地址Ha、Hb和Hc。

如图20A所示，地址产生器430中的映射器450可以提供与两个相邻行之一相对应的地址。例如，在时间点t5，地址Ha可以比锤子地址HADD小1，并且在时间点t11，地址Hb可以比锤子地址HADD大1。这样，映射器450可以在锤子刷新信号HREF的每个激活时间点处替代性地提供相对于锤子地址信号的较小的地址或较大的地址。

图20B和图20C的时序图类似于图20A的时序图，并且省略重复的描述。计数器刷新信号CREF在图20A中在某些时间点处被去激活，但是计数器刷新信号CREF可以周期性地被激活，而不管锤子刷新信号HREF如何，如图20B所示。根据示例实施例，如图20C所示，地址产生器430中的映射器450可以顺序地提供与两个相邻行相对应的地址。例如，在时间点t5，地址Ha1可以比锤子地址HADD小1，并且在时间点t6，地址Ha2可以比锤子地址HADD大1。这样，映射器450可以在锤子刷新信号HREF的每个激活时间点处替代性地提供相对于锤子地址信号的较小的地址或较大的地址。

图21是示出根据本公开的示例实施例的移动系统1200的框图。

参照图21，移动系统1200包括应用处理器(AP)1210、连接单元1220、易失性存储器装置(VM)1230、非易失性存储器装置(NVM)1240、用户界面1250和电源1260。

应用处理器1210可以执行诸如网络浏览器、游戏应用、视频播放器等应用。连接单元1220可以执行与外部装置的有线或无线通信。易失性存储器装置1230可以存储由应用处理器1210处理的数据，或者可以用作工作存储器。非易失性存储器装置1240可以存储用于启动移动系统1200的启动映像。用户界面1250可以包括诸如小键盘、触摸屏等的至少一个输入装置，以及诸如扬声器、显示装置等的至少一个输出装置。电源1260可以向移动系统1200提供电源电压。

在一些示例实施例中，如参照图15所描述的，存储器装置1230可以包括锤子地址管理电路300和刷新控制器400。在其他示例实施例中，如参照图16所描述的，配置为控制存储器装置1230的应用处理器1210可以包括锤子地址管理电路301，并且存储器装置1230可以包括刷新控制器400。

锤子地址管理电路300、301可以使用搜索电路在所存储的访问计数数据中搜索最大值和最小值，从而可以减小锤子地址管理电路300、301的尺寸。

本公开可以应用于需要数据搜索功能的任何电子装置和系统。例如，本公开可以应用于以下系统：诸如存储卡、固态驱动器(SSD)、嵌入式多媒体卡(eMMC)、通用闪存(UFS)、移动电话、智能电话、个人数字助理(PDA)、便携式多媒体播放器(PMP)、数码相机、便携式摄像机、个人计算机(PC)、服务器计算机、工作站、膝上型计算机、数字电视、机顶盒、便携式游戏机、导航系统、可穿戴装置、物联网(IoT)装置、万物网(IoE)装置、电子书、虚拟现实(VR)装置、增强现实(AR)装置等。

前述内容是示例实施例的说明，并且不应解释为对其的限制。尽管已经描述了一些示例实施例，但是本领域技术人员将容易理解，在实质上不脱离本公开的情况下，示例实施例中的许多修改是可能的。

Claims (20)

1.一种搜索电路，包括：

内容可寻址存储器，其包括被配置为存储多个条目数据的多个内容可寻址存储器单元，每个条目数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，所述内容可寻址存储器被配置为提供指示所述多个条目数据中的每一个是否与搜索数据匹配的多个匹配信号；和

内容可寻址存储器控制器，其被配置为执行部分搜索操作，使得所述内容可寻址存储器控制器将与所述第一位至所述第K位的一部分相对应的比较位作为所述搜索数据施加至所述内容可寻址存储器，并且使得所述内容可寻址存储器控制器基于指示目标条目数据的对应位与所述比较位匹配的所述多个匹配信号在所述多个条目数据中搜索所述目标条目数据。

2.根据权利要求1所述的搜索电路，其中，所述内容可寻址存储器控制器还被配置为：通过改变所述比较位来重复所述部分搜索操作，直到确定所述目标条目数据为止。

3.根据权利要求1所述的搜索电路，其中，所述内容可寻址存储器控制器还被配置为：通过在从所述第K位至所述第一位的方向上一个一个地增加所述比较位的数目来重复所述部分搜索操作，以在所述条目数据中确定具有最大值的最大条目数据或在所述条目数据中确定具有最小值的最小条目数据作为所述目标条目数据。

4.根据权利要求3所述的搜索电路，其中，所述内容可寻址存储器控制器还被配置为：基于具有i个比较位的第i部分搜索操作的所述多个匹配信号，确定第(i+1)部分搜索操作的(i+1)个比较位的值，其中i是自然数。

5.根据权利要求4所述的搜索电路，其中，所述内容可寻址存储器控制器还被配置为：响应于所述多个匹配信号中的仅一个匹配信号通过所述第i部分搜索操作被激活，不执行所述第(i+1)部分搜索操作。

6.根据权利要求3所述的搜索电路，其中，响应于所述目标条目数据是所述最大条目数据，所述内容可寻址存储器控制器还被配置为：通过将具有值1的第K比较位施加至所述内容可寻址存储器来执行第一部分搜索操作。

7.根据权利要求6所述的搜索电路，其中，当所述目标条目数据是所述条目数据中具有所述最大值的所述最大条目数据时，所述内容可寻址存储器控制器还被配置为：在所述内容可寻址存储器控制器在所述多个匹配信号中的至少一个匹配信号通过所述第i部分搜索操作被激活时将所述第(K-i+1)比较位的值设置为1、在所述多个匹配信号中的所有匹配信号通过所述第i部分搜索操作被去激活时将所述第(K-i+1)比较位的值设置为0、并且在不管所述多个匹配信号的情况下通过第i部分搜索操作将第(K-i)比较位的值设置为1之后，通过将所述第K比较位至第(K-i)比较位施加至所述内容可寻址存储器来执行第(i+1)部分搜索操作。

8.根据权利要求7所述的搜索电路，其中，响应于所述多个匹配信号中的仅一个被激活，所述内容可寻址存储器控制器还被配置为：将与所述仅一个被激活的匹配信号相对应的所述条目数据确定为在所述条目数据中具有所述最大值的所述最大条目数据。

9.根据权利要求3所述的搜索电路，其中，响应于所述目标条目数据是所述条目数据中具有所述最小值的所述最小条目数据，所述内容可寻址存储器控制器还被配置为：通过将具有值0的第K比较位施加至所述内容可寻址存储器来执行第一部分搜索操作。

10.根据权利要求9所述的搜索电路，其中，当所述目标条目数据是所述条目数据中具有所述最小值的所述最小条目数据时，所述内容可寻址存储器控制器还被配置为：在所述内容可寻址存储器控制器在所述多个匹配信号中的至少一个匹配信号通过所述第i部分搜索操作而被激活时将所述第(K-i+1)比较位的值设置为0、在所述多个匹配信号中的所有匹配信号通过所述第i部分搜索操作被去激活时将所述(K-i+1)比较位的值设置为1、并且在不管所述多个匹配信号的情况下通过第i部分搜索操作将第(K-i)比较位的值设置为0之后，通过将所述第K比较位至第(K-i)比较位施加至所述内容可寻址存储器来执行第(i+1)部分搜索操作。

11.根据权利要求10所述的搜索电路，其中，响应于所述多个匹配信号中的仅一个被激活，所述内容可寻址存储器控制器还被配置为：将与所述仅一个被激活的匹配信号相对应的所述条目数据确定为在所述条目数据中具有所述最小值的所述最小条目数据。

12.根据权利要求1所述的搜索电路，其中，所述内容可寻址存储器包括二进制内容可寻址存储器，该二进制内容可寻址存储器将值0或值1存储到所述多个条目数据的所述第一位至所述第K位的每个位。

13.根据权利要求12所述的搜索电路，其中，与所述多个条目数据的所述第一位至所述第K位的每一个相对应的所述内容可寻址存储器单元被配置为：通过正常搜索线和互补搜索线来接收所述搜索数据的每个位。

14.根据权利要求12所述的搜索电路，其中，所述内容可寻址存储器控制器还被配置为：针对所述搜索数据的位中的所述比较位的每个位，将值1施加至所述正常搜索线和所述互补搜索线中的一者，并且将值0施加至所述正常搜索线和所述互补搜索线中的另一者；并且

其中，所述内容可寻址存储器控制器还被配置为：针对所述搜索数据的位中的非比较位的每个位，分别将所述值1或所述值0施加至所述正常搜索线和所述互补搜索线两者。

15.一种存储器系统，包括：

存储器单元阵列，其包括多个存储器单元；

锤子地址管理电路，其被配置为确定被密集访问的所述存储器单元阵列的锤子地址；以及

刷新控制器，其被配置为执行锤子刷新操作，以刷新所述存储器单元阵列的第一行，所述存储器单元阵列的所述第一行与所述存储器单元阵列的与所述锤子地址相对应的第二行物理地相邻，其中，所述锤子地址管理电路包括：

地址储存器，其被配置为基于访问地址信号来存储多个行地址；

内容可寻址存储器，其包括多个内容可寻址存储器单元，该多个内容可寻址存储器单元被配置为存储指示所述多个行地址的多个访问计数的多个访问计数数据，每个访问计数数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，所述内容可寻址存储器被配置为提供指示所述多个访问计数数据中的每一个是否与搜索数据匹配的多个匹配信号；

内容可寻址存储器控制器，其被配置为执行部分搜索操作，使得所述内容可寻址存储器控制器将与所述第一位至所述第K位的一部分相对应的比较位作为所述搜索数据施加至所述内容可寻址存储器，并且使得所述内容可寻址存储器控制器基于指示目标计数数据的对应位与所述比较位匹配的所述多个匹配信号在所述多个访问计数数据中搜索所述目标计数数据；以及

地址控制器，其被配置为基于搜索所述目标计数数据的结果在存储在所述地址储存器中的所述多个行地址中提供所述锤子地址。

16.根据权利要求15所述的存储器系统，其中，所述内容可寻址存储器控制器还被配置为：通过在从所述第K位至所述第一位的方向上一个一个地增加所述比较位的数目来重复所述部分搜索操作，以在所述访问计数数据中确定具有最大值的最大计数数据或在所述访问计数数据中确定具有最小值的最小计数数据作为所述目标计数数据。

17.根据权利要求15所述的存储器系统，其中，所述内容可寻址存储器控制器还被配置为：重复所述部分搜索操作以在所述多个访问计数数据中确定具有最大值的最大计数数据作为所述目标计数数据，并且

其中，所述地址控制器还被配置为：提供与所述最大计数数据相对应的行地址作为所述锤子地址。

18.根据权利要求15所述的存储器系统，其中，所述内容可寻址存储器控制器还被配置为：重复所述部分搜索操作以在所述多个访问计数数据中确定具有最小值的最小计数数据作为所述目标计数数据；并且

其中，所述地址控制器还被配置为：将新的行地址存储在所述地址储存器中，以用所述新的行地址替换与所述最小计数数据相对应的行地址。

19.根据权利要求15所述的存储器系统，其中，所述内容可寻址存储器包括二进制内容可寻址存储器，该二进制内容可寻址存储器将值0或值1存储到所述多个访问计数数据的所述第一位至所述第K位的每个位。

20.一种存储器系统的锤子地址管理电路，包括：

地址储存器，其被配置为基于提供给存储器装置的访问地址信号来存储多个行地址；

内容可寻址存储器，其包括多个内容可寻址存储器单元，该多个内容可寻址存储器单元被配置为存储指示所述多个行地址的多个访问计数的多个访问计数数据，每个访问计数数据包括对应于最低有效位的第一位至对应于最高有效位的第K位，所述内容可寻址存储器被配置为提供指示所述多个访问计数数据中的每一个是否与搜索数据匹配的多个匹配信号；

内容可寻址存储器控制器，其被配置为执行部分搜索操作，使得所述内容可寻址存储器控制器将与所述第一位至所述第K位的一部分相对应的比较位作为所述搜索数据施加至所述内容可寻址存储器，并且使得所述内容可寻址存储器控制器基于指示目标计数数据的对应位与所述比较位匹配的所述多个匹配信号在所述多个访问计数数据中搜索所述目标计数数据；以及

地址控制器，其被配置为基于搜索所述目标计数数据的结果来提供被密集访问的所述存储器装置的锤子地址。

Images