CN1121283A - 以异步传输方式(atm)操作的局域网 - Google Patents
以异步传输方式(atm)操作的局域网 Download PDFInfo
- Publication number
- CN1121283A CN1121283A CN95106140.2A CN95106140A CN1121283A CN 1121283 A CN1121283 A CN 1121283A CN 95106140 A CN95106140 A CN 95106140A CN 1121283 A CN1121283 A CN 1121283A
- Authority
- CN
- China
- Prior art keywords
- unit
- address
- register
- associative storage
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012546 transfer Methods 0.000 title claims abstract description 14
- 230000008878 coupling Effects 0.000 claims abstract description 35
- 238000010168 coupling process Methods 0.000 claims abstract description 35
- 238000005859 coupling reaction Methods 0.000 claims abstract description 35
- 230000005540 biological transmission Effects 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 6
- 230000003139 buffering effect Effects 0.000 claims description 5
- 230000008676 import Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 4
- 239000000872 buffer Substances 0.000 description 27
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000004907 flux Effects 0.000 description 5
- 101100510617 Caenorhabditis elegans sel-8 gene Proteins 0.000 description 3
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 2
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 2
- 229910002056 binary alloy Inorganic materials 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 230000000977 initiatory effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 101100161473 Arabidopsis thaliana ABCB25 gene Proteins 0.000 description 1
- 101100421135 Caenorhabditis elegans sel-5 gene Proteins 0.000 description 1
- 101100207024 Caenorhabditis elegans sel-9 gene Proteins 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011022 operating instruction Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
- 238000013519 translation Methods 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/46—Interconnection of networks
- H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
- H04L12/4608—LAN interconnection over ATM networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/42—Loop networks
- H04L12/427—Loop networks with decentralised control
- H04L12/43—Loop networks with decentralised control with synchronous transmission, e.g. time division multiplex [TDM], slotted rings
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
- H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
- H04Q11/0478—Provisions for broadband connections
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
- H04L2012/5609—Topology
- H04L2012/5612—Ring
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5614—User Network Interface
- H04L2012/5615—Network termination, e.g. NT1, NT2, PBX
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
Abstract
以异步传输方式(ATM)操作的局域网，包括各通过一网络接口(5至8)耦合的多个站(1至4)，该接口包括耦合装置(18)和控制装置(26)并通过发送和接收振铃线(11，12)之间的耦合装置(18)将该单元发送至少一个站(1至4)和至少一个控制装置(26)。该控制装置(26)包括一个存取控制器(31)，该控制器为根据从耦合装置接收到的单元首标字段内容将单元或其第一部分和/或附加信息传送到总线系统33和与其相连的部件(36至39)。
Description
本发明涉及在异步传输方式(ATM)下操作的局域网，该网络包括各通过网络接口耦合的多个站，所述接口包括耦合器件和一控制装置和通过发送和接收振铃线之间的耦合装置将单元传送到至少一个站和至少一个控制装置的传输单元。
从由Bernd Reder，Elektronik 1/1993片版的“Ohne Chipsnichts los-Standard-chip für ATM Systeme sind im Kommen”出版物66至75页中得知在异步传输方式(ATM)下操作的局域网。该论文论述了应用于以异步传输方式(ATM)操作的局域网的集成电路的当前发展情况。那时每个站通过网络接口被连到局域网的振铃线。为控制ATM单元通量(cell stream)该网络接口中采用了转换器件(开关)。
当一个系统中采用异步传输方式时，有效负载，例如电话，视频或声频信号通过用于数字信号处理的装置以固定长度的块被发送。通过固定长度的块意指一包括给定字节数(例如53字节)的单元。每个单元包含有(例如)5字节长的首标字段和容纳有效负载并有(例如)48字节长度的信息字段。在这种首标字段中可获得路由指示符，误差识别数据和控制数据。路由指示符是指应理解为干线标识和链路标识。链路标识，还标有VCI(虚信道标识)，包括对系统中单元的目的地描述。为传送一单元，一虚信道随着虚信道标识而变得有效。一般来说，每达到一转换点，便改变VCI一次。一组不同虚信道干线定义一条虚路径。一条虚路径由干线标识符识别。这种虚路径称为虚路径标识符(VPI)。多个单元被分配给连续确定的时间周期。这种时间周期的长度取决于用作传递分量基准的时钟频率。若没有一个有效负载可用，则空单元，即没有有效负载的单元在这一时间周期中被传送，包含有效负载的单元注明为有效负载单元。
例如通过多个发送和接收振铃线可将上述定义的局域网的网络接口耦合到其他网络接口还耦合到多个站。一个站可以是，例如电视电话，个人计算机，工作台或电话。为控制起见，存在至少一个现成控制装置，该装置通常包括总线系统，总线控制器，存储器模块，接口，运算逻辑单元等等。该控制装置可通过一接口将容纳在单元中的语音信息传送到另一单元，或被用于安装或拆下连接。然而，这种控制装置不能在局域网可获得的最大比特率下操作。一个具有(例如)155Mbit/秒的比特率的单元通量不能用现有技术在该控制装置中加以处理。现今，具有约10Mbit/s的比特率的单元通量能在该控制装置中加以处理。
因此，本发明的一个目的是提供这样一种以异步传输方式操作的局域网，即提高了包含在网络接口中的控制装置内的单元通量的处理速率。
本发明该目的是借助一以异步传输方式工作和如在本文开始段所定义的的局域网达到的一个控制装置包括一存取控制器，用于根据从耦合装置接收到的一单元的首标字段内容将单元或其第一部分和/或其他信息传送到总线系统和耦合到总线系统的各部件。
提高包含在根据本发明的局域网的网络接口中控制装置的单元通量处理速率是由于仅仅将那些必需进一步处理的单元部分传送到控制装置的总线系统，而实现的。那时，首先评价首标字段的内容，通过一存取控制器根据该评价将单元所需部分传送到总线系统。对单元首标字段的这种评价可(例如)在存取控制器或在耦合装置中或在耦合装置的电路上游中实现。一个单元也可被完全传送。此外，将附加信息传送至总线系统是可能的。这可能是必要的，例如用于以与特定接线相关电荷的确定，附加信息也可与单元或部分单元一起被传送。
此外设有取存控制器用于将由至少一个部件处理的单元传送到耦合装置，或用于在至少一个部件中处理过的单元的第一部分和/或未处理过的单元或该单元未处理的剩余部分传送到耦合装置。一旦一个单元或该单元第一部分已在耦合总线系统的部件中处理过了，处理过的单元或单元的处理过的第一部分再次通过存取控制器传送到耦合装置。一个耦合到总线系统的部件将一完全新产生的单元传送到存取控制器使其传到耦合装置也是可能的。将已在一个部件中处理过的单元的第一部分与在存取控制器中该单元的未处理剩余部分相组合并作为一个组合单元传送到耦合装置。
为使一个单元的未处理部分和处理后部分能以简单方式加以组合，一个控制装置包括一用于缓冲从耦合装置接收的至少一个单元的输入相联存储器和用于缓冲待发送到耦合装置的至少一个单元的一个输出相联存储器。于是设置该存取控制器，用于控制从输入相联存储器的一单元的读出和将一单元写入输出相联存储器。
为控制将一个单元或单元的第一部分传输至总线系统，有一张可用表格，该表格为存取控制器提供待发送到总线系统的单元的第一和最后字节的地址和/或取决于已在输入相联存储器中缓冲后的单元首标字段内容的附加信息。这样，根据已在输入相联存储器中缓冲后的单元首标字段的内容，将有关存入输入相联存储器的第一和最后发送字节的地址的信息馈入存取控制器。此外，该存取控制器被供以仍可利用的附加信息。若要发送一个完整单元，包含单元第一和最后字节的输入相联存储器的存储单元被描述为地址。
一个存取控制器的实施例包括：
第一寄存器，用于贮存由表格提供的附加信息，
第一多路复用器，用于传送来自输入相联存储器的一单元的字节或来自第一寄存器的附加信息，
第二多路复用器，用于将来自输入相联存储器的字节或来自总线系统的字节送到输出相联存储器，
一个计数器，用于产生供从输入相联存储器读出字节之用的地址和在已从输入相联存储器读出一单元的一字节后改变其计数，
一个比较器，为根据所述计数和待发送到总线系统的字节的第一和最后地址控制多路复用器而设置。
一旦一个单元已写入输入相联存储器，一个第二寄存器用于接收待发送的最后字节的地址和第三寄存器以及正向计数器用于接收待发送的第一字节的地址。
为控制从输入相联存储器的读出操作，配置比较器以便
将计数器的计数与第二寄存器的内容进行比较，
若计数小于第二寄存器的内容，则经由第一多路复用器将输入相联存储器耦合到总线系统以及
若计数等于或大于第二寄存器的内容则经第一多路复用器将第一寄存器耦合到总线系统。
为控制写入输出相联存储器，将比较器配置成用于
将计数器复位至该单元第一字节的地址，
将计数与第二和第三寄存器的内容进行比较，
通过第一多路复用器将输入相联存储器耦合到第二多路复用器，
若：
该计数大于或等于第三寄存器内容和
该计数小于或等于第二寄存器内容，或
寄存器的内容或计数对应于该单元最后字节的地址，
经由第二多路复用器将输出相联存储器耦合到总线系统，和
若：
计数和寄存器内容等于一个单元第一字节的地址，或
计数小于第二和第三寄存器内容并且第二寄存器内容不等于该单元最后字节的地址，或
计数大于第二和第三寄存器内容和计数不大于该单元最后字节地址时，
将输出相联存储器经第二多路复用器耦合到第一多路复用器。
所述表格提供待发送到总线系统的第一和最后字节的地址以及用于存取控制器的附加信息，该表格借助表格指针被寻址。在接收电路中，该表格指针是通过一路由表附加到有一控制装置作为其目的地的单元。一个接收振铃线，从一站输送一单元的连线和从控制装置输送一单元的连线均通过它们自已的接收电路被耦合到耦合装置。该耦合装置是为从该单元分离出用作表格内容一项的地址的表指针以及用于将该表指针送到表格，而设置。
本发明也涉及用于操作在异步传输方式的局域网的网络接口，至少一个站被耦合到该接口，该接口包括一耦合器和一控制装置并借助发送和接收振铃线，至少一个站与至少一个控制装置之间的耦合装置发送诸单元。控制装置包括存取控制器，该控制器为根据从耦合装置接收到的一个单元的首标字段内容传送该单元或用于将该单元的第一部分和/或附加信息传送到总线系统和耦合于总线系统的各部件，而设置。
从参照此后所描述的实施例所阐明内容中将会更清楚了解本发明的这些及其他方面。
附图中：
图1表示一个局域网，
图2表示可用于图1所示局域网的网络接口，
图3表示插入网络接口中的一个主缓冲控制器，
图4表示图3所示主缓冲器控制器的操作说明的时间图，和
图5表示插入网络接口的一个存取控制器。
图1示出包括1至4四站的一个局域网的说明性实施例，这些站通过指配的网络接口5至8各耦合到振铃线。站1至4可分别为例如电视电话，个人计算机或工作站或电话。源自站1至4或网络接口5至8的消息或信息信号分别利用单元以异步传送方式被发送。一个单元包括5字节的首标字段和48字节的信息字段。包含在该单元的首标字段中的信息专用于寻址和执行转换功能。
图2给出一个网络接口10的详细表示，该接口经接收振铃线11和发送振铃线12耦合到其他网络接口并经内部连接13和14，耦合到站1，2，3或4。包含在网络接口10中的接收电路15从接收振铃线11接收单元流(cell stream)接收电路15中的一个缓冲区(未进一步表示)是至少适于内部时钟信号，一缓冲单元，该单元估算的首标字段，变化的首标字段信息和加到该单元的路由指示符(标记)的单元流。路由指示符至少包括该单元在网络接口10中的目的地(例如，发送振铃线12)。
接收电路15被连接到路由表16，该表根据单元首标字段中的信息给接收电路15供给数据。为此目的，首标字段中的某些数据部分用作路由表16的存储器地址，该表将存储在存储器的地址数据加到接收电路15。例如，一个新地址被插入一单元的首标字段中而，例如，2字节的路由指示符W被加到该单元。
接收电路15的输出被耦合到构成耦合装置18的组成部分的一个输入多路复用器17。耦合装置18进一步包括主存储器19，主存储器控制器20和去复用器21。输入多路复用器17将这些单元送往主存储器18，将路由指示符W从所接收单元中分离出来并将该路由指示符传到主存储器控制器20。
输入多路复用器17还接收来自两个接收电路24和25的单元。接收电路25通过内部接线13供有来自被指配站1，2，3或4的单元和来自控制装置26的单元流。接收电路24和15以与接收电路15的相同方式工作，也连接到路由表27和28。
接收电路15，24和25借助于至接收控制器29的消息信号MSP宣告一个单元的到达。接收控制器29给输入多路复用器17发送选择信号SEL1，复用器17响应选择信号SEL1将其输入之一连接到主存储器19的输入端并将送至主存储器19的单元的路由指示符W加到主存储器控制器20。此外，接收控制器29将释放信号转换到接收电路15，24和25，该信号引起要从接收电路15，24或25读出一单元。接收控制器29通过输入多路复用器对一待读出的单元循环地释放接收电路15，24和25。与接收电路15，24和25和接收控制器29类似的接收电路和接收控制器被用在当前可用的ATM系统中。
主存储器控制器20在写操作和通过写释放信号SB释放主存储器19期间将写地址ADS供至主存储器19致使主存储器能写入。在此之前，待存储单元的信息必须已从接收控制器29借助消息信号MSP而被接收。主存储器控制器20中的读出过程取决于被接收的路由指示符而受到控制。在读操作期间，主存储器控制器20给主存储器19供以读地址ADL并通过读释放信号LB释放主存储器19致使其能被读出。
从主存储器19读出的单元被馈送到去复用器21将一单元或传送到发送振铃线12，至内连线14，或送到输入相联存储器30。若一单元已到达，构成控制装置26的一部分的输入相联存储器30，包含在控制装置26中的存取控制器31，通过消息信号MEN接收特定消息。此外，控制去复用器21的选择信号SEL2和SEL3通过主存储器控制器20被加到去复用器21。
存取控制器31接收来自表32的有关：存贮在输入相联存储器30中单元的那些字节被传送到耦合至存取控制器31的总线系统33，的信息。此外，来自表32具有所选字节和/或附加信息Z的附加信号Z可从输入相联存储器30或表32被送至总线系统33。将表32的何种数据加到总线系统33取决于由主存储器控制器20所提供的表指针TZ。表指针TZ被插入路由指示符W，该路由指示符被加到接收电路15和24中的单元。在主存储器控制器20中，使表指针TZ从路由指示符W分离出来，进行缓冲并作为地址加到表32。
未被馈送到总线系统33的单元部分通过存取控制器31传送到设置在接收电路25和存取控制器31之间的输出相联存储器34。总线系统33包括总线控制器35，该控制器控制存取控制器31和连到总线系统33，例如象运算和逻辑部件(ALU)36，至少一个接口37，至少一个存储器模块3 8和一个存储器控制部件39等的其他部件之间的总线信息量。接口37例如用于将信息提供给和/或传送至工作站或个人计算机。在输出相联存储器34中，由总线系统33加到存取控制器31的字节(该单元的第一受处理部分)被连接到通过输入相联存储器30供给的该单元剩余部分并被缓冲。输出相联存储器34通知存取控制器31何时能接收一单元。
图3示出主存储器控制器20的说明性实施例。包含在主存储器控制器20中的估值电路40从由输入多路复用器17供给的路由指示符W取得要存入主存储器19的一个单元的目的地(地址)并将有关该目的地信息传送到写解码器41并，将包含在路由指示符中的表格指针TZ，若可得到，传送到缓冲器42以便得以缓冲。当写解码器41已通过来自接收控制器29的消息信号MSP接收到待存储单元的信息和将在以下说明的其他信号时，写解码器41分别通过释放信号FR1，FR2，或FR3释放三个缓冲器42，43和44之一个或几个。缓冲器42，43或44哪个被释放取决于该单元的目的地。若该单元待送至发送振铃线12，则缓冲器44被释放以便写由地址存储器45供给的地址。若该单元的目的地是内部连线14，则缓冲器43被释放以便写来自地址存储器45的地址。若该单元要馈送至输入相联存储器30，则释放缓冲器42。缓冲器42，43或44中的任一个或几个可被释放(一个单元的单路径或多路径传输)由估值电路40提供的表指针TZ不能被写入直到缓冲器42被释放以便写地址。
由地址存储器4 产生的地址还与一计数一起存入一可用性存储器67。贮存在由地址存储器45产生的地址的计数是由一计数解码器68形成的。为此目的，计数解码器48被供以释放信号FR1，FR2和FR3，由此该解码器根据下表形成一计数：
| FR3 | FR2 | FR1 | 计数 | |
| 十进制 | 二进制 | |||
| 0 | 0 | 1 | 1 | 01 |
| 0 | 1 | 0 | 1 | 01 |
| 0 | 1 | 1 | 2 | 10 |
| 1 | 0 | 0 | 1 | 1 |
| 1 | 0 | 1 | 2 | 10 |
| 1 | 1 | 0 | 2 | 10 |
| 1 | 1 | 1 | 3 | 11 |
若释放信号FR1至FR3释放缓冲器42，43或44，则释放信号FR1至FR3具有值“1”例如，若释放信号FR3释放缓冲器44而释放信号FR1释放缓冲器42，则在计数解码器68中将形成十进制计数“2”或二进制“10”。为要将地址和计数写入可用性存储器67，必须使该存储器事先通过释放信号FR4释放。该释放信号FR4是从释放信号FR1至FR3通过“或”门69导出。
写在缓冲器42，43或44中的地址也被送到多路复用器46的第一输入端47。当多路复用器46的第一输入端47被连接到其输出端48时，主存储器控制器20将写地址ADS送至主存储器19。多种复用器46由接收来自时钟发生器50的独立时钟信号T的同步器49通过选择信号SEL4加以控制。同步器49产生写周期S和读周期L(比较图4)。在写周期S期间，多路复用器46的输出端48通过其第一输入端47连接到地址存储器45的输出端。
写解码器41通过消息信号MS(比较图4)通知同步器49何时将一单元写入缓冲器42，43或44。然后在写周期期间，同步器49通过释放信号FS通知写解码器41：缓冲器42至44可被释放，以便被写入。此外，同步器49将一写释放信号SB转换至主存储器19。
主存储器控制器20还包括读解码器51，以控制从缓冲器42，43和44的读操作。通常，读解码器通过三个释放信号FW1，FW2和FW3交替地释放缓冲器42至44，以使已存储地址可被读出。然而，若缓冲器42至44中不存在地址，则空的缓冲器42，43或44不被释放。若未找到任何地址，则缓冲器42至44各借助消息信号EL2，EL3和EL4给读解码器51发送一消息。
读解码器51通过消息信号ML(比较图4)通知同步器何时要释放缓冲器42，43或44。就读周期L来说，同步器49通过释放信号FL通知读解码器51：该解码器可释放缓冲器42至44，以便读出地址。在通过释放信号FW1，FW2或FW3释放以后，该地址从缓冲器42，44或44通过多路复用器52一方面被弓至门电路70，另一方面馈入多路复用器46的第二输入端53。多路复用器52还接收来自读解码器51的选择信号SEL5。若缓冲器42通过读解码器51接收释放信号，则已存贮的表指针TZ也被送至表32。
门电路70受耦合到可用性存储器67的门控制器71的控制。当由多路复用器52供给一地址时，该地址被送到可用性存储器67。可用性存储器67通过释放信号FW4释放以使门控制器71读出贮存在该地址的计数。由逻辑模块组成的门控制器71可按照下列步骤加以阐明：
1.当释放借助释放信号FW4实现时，该计数被递减；
2.该新计数被存入可用性存储器67；
3.新计数等于零吗?
4.是：开启门电路；
5.否：继续关闭门电路。
在通过释放信号FW4释放以后，从可用性存储器67接收到的计数在门电路71中被递减。递减后计数于是再次被写入可用性存储器67。若该计数等于零，开启门电路70，以使由多路复用器5 2供给的地址能到达地址存储器45并被写入存储器。若计数不等于零，则继续关闭门电路70。由计数解码器68供给的计数表示一个单元的拷贝次数。若计数等于3，则要将单元送到发送振铃线12，至内部连线14和至控制装置26。释放信号FW4是由“或”门(OR)72形成，该“或”门接收释放信号FW1，FW2和FW3。
释放信号FW1，FW2和FW3还形成供存取控制器31之用的选择信号SEL2和SEL3以及消息信号MEN。意指一个单元将被写入输入相联存储器30。地址存储器45根据FIFO原则(FIFO＝先进，先出)工作。一旦已读出全部地址之后，通过地址存储器45以其到达次序再次读出重新进入的地址。
在读周期L期间，选择命令SEL4(比较图4)被转接以使多路复用器46的第二输入端53被连到其输出端48。照这样缓冲器42，43或44将该地址作为读地址通过多路复用器52和46送到主存储器17。同步器49能在读周期L期间从主存储器19读出一单元。通过读信号LB通知主存储器19这种读的可能性。
应进一步观测：估值电路40，写解码器41，同步器49，时钟发生器50和读解码器51形成一解码装置66。
图5示出存取控制器31的一个示范性实施例，该控制器经由输入相联存储器30接收来自耦合装置18的单元并将这些单元通过输出相联存储器34加到耦合装置18。构成控制装置26的组成部分的存取控制器31将诸单元一单元的字节和/或来自表32的附加信息Z加到总线系统33，总线系统33与总线控制器35，接口37，算术逻辑部件36，存储器模块38和存储器控制器39一起形成处理系统的组成部分。此外，存取控制器31将诸单元加到输出相联存储器34。
输入相联存储器30中的写操作受到计数器53的控制，计数器52被选择信号SEL2启动并产生用于输入相联存储器30的写地址。输入相联存储器30也经由待输入单元的选择信号SEL2被释放。输入相联存储器30的已存单元的字节由计数器54读出。计数器54形成存取控制器31的组成部分，就象比较器55，三个寄存器56，57和58，三个多路复用器59，60和61，数据库62和两个直接存取存储器控制器63和64也是控制器31的组成部分一样。
表指针TZ被送至表28，其中单元经由去复用器21传送至输入相联存储器30。在表指针TZ的附加信息Z和/或待存入输入相联存储器30的那个单元的待发送的第一和最后字节的地址(EBY，LBY)表征的地址，表28加到存取控制器31，由表32供给的附加信息Z通过选择信号SEL2被存入寄存器58。
通过消息信号MEN，当一个单元从主存储器19写入输入相联存储器30时，直接存取存储器控制器63经开关22接收来自主存储器控制器20的信息。正如常规已知直接存取存储器控制器一样，直接存取存储器控制器63询问总线控制器35有关总线系统33是否可能传送字节的情况。若例如至接口37的这种传送被放弃，直接存取存储器控制器63通过一启动信号S1将这一事实通知比较器55。在通过启动信号S1释放之后，比较器55规定：贮存在输入相联存储器30中的第一字节的地址EBY被写入计数器54和寄存器57，而待发送的最后字节地址LBY被写入寄存器56。
一旦直接存取存储器控制器63已被释放，比较器55便将计数器54的计数A与寄存器56的内容B加以比较。若寄存器56的内容B超过计数器54的计数A，则由比较器55产生的选择信号SEL6使计数器54递增，输入相联存储器30待释放以便读出这些字节并设置多路复用器59以使输入相联存储器的字节通过输入端65能到达多路复用器59的输出端66。计数器54将地址加到输入相联存储器30，以供读过过程之用。
若比较器55确定计数器54的计数A等于寄存器56的内容B，则计数器54通过选择信号SEL6被禁止同时禁止对输入相联存储器30进行读操作。此外，通过选择信号SEL6，多路复用器59的第二输入端67被连到其输出端66。若附加信息Z被存入寄存器58，则将该信息传送到直接存取存储器控制器63。
直接存取存储器控制器63被告知：数据库62以一定的予定格式从输入相联存储器30给总线系统33传送了多少字节。紧接写操作之后，比较器55因此而计算第一和最后字节的地址EBY和LBY之差。该差值D用于转换多路复用器60致使该信息以特定的予定格式从数据库62传送到直接存取存储器控制器63。一旦已接收到该信息，直接存取存储器控制器63便通知总线系统33或总线控制器35：将要发送多少字节。若差值等于0，数据库62通知直接存取存储器控制器63：附加信息是由多路复用器59产生。
一个单元的一些字节或整个单元是通过其他直接存取存储器控制器64从耦合到总线系统33的一部件读取的。总线控制器35通过总线系统33通过直接存取存储器的控制器64；待从耦合到总线系统的一个部件发送到输出相联存储器34的那些字节。仅仅当该相联存储器已予先通过消息信号MPL通知直接存取存储器控制器：一个单元已被存储时直接存取存储器控制器64才能发送字节到输出相联存储器34。若直接存取存储器控制器64是准备好传送的，则比较器55通过起动信号S2被告知。
在比较器55通过起动信号S2已被释放之后，计数器54被置位于零而复位以便正向计数。计数器54产生用于在输出相联存储器34中的读过程的全部地址。比较器55将计数器54的计数A与已存储待发送至总线系统33的最后字节地址的寄存器56内容B，以及同已存储待发送至总线系统的第一字节地址的寄存器57的内容C进行比较。
若在第一种情况下A＝B＝C＝0或A＜C，A＜B，B＜52，或A＞C，A＞B，A≤52，则通过选择信号SEL6断开从输入相联存储器30的读出并如此设置多路复用器59以致其第一输入端65被连接到其输出端66。那时还利用了计数器54的地址。比较器55产生另外两个选择信号SEL7和SEL8，用于控制输出相联存储器34和多路复用器61。选择信号SEL8在所述情况下，引起待断开的输出相联存储器34将要读出。在第一种情况下，选择信号SEL7引起字节从多路复用器59通过多路复用器61到达输出相联存储器34。应进一步认识到计数52是由于计数器54在零开始计数而一个单元包含了53字节而得到。
在第二种情况下，若A≥C，A≤B，B＜52或C＝B＝52或A＝52，比较器55以这样一种方式设定选择信号SEL，以致从输入相联存储器30的读出操作被禁止。选择信号SEL7照这样控制多路复用器61以致输出相联存储器34接收来自直接存取存储器控制器64的单元。
若计数器54指示计数52，则它被比较器55禁止。至少选择信号SEL8被改变以致在该单元的最后字节已被写入输出相联存储器34之后，该相联存储器的写操作被禁止。
若一个单元被缓存于输出相联存储器34，则接收电路25被告知该事实。若该单元能在接收电路25中被评估，则该电路通过释放信号SEL9释放从输出相联存储器34对该单元的读出过程。此外，启动计数器65由此从输出相联存储器34产生用于读操作的地址。
例如，若计及用于特定连接，例如用于电荷配置的单元，则要通过存取控制器31将附加信息加到总线系统33。用于监视目的的单元包括监视信息，例如在该单元的信息字段的第一字节中。在此情况下，仅仅该信息字段的首标字段和第一字节可通过存取控制器31加到总线系统。若，例如，一个单元用作发送ATM3/4型适配层，在此情况下，存取控制器31将该信息字段的44字节传送至总线33。
Claims (8)
1.操作于异步传输方式(ATM)下的局域网，包括各通过网络接口(5至8)耦合的多个站(1至4)，该接口包括耦合装置(18)和控制装置(26)并通过发送和接收振铃线(11，12)之间的耦合装置(18)将诸单元发送到至少一个站(1至4)和至少一个控制装置(26)，其特征在于：
一个控制装置(26)包括一存取控制器(31)，该控制器(31)为根据从耦合装置(18)接收到的一单元的首标字段内容将该单元或该单元第一部分和/或附加信息传递到总线系统(33)和耦合到该总线系统的部件(36至39)，而配置，
2.如权利要求1的局域网，其特征在于：所述存取控制器(31)是为将由至少一个部件(36至39)处理的单元，或将至少一个部件中处理过的单元第一部分和/或未处理过的单元或该单元未处理的剩余部分传送到耦合装置(18)，而提供。
3.如权利要求2的局域网，其特征在于：用于以一种简单方式组合一个单元的未处理部分和已处理部分，一个控制装置(26)包括用于缓冲从耦合装置(18)接收到的至少一个单元的输入相联存储器(30)和用于缓冲待发送到耦合装置(18)至少一个单元的输出相联存储器(34)，其特征在于那时设置存取控制器(31)为控制从输入相联存储器(30)读出一单元和将一单元写入输出相联存储器(34)作准备。
4.如权利要求3的局域网，其特征在于：表(32)可用于根据缓冲于输入相联存储器(30)的该单元首标字段的内容为存取控制器(31)提供待发送到总线系统(33)的一个单元的第一和最后字节的地址和/或附加信息。
5.如权利要求4的局域网，其特征在于：所述存取控制器(31)包括：
第一寄存器(58)，用于贮存由表(32)供给的附加信息，
第一多路复用器(59)，用于传输来自输入相联存储器(30)的一个单元的字节或来自第一寄存器(58)的附加信息，
第二多路复用器(61)，用于将来自输入相联存储器(30)或来自总线系统(33)的字节传送到输出相联存储器(34)。
计数器(53)，用于为从输入相联存储器(30)读出字节而产生地址和在已从输入相联存储器(30)读出一单元的一字节之后改变其计数，
比较器(55)，用于根据该计数和根据待发送至总线系统(33)的字节的第一和最后地址控制多路复用器(59，61)。
6.如权利要求5的局域网，其特征在于：一旦一个单元已被写入输入相联存储器(30)，
—一个第二寄存器(56)用于接收待发送的最后字节的地址和一个第三寄存器(57)以及正向计数器(54)用于接收待发送第一字节地址，和所述比较器(55)被配置，用于
—将计数器的计数同第二寄存器(56)的内容进行比较，
—若计数小于第二寄存器(56)的内容，则通过第一多路复用器(59)将输入相联存储器(30)耦合到总线系统(33)，和
—若计数等于或大于第二寄存器(56)的内容，则通过第一多路复用器(59)将第一寄存器(58)耦合至总线系统(33)，该网络的特征还在于其后该比较器(55)被安排成用于
—将计数器(54)复位至该单元第一字节的地址。
—将该计数同第二和第三寄存器(56，57)的内容进行比较，
—通过第一多路复用器(59)将输入相联存储器(30)耦合到第二多路复用器(61)
—通过第二多路复用器(61)将输出相联存储器(34)耦合到总线系统(33)若
—该计数大于或等于第三寄存器(57)的内容和该计数小于或等于第二寄存器(56)的内容，或
—这些寄存器(56，57)的内容或该计数对应于该单元最后字节的地址，和
若：
—该计数和寄存器(56，57)的内容等于一个单元第一字节的地址，或
—该计数小于第二和第三寄存器(56，57)的内容以及第二寄存器(56)的内容不等于该单元最后字节的地址，或
—该计数大于第二和第三寄存器(56，57)的内容，而且该计数不大于该单元最后字节的地址，
则通过第二多路复用器(61)将输出相联存储器(34)耦合到第一多路复用器(59)。
7.如权利要求5或6的局域网，其特征在于：
一接收振铃线(11)，传送来自一站(1至4)的单元连线(13)和传送来自控制装置(26)一单元的连线通过它们拥有的接收电路(15，24，25)被耦合到耦合装置(18)；
设有接收电路(15，24，25)，用于通过一路由表(16，27，28)将一表指针加到将一控制装置(26)作为其目的地的单元；以及
所述耦合装置(18)用于从该单元分离出表指针，将其用作表(32)一项内容的地址，并用于将表指针送至表(32)。
8.用于异步传输方式(ATM)下工作的局域网的网络接口(5至8)，至少一个站(1至4)被耦合到该接口，所述接口包括耦合装置(18)和控制(26)并通过发送和接收振铃线(11，12)，至少一个站(1至4)与至少一个控制装置(26)之间的耦合装置(18)发送单元所述接口的特征在于：控制装置(26)包括一存取控制器(31)，该控制器用于根据从耦合装置(18)接收到的单元首标字段内容传送该单元或用于将该单元第一部分和/或附加信息传送到总线系统(33)和耦合到总线系统的各部件(36至39)。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4419343 | 1994-06-03 | ||
| DEP4419343.2 | 1994-06-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1121283A true CN1121283A (zh) | 1996-04-24 |
| CN1123170C CN1123170C (zh) | 2003-10-01 |
Family
ID=6519650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN95106140A Expired - Fee Related CN1123170C (zh) | 1994-06-03 | 1995-06-02 | 以异步传输方式(atm)操作的局域网 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5600652A (zh) |
| EP (1) | EP0685950A3 (zh) |
| JP (1) | JPH07336371A (zh) |
| CN (1) | CN1123170C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352217C (zh) * | 2004-03-08 | 2007-11-28 | 华为技术有限公司 | 异步传输模式通信网络及其组网控制器 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5825765A (en) * | 1992-03-31 | 1998-10-20 | Fore Systems, Inc. | Communication network based on ATM for general purpose computers |
| US6333932B1 (en) * | 1994-08-22 | 2001-12-25 | Fujitsu Limited | Connectionless communications system, its test method, and intra-station control system |
| GB9720152D0 (en) | 1996-12-18 | 1997-11-26 | Mayup Limited | Communications system and method |
| DE19715262A1 (de) * | 1997-04-12 | 1998-10-15 | Philips Patentverwaltung | Lokales Netzwerk zur Rekonfigurierung bei Leitungsbrüchen oder Knotenausfall |
| DE19861337B4 (de) * | 1997-05-01 | 2007-03-08 | Hewlett-Packard Development Co., L.P., Houston | Busverbindungssystem |
| JP3785747B2 (ja) * | 1997-06-20 | 2006-06-14 | ソニー株式会社 | シリアルインタフェース回路およびその信号処理方法 |
| US6925058B2 (en) * | 2001-03-16 | 2005-08-02 | San Valley Systems, Inc. | Credit management for data flow between two networks |
| JP2013034133A (ja) * | 2011-08-02 | 2013-02-14 | Fujitsu Ltd | 送信装置、送受信システムおよび制御方法 |
| EP2900011A4 (en) * | 2012-10-30 | 2015-12-23 | Huawei Tech Co Ltd | DATA TRANSMISSION METHOD, SWITCHING METHOD, DATA TRANSMISSION APPARATUS, SWITCHING APPARATUS, USER EQUIPMENT, WIRELESS ACCESS NODE, DATA TRANSMISSION SYSTEM, AND SWITCHING SYSTEM |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| ATE38442T1 (de) * | 1980-02-28 | 1988-11-15 | Intel Corp | Datenverarbeitungssystem. |
| EP0462349B1 (en) * | 1990-06-21 | 1995-02-22 | International Business Machines Corporation | Broadband ring communication system and access control method |
| CA2049405A1 (en) * | 1990-08-18 | 1992-02-19 | Hiroshi Kobayashi | Broadband switching networks |
| JPH04276942A (ja) * | 1991-03-05 | 1992-10-02 | Fujitsu Ltd | Ａｔｍ網における論理チャネルの設定方式 |
| CA2077027C (en) * | 1991-08-28 | 1998-09-29 | Tsutomu Tanaka | Packet communications network and communications method |
| ATE309658T1 (de) * | 1992-07-20 | 2005-11-15 | Siemens Ag | Atm-kommunikationssystem |
| CA2104133A1 (en) * | 1992-08-17 | 1994-02-18 | Tsutomu Tanaka | Data transmission system with packets having occupied, idle, released, and reset states |
| US5444702A (en) * | 1992-09-14 | 1995-08-22 | Network Equipment Technologies, Inc. | Virtual network using asynchronous transfer mode |
| EP0654743A1 (en) * | 1993-11-19 | 1995-05-24 | International Business Machines Corporation | Computer system having a DSP local bus |
-
1995
- 1995-05-31 JP JP13315295A patent/JPH07336371A/ja active Pending
- 1995-05-31 EP EP95201421A patent/EP0685950A3/de not_active Withdrawn
- 1995-06-02 CN CN95106140A patent/CN1123170C/zh not_active Expired - Fee Related
- 1995-06-02 US US08/458,205 patent/US5600652A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100352217C (zh) * | 2004-03-08 | 2007-11-28 | 华为技术有限公司 | 异步传输模式通信网络及其组网控制器 |
| US7773612B2 (en) | 2004-03-08 | 2010-08-10 | Huawei Technologies Co., Ltd. | Networking controller, device and communication network system of asynchronous transfer mode |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0685950A2 (de) | 1995-12-06 |
| EP0685950A3 (de) | 1997-01-29 |
| US5600652A (en) | 1997-02-04 |
| CN1123170C (zh) | 2003-10-01 |
| JPH07336371A (ja) | 1995-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0491489B1 (en) | Data channel scheduling discipline arrangement and method | |
| CA2258767C (en) | Method and apparatus for reassembly of data packets into messages in an asynchronous transfer mode communications system | |
| US5600795A (en) | Local network operating in asynchronous transfer mode (ATM) generating control cell containing information about the user, address of the station, and user-related identification | |
| JP4024904B2 (ja) | データパケットを受け取りパケット交換回路に配信するデータユニット及びそのデータユニットを含む交換機 | |
| US6249528B1 (en) | Network switch providing per virtual channel queuing for segmentation and reassembly | |
| JPH07321822A (ja) | マルチキャスティング機能を備えた装置 | |
| US7031330B1 (en) | Very wide memory TDM switching system | |
| JP2000503828A (ja) | データネットワーク上でデータパケットをスイッチングする方法および装置 | |
| CN1123170C (zh) | 以异步传输方式(atm)操作的局域网 | |
| CN1245371A (zh) | 异步传送模式适配层接收电路和处理该模式信元的方法 | |
| US20050105558A1 (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| JPH10285185A (ja) | Ａｔｍネットワークにおいてデータ・セル伝送をスケジューリングする方法 | |
| US20040090967A1 (en) | Method and apparatus for hardware forwarding of LAN frames over ATM networks | |
| US5463622A (en) | Control unit for the common memory of an ATM node | |
| KR100467708B1 (ko) | 비동기전송모드교환시스템의셀처리장치및방법 | |
| US6195361B1 (en) | Network communication device | |
| US6128297A (en) | Packet switching system and network interface having a switching device | |
| KR20100097705A (ko) | 통신 방법 및 디바이스 | |
| JPH077520A (ja) | ローカルネットワークおよびブリッジ素子 | |
| FI94816C (fi) | Menetelmä ja järjestelmä statistisesti multipleksoidun ATM-väylän ohjaamiseksi, johon väylään liittyy väyläohjain ja liitäntäyksiköt pakettien eli solujen välittämiseksi väylällä | |
| US7130267B1 (en) | System and method for allocating bandwidth in a network node | |
| US7215673B2 (en) | Multiplexing and demultiplexing method and apparatus | |
| JP2000512468A (ja) | 種々の優先度のバーチャルコネクションを介して情報セルを伝送する方法および回路装置 | |
| JP4504606B2 (ja) | ネットワークスイッチにおいてトラフィックを成形する装置及び方法 | |
| US20040081204A1 (en) | Real-time reassembly of ATM data |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C19 | Lapse of patent right due to non-payment of the annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |