CN112114754A - 一种用于处理背光数据的系统级芯片soc及终端设备 - Google Patents

一种用于处理背光数据的系统级芯片soc及终端设备 Download PDF

Info

Publication number
CN112114754A
CN112114754A CN202011027123.6A CN202011027123A CN112114754A CN 112114754 A CN112114754 A CN 112114754A CN 202011027123 A CN202011027123 A CN 202011027123A CN 112114754 A CN112114754 A CN 112114754A
Authority
CN
China
Prior art keywords
backlight
data
dma
cpu
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011027123.6A
Other languages
English (en)
Other versions
CN112114754B (zh
Inventor
崔亮
魏进
李金亭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Xinxin Microelectronics Technology Co Ltd
Original Assignee
Qingdao Xinxin Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Xinxin Microelectronics Technology Co Ltd filed Critical Qingdao Xinxin Microelectronics Technology Co Ltd
Priority to CN202011027123.6A priority Critical patent/CN112114754B/zh
Publication of CN112114754A publication Critical patent/CN112114754A/zh
Application granted granted Critical
Publication of CN112114754B publication Critical patent/CN112114754B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0647—Migration mechanisms
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1684—Details of memory controller using multiple buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28—Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0661—Format or protocol conversion arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明提供了一种用于处理背光数据的系统级芯片SOC及终端设备，用以解决现有SOC芯片处理背光数据效率低的技术问题。SOC芯片包括：通过总线连接的第一直接内存访问DMA及背光传输模块；所述第一DMA，用于通过所述总线及所述背光传输模块的DMA接口，将所述第一背光数据搬迁至所述背光传输模块；所述背光传输模块，用于将所述第一背光数据进行时序转换，得到第二背光数据，并输出所述第二背光数据至显示单元。通过在背光传输模块设置DMA接口，可使第一DMA直接将第一背光数据搬迁至背光传输模块，简化了数据搬迁的流程的同时，释放了CPU的计算资源，进而提高了数据处理的效率。

Description

一种用于处理背光数据的系统级芯片SOC及终端设备
技术领域
本发明涉及集成电路数据处理领域，尤其涉及一种用于处理背光数据的系统级芯片SOC及终端设备。
背景技术
LED(Light Emitting Diode)显示屏是一种平板显示器，由一个个小的LED模块面板组成，用来显示文字、图像、视频等各种信息的设备。LED显示屏可实现对多种信息呈现模式的不同形式间的转化，并在室内、室外均可使用，有其他显示屏不可比拟的优势。其凭借光亮强度高、工作耗功较小、电压需求低、设备小巧便捷、使用年限长、耐冲击稳定、抗外界干扰强的特点，快速发展并广泛应用于各个领域，可以满足不同环境的需要。
LED显示屏主要包括显示单元、控制系统及电源系统。显示单元是LED点阵构成屏幕发光；控制系统则是调控区域内的亮灭情况实现对屏幕显示的内容进行转换；电源系统则是对输入电压电流进行转化使其满足显示屏幕的需要。其中，对显示屏的亮度调整是通过控制系统中的背光控制模块对背光源的光线控制实现的。具体为控制系统根据图像数据得到背光数据，再进行一系列的处理后发送至背光源进行相应的光线调控，从而使显示单元进行亮度的显示。一般来说，背光控制模块可集成在SOC芯片上。对背光源采用多分区处理后，背光源的光线可以独立操控，根据不同分区的亮度需求而进行光线亮度分配。因而可以做到亮的区域更亮，暗的区域更暗，对比度会更加完美。因此，背光分区越多，显示屏的亮度调整会更加细腻，屏幕的背光对比度更好。
但是，随着背光分区数目的增加，以及帧频的提高，背光控制模块需要处理的背光数据量越来越大，现有的传输方案不能满足超高帧率、超多分区的要求，这就对SOC芯片的数据处理的效率提出了更大的挑战。
因此，如何设计出能够处理背光数据效率更高的SOC芯片，是目前亟需解决的技术问题。
发明内容
本发明实施例提供一种用于处理背光数据的系统级芯片SOC及终端设备，用以解决现有SOC芯片处理背光数据效率低的技术问题。
本发明实施例提供一种用于处理背光数据的系统级芯片SOC，该SOC包括：
通过总线连接的图像处理模块、随机存储器、第一直接内存访问DMA及背光传输模块；
所述图像处理模块，用于对图像数据进行处理，得到第一背光数据，并将所述第一背光数据通过所述总线存储至所述随机存储器；
所述随机存储器，用于存储所述第一背光数据；
所述第一DMA，用于通过所述总线及所述背光传输模块的DMA接口，将所述第一背光数据搬迁至所述背光传输模块；
所述背光传输模块，用于将所述第一背光数据进行时序转换，得到第二背光数据，并输出所述第二背光数据至显示单元。
通过在背光传输模块设置DMA接口，可使第一DMA直接将第一背光数据搬迁至背光传输模块，简化了数据搬迁的流程的同时，释放了CPU的计算资源，进而提高了数据处理的效率。因此本发明实施例提供的SOC满足了背光分区数目增加和帧频的提高对SOC处理背光数据的要求。
可选地，所述SOC还包括：
通过所述总线连接的第二直接内存访问DMA、中央处理器CPU；
所述第二DMA，用于将所述第一背光数据从所述随机存储器搬迁至所述CPU；
所述CPU，用于根据所述显示单元的背光格式对所述第一背光数据进行格式转换，得到第三背光数据；
所述第一DMA，用于将所述第三背光数据从所述CPU搬迁至所述背光传输模块。
通过设置CPU根据所述显示单元的背光格式对所述第一背光数据进行背光数据格式的转换，使本发明实施例提供的SOC可以对支持不同背光格式的显示单元进行背光源的光线控制，提高了背光数据处理的适用性和灵活性。通过设置第一DMA和第二DMA分别进行背光数据的搬迁，使得CPU只须向第一DMA和第二DMA下达进行数据搬迁的指令，而无须CPU进行背光数据格式转换的同时进行数据的搬迁，减轻了CPU的资源占有率，提高了CPU进行格式转换的效率和数据搬迁的效率。
可选地，所述CPU，还用于根据所述第一DMA传输数据的位宽，将所述第三背光数据打包成数据包，所述数据包包括至少两个背光数据。
如此，可以使第一DMA单次搬迁的数据量增加，减少所述第一DMA进行数据搬迁的次数。节省了搬迁时间，即提高了数据搬迁的效率。同时根据所述第一DMA传输数据的位宽进行打包，既能充分利用第一DMA的搬迁能力，又最大限度地提高了单次数据搬迁的搬迁量。
可选地，所述背光传输模块还包括用于多路并行处理的至少两个背光传输子模块；
所述DMA接口与所述至少两个背光传输子模块分别连接。
如此，所述第一DMA可以通过DMA接口将数据分别搬迁至背光传输子模块进行多路并行处理，提高了背光传输模块的单位时间数据处理量，提高了数据处理的效率。
可选地，所述背光传输模块还包括总线接口、译码模块；
所述总线接口，用于CPU与所述背光传输模块之间进行数据传输；
所述译码模块，与所述至少两个背光传输子模块分别连接，用于对所述CPU发送的数据进行译码处理后发送至所述至少两个背光传输子模块；
所述CPU，还用于通过所述DMA接口向所述背光传输模块发送接口选择指令；所述接口选择指令用于指示所述背光传输子模块处理所述总线接口或所述DMA接口传输的数据。
如此，当需要传输的数据量较小时，CPU也可通过总线接口和译码模块与背光传输模块之间进行数据传输，并向背光传输模块发送选择指令，可以使背光传输子模块对CPU发送的数据进行处理；当需要传输的数据量较大时，可以使背光传输子模块对第一DMA发送的数据进行处理；灵活选择，提高了背光传输模块的广泛适用性。
可选地，所述背光传输子模块包括发送缓冲区、接收缓冲区和时序转换模块；
所述发送缓冲区，用于存储所述第一背光数据；
所述时序转换模块，用于从所述发送缓冲区读取所述第一背光数据，并对所述第一背光数据进行时序转换，得到第二背光数据，将所述第二背光数据发送至所述显示单元；
所述时序转换模块，还用于接收所述显示单元发送的背光状态信息，并对所述背光状态信息进行时序转换后发送至所述接收缓冲区；
所述接收缓冲区，用于存储时序转换后的背光状态信息，并供所述CPU进行读取。
通过所述发送缓冲区对第一背光数据的存储，可以使所述时序转换模块方便快速地读取所述第一背光数据，提高了数据处理的效率。通过所述时序转换模块对所述第一背光数据进行时序转换，便于对显示单元中背光源的多分区进行针对性地控制。同时，所述时序转换模块还可接收所述显示单元发送的背光状态信息，并对所述背光状态信息进行时序转换后发送至所述接收缓冲区，便于所述CPU进行读取。如此可使所述背光传输模块将显示单元的背光状态信息及时反馈给所述CPU，CPU可根据反馈信息对背光数据的处理进行相应的调整，增加了背光数据处理的即时性和灵活性。
可选地，所述第一DMA和所述第二DMA采用链表的方式进行数据的搬迁；所述链表包括表头和至少一个子表；
所述表头，包括配置信息和用于指向下一个子表的指针；
所述子表，包括搬迁数据的源地址、搬迁数据的目的地址、配置信息及指向下一个子表的指针。
如此，所述第一DMA和所述第二DMA在按照其中一个子表中的数据的源地址和目的地址搬迁完成后，会按照所述子表指向的下一个子表的地址自动读取下一个子表的数据内容，并主动刷新配置信息。搬迁数据的过程中不会再需要所述CPU的参与，节省了所述CPU的计算资源的同时，提高了搬迁数据的效率。
可选地，所述第二DMA的运行频率高于所述第一DMA的运行频率；所述第二DMA的数据位宽高于所述第一DMA的运行频率。
如此，通过设置所述第二DMA运行在一个较高的频率下，可提高所述第二DMA数据搬迁的效率；通过设置所述第二DMA的数据位宽较高，可以提高所述第二DMA单位时间搬迁数据的数据量。
可选地，所述CPU包括数据紧耦合存储单元DTCM和ITCM；
所述DTCM，用于存储所述第一背光数据和所述第三背光数据；
所述ITCM，用于存储对所述第一背光数据进行格式转换的指令。
如此，将所述第一背光数据存储至所述CPU内部的DTCM，将格式转换的指令存储至所述CPU内部的ITCM，可方便所述CPU对所述指令、所述第一背光数据的读取，避免到外部的随机存储器中读取降低数据处理效率。同时所述CPU从所述DTCM中读取第一背光数据进行格式转换得到第三背光数据后，可直接将所述第三背光数据存储至所述DTCM，方便了后续第一DMA进行数据的搬迁，提高了数据搬迁的效率。
本发明实施例提供一种终端设备，包括上述所述的SOC和显示单元。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简要介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示出了一种用于背光数据处理的SOC芯片架构；
图2为本发明实施例提供的一种可能的用于背光数据处理的SoC芯片架构示意图；
图3为本发明实施例提供的又一种可能的用于背光数据处理的SoC芯片架构示意图；
图4为本发明实施例提供的一种可能的SOC中的背光传输模块的结构示意图；
图5为本发明实施例提供的一种可能的背光传输子模块的结构示意图；
图6为本发明实施例提供的一种可能的DMA进行数据搬迁的链表；
图7为本发明实施例提供的一种可能的CPU的结构示意图。
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
图1示出了一种用于背光数据处理的方法。如图1所示，图像数据由可接收图像数据的外设，如图像模块或视频模块等输入至SOC中的图像处理模块，图像处理模块根据图像数据确定背光数据后，把背光数据缓存到缓存单元中，CPU会读取缓存单元中的背光数据做进一步处理。然后CPU将处理完的数据发送给背光传输模块，由背光传输模块转换为SPI时序发给显示单元中的背光源，背光源进行相应的光线调控，从而使显示单元进行亮度的显示。
但上述SOC中，CPU需要读取缓存单元中的背光数据、进行背光数据的处理和将处理完的数据发送给背光传输模块，以上工作均由CPU完成，极大地占用了CPU的计算资源，降低了CPU数据处理的效率，也在很大程度上制约了背光传输模块数据处理效率的提高。因此上述SOC只适用于小分区、背光数据量小的屏幕，而不适用于超多分区、背光数据量大的屏幕。
同时，随着LED屏的发展，LED屏生产厂家越来越多，每家厂商的LED屏有一套自己的数据格式，没有一套统一的背光数据格式，导致背光数据格式转换越来越复杂，难以满足SOC进行背光数据处理的广泛性和灵活性要求。
为了解决上述问题，本申请提供一种用于处理背光数据的系统级芯片SOC及终端设备，用于提高SOC处理背光数据的效率。
图2为本发明实施例提供的一种用于处理背光数据的SOC芯片架构示意图，该SOC芯片架构中可以包括通过总线连接的图像处理模块、随机存储器、第一直接内存访问DMA、中央处理器CPU、总线及背光传输模块。
首先，对图2所示的各部件进行简单介绍。
图像处理模块，是基于对SOC芯片中的输入数据而言的，即通过图像处理模块将图像数据或者视频数据转换为第一背光数据，并将第一背光数据存储至随机存储器。
随机存储器，用于存储第一背光数据。本发明实施例提供的随机存储器可以为双倍速率同步动态随机存储器DDR，其最主要的特点是缓存空间大，可用于缓存数据量较大的第一背光数据，提高数据搬迁的效率。
CPU，是一块超大规模的集成电路，是一台计算机的运算核心和控制核心，用于对SOC芯片内的各部件进行控制管理。本发明实施例中，CPU用于配置DMA进行数据的搬迁。
总线，是计算机各种功能部件之间传送信息的公共通信干线，它是由导线组成的传输线束。总线是一种内部结构，它是CPU、内存、I/O设备传递信息的公用通道。
DMA，可以用来控制在随机存储器和I/O输入输出设备之间数据的传送。DMA一旦被CPU激活，就可以自行传送数据；因而，可以减轻CPU的负担，提高数据传输的效率。DMA具有多个通道，并且这几个通道可以同时进行数据的传输，进一步提高了数据传输的效率。
DMA，允许不同速度的硬件设备来沟通，而不需要依赖于中央处理器的大量中断负载。利用DMA传送数据的另一个好处是，数据直接在源地址和目的地址之间传送，不需要中间媒介。如果通过CPU把一个字节从适配卡传送至内存，需要两步操作。首先，CPU把这个字节从适配卡读到内部寄存器中，然后再从寄存器传送到内存的适当地址。DMA将这些操作简化为一步，它操作总线上的控制信号，使写字节一次完成。这样大大提高了计算机运行速度和工作效率。DMA支持内存到内存，外设到内存以及内存到外设的传输方式。本发明实施例采用第一DMA，使用内存到内存的传输方式，通过所述总线及所述背光传输模块的DMA接口，将所述第一背光数据搬迁至所述背光传输模块。其中将第一背光数据搬迁至所述背光传输模块也可由CPU完成，本发明实施例对此不作限制。
背光传输模块，用于存储第一背光数据，并且按照LED屏的协议转换为SPI时序发送给显示单元。本发明实施例提供的背光传输模块设置了DMA接口，配合总线上的DMA完成背光数据的传输。DMA接口包含了解析模块，解析总线过来的数据，并把解析后的数据转换成SRAM的读写时序，再经由背光传输模块中的时序转换模块转换成SPI的读写时序输出至显示单元，其中SRAM是指背光传输模块的数据存储区。
通过在背光传输模块设置DMA接口，可使第一DMA直接将第一背光数据搬迁至背光传输模块，简化了数据搬迁的流程的同时，释放了CPU的计算资源，进而提高了数据处理的效率。因此本发明实施例提供的SOC满足了背光分区数目增加和帧频的提高对SOC处理背光数据的要求。
在图2所示的SOC芯片的基础上，进一步提供了一种可行的SOC芯片，如图3所示，还包括通过总线连接的第二直接内存访问DMA；
第二DMA，用于将第一背光数据从随机存储器搬迁至CPU，此功能也可由CPU完成，本发明实施例对此不作限制。
CPU，是利用硅的半导体特性，制作出极其微小密集的大规模集成电路，从而实现计算。CPU的功能主要是解释计算机指令以及处理计算机软件中的数据。CPU的工作分为5个阶段分别是：取指令阶段、指令译码阶段、执行指令阶段、访存取数和结果写回阶段。程序和数据统一储存，指令和数据需要从同一储存空间存取，经由同一总线传输，指令执行完毕，计算机将开始下一条指令的循环。基于此，本发明实施例提供的CPU还用于接收第一背光数据，并根据显示单元的背光格式对第一背光数据进行格式转换，如上下翻转，左右对调，背光数据的排列等，从而通过格式转换适应不同的LED屏的需求，得到第三背光数据。
第一DMA，用于将第三背光数据从CPU搬迁至背光传输模块，此功能也可由CPU完成，本发明实施例对此不作限制。
因而，一种可能的处理流程为：图像处理模块对图像数据进行处理，得到第一背光数据并存储至随机存储器；第二DMA，将第一背光数据从随机存储器搬迁至CPU；CPU根据显示单元的背光格式对第一背光数据进行格式转换，得到第三背光数据；第一DMA将第三背光数据从CPU搬迁至背光传输模块；背光传输模块，将第一背光数据进行时序转换，得到第二背光数据，并输出第二背光数据至显示单元。
通过设置CPU根据显示单元的背光格式对第一背光数据进行背光数据格式的转换，使本发明实施例提供的SOC可以对支持不同背光格式的显示单元进行背光源的光线控制，提高了背光数据处理的适用性和灵活性。通过设置第一DMA和第二DMA分别进行背光数据的搬迁，使得CPU只须向第一DMA和第二DMA下达进行数据搬迁的指令，而无须CPU进行背光数据格式转换的同时进行数据的搬迁，减轻了CPU的资源占有率，提高了CPU进行格式转换的效率和数据搬迁的效率。
可选地，CPU，还用于根据第一DMA传输数据的位宽，将第三背光数据打包成数据包，数据包包括至少两个背光数据。
例如，第一DMA传输数据的位宽为32bit。CPU会将第三背光数据按照SPI接口协议对背光数据打包，一个32bit的数据包可以拼接两个背光数据(一个背光数据最大位宽为16bit，即2Byte)。拼接协议如下所示：
16bit data 16bit data
在本示例中需要传输20000分区的背光值，总的数据量为20000×2Byte＝40000Byte，数据量很大。通过数据拼接打包后，一个32bit(＝4Byte)的数据包包含2个背光数据，因此打包前需要传输20000次数据，打包后可以只传输10000次数据，传输时间节省一半。
如此，可以使第一DMA单次搬迁的数据量增加，减少第一DMA进行数据搬迁的次数，节省了搬迁时间，即提高了数据搬迁的效率。同时根据第一DMA传输数据的位宽进行打包，既能充分利用第一DMA的搬迁能力，又最大限度地提高了单次数据搬迁的搬迁量。
本发明实施例还提供一种可能的SOC中的背光传输模块的结构示意图，如图4所示，背光传输模块包括DMA接口、用于多路并行处理的至少两个背光传输子模块、总线接口、译码模块和寄存器控制模块；
总线接口，解析APB的总线时序，以及lut_bus总线的转换，即把APB的总线转换为SRAM的读写时序；将CPU生成的配置寄存器的信息，发送至寄存器控制模块。本发明实施例中，用于CPU与背光传输模块之间进行数据传输，将CPU发送的数据转换为SRAM的读写时序，传输至译码模块；
译码模块，与总线接口连接，与至少两个背光传输子模块分别连接，用于接收总线接口传输的CPU发送的数据，对CPU发送的数据进行译码处理后发送至至少两个背光传输子模块；
DMA接口，用于第一DMA与背光传输模块之间进行数据传输，还用于配合CPU向背光传输子模块发送接口选择指令；
CPU，可独立传输数据也可配置DMA传输数据；还用于通过DMA接口向背光传输模块发送接口选择指令；接口选择指令用于指示背光传输子模块处理总线接口或DMA接口传输的数据。具体为，在所需传输的数据量较小时，如背光源分区数少于1000时，CPU通过总线接口、译码模块独立向背光传输子模块传输第三背光数据；在所需传输的数据量较大时，如背光源分区数大于1000时，CPU配置第一DMA通过DMA接口向背光传输子模块传输第三背光数据，以上数据仅为示例，本发明实施例对此不作限制。
如此，当需要传输的数据量较小时，CPU也可通过总线接口和译码模块与背光传输模块之间进行数据传输，并向背光传输模块发送选择指令，可以使背光传输子模块对CPU发送的数据进行处理；当需要传输的数据量较大时，可以使背光传输子模块对第一DMA发送的数据进行处理；灵活选择，提高了背光传输模块的广泛适用性。
背光传输子模块，与DMA接口、译码模块和寄存器控制模块连接；设置至少两个背光传输子模块，可以多路并行处理第三背光数据，其中一个背光传输子模块即一个数据处理地址。
以设置4个背光传输子模块为例，CPU在按照数据格式将第一背光数据转换为第三背光数据后，把数据打包并放在一片内存地址中，结合第一DMA的中断和背光传输子模块的中断，配置第一DMA进行数据传输，分配4个不同的地址分别指向4路背光传输子模块。第一DMA会从内存区域通过DMA接口一直往4个背光传输子模块中轮流发数据。DMA接口分别解析4个地址生成SRAM的读写时序并生成pready信号送给总线。4个背光传输子模块通过解析不同的地址区分当前传输的数据是属于哪路背光传输子模块的，分别将第三背光数据进行时序转换后，生成第二背光数据，输出至显示单元。此4路背光传输子模块可以通过寄存器配置为1路工作或者多路工作，当发送小分区时可以通过一路背光传输子模块发送，当多分区时可以配置为2路或者多路同时发送，本发明实施例对此不作限制。
寄存器控制模块，配置寄存器的信息，如数据传输位宽、传输数据量、数据的发送地址等配置信息。
如此，第一DMA可以通过DMA接口将数据分别搬迁至背光传输子模块进行多路并行处理，提高了背光传输模块的单位时间数据处理量，提高了数据处理的效率。
本发明实施例还提供一种可能的背光传输子模块的结构示意图，如图5所示，背光传输子模块包括CPU异步处理模块、DMA异步处理模块、第一选择控制模块、第二选择控制模块、第三选择控制模块、第四选择控制模块、第五选择控制模块、第一发送缓冲区、第二发送缓冲区、接收缓冲区和时序转换模块；
CPU异步处理模块，是CPU对背光传输子模块中的数据进行读写操作的通道；CPU可通过CPU异步处理模块向第一发送缓冲区和第二发送缓冲区中写入背光数据，也通过CPU异步处理模块读取接收缓冲区中的显示单元背光状态信息；
DMA异步处理模块，是DMA对背光传输子模块中的数据进行读写操作的通道；DMA可通过DMA异步处理模块向第一发送缓冲区和第二发送缓冲区中写入背光数据，也通过DMA异步处理模块读取接收缓冲区中的显示单元背光状态信息；
选择控制模块，用于对数据的读/写操作进行判断选择；本发明实施例提供五个选择控制模块，数字仅为示例，对此不作限制。如，第一选择控制模块用于在CPU通过DMA接口的控制下，选择处理CPU或DMA搬迁的数据；第二选择控制模块用于选择第一发送缓冲区或第二发送缓冲区向时序转换模块发送的数据；第三选择控制模块用于选择对第一发送缓冲区的数据的读取或写入；第四选择控制模块用于选择对第二发送缓冲区的数据的读取或写入；第五选择控制模块用于选择对接收缓冲区的数据的读取或写入；
发送缓冲区，用于存储CPU或DMA向背光传输子模块中传输的数据，还用于根据时序转换接口的数据读取命令，将存储的数据发送至时序转换接口；本发明实施例提供设置两个发送缓冲区的示例，但对发送缓冲区的数量不作限制；
时序转换模块，用于从发送缓冲区读取数据，并对数据进行时序转换，得到时序转换后的数据，将时序转换后的数据发送至显示单元；
时序转换模块，还用于接收显示单元发送的背光状态信息，并对背光状态信息进行时序转换后发送至接收缓冲区；
接收缓冲区，用于存储时序转换后的背光状态信息，并供CPU进行读取；本发明实施例提供设置一个接收缓冲区的示例，但对接收缓冲区的数量不作限制；
接收缓冲区和发送缓冲区是背光传输子模块中的静态随机存储器SRAM，使用SRAM的读写时序进行读写。
下面通过介绍背光传输子模块的数据流向，对上述背光传输子模块中的部件的功能进行梳理。
CPU异步处理模块将CPU搬迁的第一背光数据转换为相应背光传输子模块的SRAM的读写时序；
DMA异步处理模块将DMA搬迁的第一背光数据转换为相应背光传输子模块的SRAM的读写时序；
第一选择控制模块用于在CPU通过DMA接口的控制下，选择处理CPU或DMA搬迁的数据；具体为，若是通过CPU独立进行数据的搬迁，则选择从CPU异步处理模块传输过来的数据；若是通过CPU配置第一DMA进行数据的搬迁，则选择从DMA异步处理模块传输过来的数据；
然后转换为SRAM时序的第一背光数据经过第一选择控制模块和第三选择控制模块写入第一发送缓冲区，或，经过第一选择控制模块和第四选择控制模块写入第二发送缓冲区；
时序转换接口经过第三选择控制模块向第一发送缓冲区发送读取第一背光数据的命令，或，经过第四选择控制模块向第二发送缓冲区发送读取第一背光数据的命令；第三选择控制模块对第一发送缓冲区的数据的读取或写入进行选择；第四选择控制模块对第二发送缓冲区的数据的读取或写入进行选择；
第一发送缓冲区根据时序转换接口的读取数据命令，通过第二选择控制模块，向时序转换接口中写入第一背光数据，或，第二发送缓冲区根据时序转换接口的读取数据命令，通过第二选择控制模块，向时序转换接口中写入第一背光数据；第二选择控制模块对第一发送缓冲区或第二发送缓冲区向时序转换模块发送的第一背光数据进行选择；
时序转换接口还可读取显示单元中背光源的背光状态信息，将背光状态信息转换为SRAM的时序经过第五选择控制模块写入接收缓冲区；
CPU可经过第五选择控制模块读取接收缓冲区中的背光状态信息；第五选择控制模块对接收缓冲区的数据的读取或写入进行选择。
通过发送缓冲区对第一背光数据的存储，可以使时序转换模块方便快速地读取第一背光数据，提高了数据处理的效率。通过时序转换模块对第一背光数据进行时序转换，便于对显示单元中背光源的多分区进行针对性地控制。同时，时序转换模块还可接收显示单元发送的背光状态信息，并对背光状态信息进行时序转换后发送至接收缓冲区，便于CPU进行读取。如此可使背光传输模块将显示单元的背光状态信息及时反馈给CPU，CPU可根据反馈信息对背光数据的处理进行相应的调整，增加了背光数据处理的即时性和灵活性。
可选地，DMA采用链表的方式进行数据的搬迁，具体来说，第一DMA和第二DMA采用的链表包括表头和至少一个子表；
表头，包括配置信息和用于指向下一个子表的指针；配置信息包括数据传输的位宽，DMA是单块传输还是多块传输，以及数据传输的数据量等；下一个子表的指针为指向下一个子表所在缓冲区的地址；
子表，包括搬迁数据的源地址、搬迁数据的目的地址、配置信息及指向下一个子表的指针；
以包括表头和三个子表的链表传输方式为例，介绍第一DMA和第二DMA进行数据搬迁的过程，如图6所示。
第一DMA，在表头中读取配置信息，并根据表头中指向子表1的指针读取子表1，根据子表1中第三背光数据的源地址，将所述第三背光数据搬迁至背光传输模块的目的地址；根据子表1中指向子表2的指针读取子表2，根据子表2中第三背光数据的源地址，将子表2指向的第三背光数据搬迁至背光传输模块的目的地址；根据子表2中指向子表3的指针读取子表3，根据子表3中第三背光数据的源地址，将子表3指向的第三背光数据搬迁至背光传输模块的目的地址。上述表头、子表1和子表2配置为多块传输；子表3为最后一个子表，因此将下一个子表的指针配置为0×0，配置信息为单块传输；
第二DMA，在表头中读取配置信息，并根据表头中指向子表1的指针读取子表1，根据子表1中第一背光数据的源地址，将第一背光数据搬迁至CPU的目的地址；根据子表1中指向子表2的指针读取子表2，根据子表2中第一背光数据的源地址，将子表2指向的第一背光数据搬迁至CPU的目的地址；根据子表2中指向子表3的指针读取子表3，根据子表3中第一背光数据的源地址，将子表3指向的第一背光数据搬迁至CPU的目的地址。上述表头、子表1和子表2配置为多块传输；子表3为最后一个子表，因此将下一个子表的指针配置为0×0，配置信息为单块传输；
采用链表传输方式时，DMA在传输完成一个块后根据链表中的地址自动读取下一个链表的内容，并主动刷新配置信息(包含源地址，目的地址，指向下一个链表所在的位置，DMA的传输方式以及其他配置信息等)，在传输过程中CPU不会再参与数据的传输过程。而采用AUTO和RELOAD这两种传输方式时，在DMA在传输完成一个块后，CPU需要进入中断处理函数，在中断处理函数中配置下一个块的配置寄存器，因此相对来说，通过链表的传输方式效率是最高的。
如此，第一DMA和第二DMA在按照其中一个子表中的数据的源地址和目的地址搬迁完成后，会按照子表指向的下一个子表的地址自动读取下一个子表的数据内容，并主动刷新配置信息。搬迁数据的过程中不会再需要CPU的参与，节省了CPU的计算资源的同时，提高了搬迁数据的效率。
可选地，图像处理模块、随机存储器，第二DMA和CPU的运行频率高于第一DMA和背光传输模块；图像处理模块、随机存储器，第二DMA和CPU的数据位宽高于第一DMA和背光传输模块；
在本发明实施例中为了降低整个系统的功耗，根据不同模块的特性，对系统时钟域进行了划分。其中图像处理模块、随机存储器，第二DMA和CPU运行在高频时钟域，可以为633MHz；第一DMA和背光传输模块运行在低频时钟域，可以为158MHz；以上仅为示例，本发明实施例对此不作限制。
对于第一DMA和第二DMA而言，由于随机存储器与CPU之间，以及随机存储器与其他高速缓存单元之间的数据传输，具有数据量多、频率高的特点，普通的传输方式难以满足要求，因此采用了高速高带宽的第二DMA通路，其相应的总线接口带宽也较高。而对于外设与缓存单元之间的数据传输具有数据量少，频率低的特点，因此采用低速低带宽的第一DMA通路就可以满足要求，其相应的总线接口带宽也较低。
本发明实施例提供的第一DMA位宽为32bit，是一个慢速、低带宽的DMA通路，支持AHB接口；第二DMA位宽为128bit，是一个高速、高带宽的DMA通路，支持AXI接口。
如此，通过设置第二DMA运行在一个较高的频率下，可提高第二DMA数据搬迁的效率；通过设置第二DMA的数据位宽较高，可以提高第二DMA单位时间搬迁数据的数据量。
图7为本发明实施例提供的一种可能的CPU的结构示意图，CPU包括数据紧耦合存储单元DTCM和指令紧耦合存储单元ITCM；
DTCM，用于存储第一背光数据和第三背光数据；
ITCM，用于存储对第一背光数据进行格式转换的指令；CPU的指令在ITCM中运行，读指令单周期完成，处理速度比运行在片内SRAM上提升多倍；ITCM和DTCM是CPU同FLASH及SRAM之间传输指令和数据的通道，代码和数据在ITCM和DTCM上执行和读取，可以有效地提高运行速度。
如此，将第一背光数据存储至CPU内部的DTCM，将格式转换的指令存储至CPU内部的ITCM，可方便CPU对指令、第一背光数据的读取，避免到外部的随机存储器中读取降低数据处理效率。同时CPU从DTCM中读取第一背光数据进行格式转换得到第三背光数据后，可直接将第三背光数据存储至DTCM，方便了后续第一DMA进行数据的搬迁，提高了数据搬迁的效率。
本发明实施例以20000分区的背光数据从缓冲区搬迁至CPU，经CPU处理后传输至背光传输模块中为例，测试了传输背光数据总共的时间。
在图1的方案中，通过CPU传输20000分区背光数据所需要的总的时间大约为14ms。
在图3所示的方案中，数据流向由三部分组成：
t0：第一背光数据从DDR通过第二DMA高速通路传输到CPU的DTCM中。
t1：CPU从DTCM读取第一背光数据，进行数据格式转换后，得到第三背光数据，最后写回DTCM中。
t2：第三背光数据通过第一DMA传输到时序转换模块的缓存单元中。
本方案传输20000分区背光数据的测试的时间如表1所示：
Figure BDA0002702455370000171
表1
其中t_all为传输背光数据总共用的时间，从对比结果看使用本发明实施例提供的方案在传输背光数据时所用的时间为3.3ms，远远小于120Hz的屏幕需求(一帧时间为8.3ms)，因此可以满足更高帧频和更多分区数的LED屏的要求。
本发明实施例提供一种终端设备，包括上述的SOC和显示单元。
显然，本领域的技术人员可以对本发明实施例进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本发明实施例的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。

Claims (10)

1.一种用于处理背光数据的系统级芯片SOC，其特征在于，包括：
通过总线连接的图像处理模块、随机存储器、第一直接内存访问DMA及背光传输模块；
所述图像处理模块，用于对图像数据进行处理，得到第一背光数据，并将所述第一背光数据通过所述总线存储至所述随机存储器；
所述随机存储器，用于存储所述第一背光数据；
所述第一DMA，用于通过所述总线及所述背光传输模块的DMA接口，将所述第一背光数据搬迁至所述背光传输模块；
所述背光传输模块，用于将所述第一背光数据进行时序转换，得到第二背光数据，并输出所述第二背光数据至显示单元。
2.如权利要求1所述的SOC，其特征在于，还包括：
通过所述总线连接的第二直接内存访问DMA、中央处理器CPU；
所述第二DMA，用于将所述第一背光数据从所述随机存储器搬迁至所述CPU；
所述CPU，用于根据所述显示单元的背光格式对所述第一背光数据进行格式转换，得到第三背光数据；
所述第一DMA，用于将所述第三背光数据从所述CPU搬迁至所述背光传输模块。
3.如权利要求2所述的SOC，其特征在于，
所述CPU，还用于根据所述第一DMA传输数据的位宽，将所述第三背光数据打包成数据包，所述数据包包括至少两个背光数据。
4.如权利要求1至3任一项所述的SOC，其特征在于，
所述背光传输模块还包括用于多路并行处理的至少两个背光传输子模块；
所述DMA接口与所述至少两个背光传输子模块分别连接。
5.如权利要求4所述的SOC，其特征在于，
所述背光传输模块还包括总线接口、译码模块；
所述总线接口，用于CPU与所述背光传输模块之间进行数据传输；
所述译码模块，与所述至少两个背光传输子模块分别连接，用于对所述CPU发送的数据进行译码处理后发送至所述至少两个背光传输子模块；
所述CPU，还用于通过所述DMA接口向所述背光传输模块发送接口选择指令；所述接口选择指令用于指示所述背光传输子模块处理所述总线接口或所述DMA接口传输的数据。
6.如权利要求4所述的SOC，其特征在于，
所述背光传输子模块包括发送缓冲区、接收缓冲区和时序转换模块；
所述发送缓冲区，用于存储所述第一背光数据；
所述时序转换模块，用于从所述发送缓冲区读取所述第一背光数据，并对所述第一背光数据进行时序转换，得到第二背光数据，将所述第二背光数据发送至所述显示单元；
所述时序转换模块，还用于接收所述显示单元发送的背光状态信息，并对所述背光状态信息进行时序转换后发送至所述接收缓冲区；
所述接收缓冲区，用于存储时序转换后的背光状态信息，并供所述CPU进行读取。
7.如权利要求4所述的SOC，其特征在于，
所述第一DMA和所述第二DMA采用链表的方式进行数据的搬迁；所述链表包括表头和至少一个子表；
所述表头，包括配置信息和用于指向下一个子表的指针；
所述子表，包括搬迁数据的源地址、搬迁数据的目的地址、配置信息及指向下一个子表的指针。
8.如权利要求2所述的SOC，其特征在于，
所述第二DMA的运行频率高于所述第一DMA的运行频率；所述第二DMA的数据位宽高于所述第一DMA的运行频率。
9.如权利要求2所述的SOC，其特征在于，
所述CPU包括数据紧耦合存储单元DTCM和指令紧耦合存储单元ITCM；
所述DTCM，用于存储所述第一背光数据和所述第三背光数据；
所述ITCM，用于存储对所述第一背光数据进行格式转换的指令。
10.一种终端设备，其特征在于，包括如权利要求1至9任一项所述的SOC和显示单元。
CN202011027123.6A 2020-09-25 2020-09-25 一种用于处理背光数据的系统级芯片soc及终端设备 Active CN112114754B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011027123.6A CN112114754B (zh) 2020-09-25 2020-09-25 一种用于处理背光数据的系统级芯片soc及终端设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011027123.6A CN112114754B (zh) 2020-09-25 2020-09-25 一种用于处理背光数据的系统级芯片soc及终端设备

Publications (2)

Publication Number Publication Date
CN112114754A true CN112114754A (zh) 2020-12-22
CN112114754B CN112114754B (zh) 2023-10-27

Family

ID=73797212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011027123.6A Active CN112114754B (zh) 2020-09-25 2020-09-25 一种用于处理背光数据的系统级芯片soc及终端设备

Country Status (1)

Country Link
CN (1) CN112114754B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198601A1 (zh) * 2021-03-25 2022-09-29 深圳市汇顶科技股份有限公司 数据写入方法、片上系统芯片及计算机可读存储介质
CN115527503A (zh) * 2022-09-20 2022-12-27 广州彩熠灯光股份有限公司 Led背光控制方法、系统、介质及控制模块
CN116913220A (zh) * 2023-07-14 2023-10-20 北京显芯科技有限公司 数据传输方法、背光控制器和显示设备

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101169919A (zh) * 2006-10-27 2008-04-30 深圳帝光电子有限公司 Led动态背光源控制电路
CN101211315A (zh) * 2006-12-28 2008-07-02 英特尔公司 利用多区块访问存储器
US20080170030A1 (en) * 2007-01-16 2008-07-17 Seiko Epson Corporation Image processing apparatus
US20110069348A1 (en) * 2009-09-18 2011-03-24 Seiko Epson Corporation Image forming apparatus and image forming method
JP2016039558A (ja) * 2014-08-08 2016-03-22 株式会社リコー 画像処理装置および画像処理方法
CN107479126A (zh) * 2017-08-24 2017-12-15 维沃移动通信有限公司 显示屏、显示控制方法、移动终端及计算机可读存储介质
CN107507577A (zh) * 2016-06-14 2017-12-22 青岛海信电器股份有限公司 背光控制方法及装置
CN107818762A (zh) * 2016-09-14 2018-03-20 上海顺久电子科技有限公司 一种分区背光控制方法以及图像处理芯片
CN108121685A (zh) * 2017-08-07 2018-06-05 鸿秦（北京）科技有限公司 一种嵌入式多核cpu固件运行方法
CN109036295A (zh) * 2018-08-09 2018-12-18 京东方科技集团股份有限公司 图像显示处理方法及装置、显示装置及存储介质
CN110610679A (zh) * 2019-09-26 2019-12-24 京东方科技集团股份有限公司 一种数据处理方法及装置
US20200202801A1 (en) * 2018-12-20 2020-06-25 Silicon Works Co., Ltd. Image data processing apparatus and display device for reducing power consumption of backlight

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101169919A (zh) * 2006-10-27 2008-04-30 深圳帝光电子有限公司 Led动态背光源控制电路
CN101211315A (zh) * 2006-12-28 2008-07-02 英特尔公司 利用多区块访问存储器
US20080162802A1 (en) * 2006-12-28 2008-07-03 James Akiyama Accessing memory using multi-tiling
US20080170030A1 (en) * 2007-01-16 2008-07-17 Seiko Epson Corporation Image processing apparatus
US20110069348A1 (en) * 2009-09-18 2011-03-24 Seiko Epson Corporation Image forming apparatus and image forming method
JP2016039558A (ja) * 2014-08-08 2016-03-22 株式会社リコー 画像処理装置および画像処理方法
CN107507577A (zh) * 2016-06-14 2017-12-22 青岛海信电器股份有限公司 背光控制方法及装置
CN107818762A (zh) * 2016-09-14 2018-03-20 上海顺久电子科技有限公司 一种分区背光控制方法以及图像处理芯片
CN108121685A (zh) * 2017-08-07 2018-06-05 鸿秦（北京）科技有限公司 一种嵌入式多核cpu固件运行方法
CN107479126A (zh) * 2017-08-24 2017-12-15 维沃移动通信有限公司 显示屏、显示控制方法、移动终端及计算机可读存储介质
CN109036295A (zh) * 2018-08-09 2018-12-18 京东方科技集团股份有限公司 图像显示处理方法及装置、显示装置及存储介质
US20200202801A1 (en) * 2018-12-20 2020-06-25 Silicon Works Co., Ltd. Image data processing apparatus and display device for reducing power consumption of backlight
CN110610679A (zh) * 2019-09-26 2019-12-24 京东方科技集团股份有限公司 一种数据处理方法及装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022198601A1 (zh) * 2021-03-25 2022-09-29 深圳市汇顶科技股份有限公司 数据写入方法、片上系统芯片及计算机可读存储介质
CN115527503A (zh) * 2022-09-20 2022-12-27 广州彩熠灯光股份有限公司 Led背光控制方法、系统、介质及控制模块
CN115527503B (zh) * 2022-09-20 2024-10-01 广州彩熠灯光股份有限公司 Led背光控制方法、系统、介质及控制模块
CN116913220A (zh) * 2023-07-14 2023-10-20 北京显芯科技有限公司 数据传输方法、背光控制器和显示设备
CN116913220B (zh) * 2023-07-14 2024-05-03 北京显芯科技有限公司 数据传输方法、背光控制器和显示设备

Also Published As

Publication number Publication date
CN112114754B (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
CN112114754B (zh) 一种用于处理背光数据的系统级芯片soc及终端设备
EP0870303B1 (en) High performance universal multi-port internally cached dynamic random access memory system, architecture and method
CN108877660B (zh) 一种驱动电路、显示装置和显示装置的驱动方法
EP0495574B1 (en) Multi-mode terminal system
CN109215565B (zh) 一种接收卡及led显示控制系统
CN101211315A (zh) 利用多区块访问存储器
CN104717485A (zh) 一种基于fpga的vga接口裸眼3d显示系统
US20070073924A1 (en) DMA transfer system using virtual channels
CN112530377A (zh) 一种背光显示控制芯片及显示装置
US20230178121A1 (en) High-bandwidth memory module architecture
CN114302089B (zh) 一种基于fpga的多路视频信号缓存控制方法及系统
CN215769533U (zh) 一种基于cxl加速计算的板卡
US20110153923A1 (en) High speed memory system
US7043593B1 (en) Apparatus and method for sending in order data and out of order data on a data bus
US11113210B2 (en) Memory device supporting rank-level parallelism and memory system including the same
CN116320239A (zh) 一种基于qspi的图像传输方法及系统
CN214377606U (zh) 一种Mini-LED显示屏拼接显示驱动系统
JP2003186667A (ja) 間接インタフェース
CN115114225A (zh) 芯片控制电路、系统和芯片
CN214225915U (zh) 应用于便携式移动终端的多媒体芯片架构与多媒体处理系统
CN113157602B (zh) 一种对内存进行分配的方法、设备及计算机可读存储介质
CN117768598B (zh) 一种接收led控制卡单端信号并转发为差分信号的装置
CN211507077U (zh) 一种led显示屏控制系统
CN112634824A (zh) 一种Mini-LED显示屏拼接显示驱动系统及驱动显示方法
CN102682735A (zh) 视频处理芯片的多通道视频输出架构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant