CN112103336A - 一种SiC功率器件及其制造方法 - Google Patents
一种SiC功率器件及其制造方法 Download PDFInfo
- Publication number
- CN112103336A CN112103336A CN202010846108.8A CN202010846108A CN112103336A CN 112103336 A CN112103336 A CN 112103336A CN 202010846108 A CN202010846108 A CN 202010846108A CN 112103336 A CN112103336 A CN 112103336A
- Authority
- CN
- China
- Prior art keywords
- ion implantation
- dielectric layer
- layer
- additional dielectric
- power device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 12
- 238000002347 injection Methods 0.000 claims abstract description 19
- 239000007924 injection Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 239000010410 layer Substances 0.000 claims description 135
- 238000005468 ion implantation Methods 0.000 claims description 75
- 230000003647 oxidation Effects 0.000 claims description 26
- 238000007254 oxidation reaction Methods 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 16
- 239000011229 interlayer Substances 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 230000005684 electric field Effects 0.000 abstract description 18
- 229910010271 silicon carbide Inorganic materials 0.000 description 27
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 25
- 150000002500 ions Chemical class 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- -1 Silicon carbide metal oxide Chemical class 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 230000002776 aggregation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 230000035772 mutation Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种SiC功率器件，包括由下至上设置的漏极、衬底和外延层，以及设于外延层上方的栅极和源极，外延层设有P‑离子注入区、P+离子注入区和N+离子注入区；其中栅极位于N+离子注入区之外的部分与外延层之间设有栅氧化层，末端位于N+离子注入区之内的部分与N+离子注入区之间设有附加介质层，且附加介质层的厚度大于栅氧化层的厚度。本发明还公开了上述结构的制作方法。本发明增加了栅极边缘与N+离子注入区之间的介质层厚度，降低了器件正向导通时位于栅极边缘与N+离子注入区之间介质层的最大电场，提高了栅源可靠性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种SiC功率器件及其制造方法。
背景技术
碳化硅作为重要的第三代半导体材料具有高禁带宽度、高临界击穿电场、高热导率等优势。碳化硅功率器件在新能源汽车、光伏发电、高铁等领域有着非常广阔的应用前景。
碳化硅金属氧化物半导体场效应晶体管(SiC MOSFET)由于栅氧工艺的影响，界面态数量比硅基MOSFET高一到两个数量级。为了获得较小的正向导通电阻，SiC MOSFET正向导通时栅极工作电压要远高于Si基MOSFET的栅极工作电压，这就使得SiC MOSFET工作时栅氧化层的电场较高，导致了栅氧化层的寿命和可靠性远低于Si MOSFET。同时对于平面型MOSFET，由于工艺的对准误差，通常栅电极长度会超过P沟道，有一部分覆盖到N+掺杂区域的上方，在栅极正向电压情况下，N+离子注入区域的表面处于积累状态，具有严重的电场聚集效应，使得位于栅极边缘和N+离子注入区域之间的栅氧化层的电场强度远远大于其他位置栅氧化层中的电场强度，在高电场下，栅极与N+离子注入区域之间的栅氧化层退化严重，以致提前击穿，成为SiC MOSFET的一个薄弱点，缩短了器件本体的使用寿命。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种SiC功率器件及其制造方法。
为了实现以上目的，本发明的技术方案为：
一种SiC功率器件，包括由下至上设置的漏极、衬底和外延层，以及设于所述外延层上方的栅极和源极；所述外延层的上部的中间区域设有P-离子注入区，所述P-离子注入区的上部的中间区域设有P+离子注入区和N+离子注入区，且所述N+离子注入区位于所述P+离子注入区的两侧或周围；所述栅极由所述外延层的上方的两侧或周围延伸至末端位于所述N+离子注入区的上方，其中所述栅极位于所述N+离子注入区之外的部分与所述外延层之间设有栅氧化层，位于所述N+离子注入区之内的部分与所述N+离子注入区之间设有附加介质层，且所述附加介质层的厚度大于所述栅氧化层的厚度；所述源极与所述P+离子注入区和部分N+离子注入区接触且延伸至所述栅极上方，所述源极和所述栅极之间设有层间介质层。
可选的，所述栅氧化层的末端与所述N+离子注入区的边缘相对应，所述附加介质层由所述栅氧化层的末端向所述N+离子注入区内侧延伸，且厚度渐次增大以形成斜坡。
可选的，所述栅极的末端位于所述斜坡上。
可选的，所述附加介质层包括所述斜坡和由所述斜坡至高点向所述N+离子注入区内侧延伸的平台，所述栅极的末端位于所述平台上。
可选的，所述斜坡的坡度为5°～85°。
可选的，所述平台的厚度是所述栅氧化层厚度的1.5～100倍。
可选的，所述附加介质层的材料与所述栅氧化层的材料相同。
上述SiC功率器件的制造方法包括以下步骤：
1)于衬底上生长外延层，通过多次离子注入于外延层上形成P-离子注入区、N+离子注入区和P+离子注入区；
2)通过局部氧化工艺或化学气相沉积工艺于N+离子注入区之内形成附加介质层；
3)于N+离子注入区外侧形成栅氧化层；
4)于栅氧化层和附加介质层上形成栅极；
5)于步骤4)形成的结构顶面沉积层间介质层；
6)蚀刻层间介质层和附加介质层形成裸露P+离子注入区和部分N+离子注入区的源极接触孔；
7)分别于步骤6)形成的结构的顶面形成源极，底面形成漏极。
可选的，步骤2)中，所述局部氧化工艺包括以下步骤：
2.1)沉积厚度为20-50nm的第一氧化层；
2.2)形成掩膜层，蚀刻所述掩膜层形成氧化窗口；
2.3)对所述氧化窗口之内的结构进行局部氧化，形成所述附加介质层；
2.4)去除所述掩膜层和第一氧化层。
可选的，步骤2.2)中，所述氧化窗口的边缘位于所述N+离子注入区的边缘的内侧，步骤2.3)中，所述附加介质层由所述氧化窗口的边缘至所述N+离子注入区的边缘形成斜坡。
可选的，步骤2)中，通过化学气相沉积工艺形成所述附加介质层，然后蚀刻所述附加介质层的边缘形成斜坡。
本发明的有益效果为：
通过附加介质层的设置，栅极末端进入N+离子注入区范围内的部分位于附加介质层上，附加介质层的厚度大于栅氧化层的厚度，从而增大了栅极末端与N+离子注入区之间的介质层的厚度，减小了SiC功率器件工作时的栅极边缘电场聚集区的最大电场强度，提高了SiC功率器件的栅源可靠性。
附图说明
图1为实施例1的SiC MOSFET功率器件的结构示意图；
图2为实施例1的SiC MOSFET功率器件的工艺流程示意图；
图3为对比例的SiC MOSFET功率器件的结构示意图；
图4为实施例1和对比例的电场仿真模拟测试结果，其中4A为实施例1的器件工作时，N+离子注入区与栅极末端之间的栅氧化层电场分布；4B为对比例器件工作时，N+离子注入区与栅极末端之间的栅氧化层电场分布；4C为实施例1(曲线a)与对比例(曲线b)器件工作时N+离子注入区与栅极末端之间的栅氧化层电场的对比，可以看出实施例1极大的减小了器件工作时的电场峰值；
图5为实施例2的SiC MOSFET功率器件的结构示意图；
图6为实施例3的SiC MOSFET功率器件的结构示意图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
实施例1
参考图1，一种具有高可靠性栅源的SiC MOSFET功率器件1，包括由下至上设置的漏极100、N+SiC衬底101和N-SiC外延层102，外延层102的上部的中间区域设有P-离子注入区103，P-离子注入区103的上部的中间区域设有P+离子注入区105和N+离子注入区104，且N+离子注入区104位于P+离子注入区105的两侧或周围。外延层102上方设有栅极108和源极110，其中：栅极108由外延层102的上方的两侧或周围延伸至末端位于N+离子注入区104的上方，栅极108位于N+离子注入区104之外的部分与外延层102之间设有栅氧化层107，位于N+离子注入区104之内的部分与N+离子注入区104之间设有附加介质层106，且附加介质层106的厚度大于栅氧化层107的厚度；源极110与P+离子注入区105和部分N+离子注入区104接触且延伸至栅极108上方，源极110和栅极108之间设有层间介质层109。
其中，P-离子注入区103与N+离子注入区104共同形成器件的沟道区，欧姆金属与N+离子注入区104形成源极欧姆接触，P+离子注入区105与源极金属形成欧姆接触，将N+离子注入区104和P+离子注入区105等电位，抑制MOSFET寄生三极管的开启。栅氧化层107和附加介质层106的材料均为SiO2。栅氧化层107由外延层102两侧延伸至N+离子注入区104的边缘，附加介质层106由栅氧化层107的末端向N+离子注入区104内侧延伸，且厚度渐次增大以形成斜坡1061。斜坡1061的坡度范围为5°到85°，例如20°到60°。栅极108的末端位于斜坡1061上，从而栅极108末端进入N+离子注入区104范围内的部分位于相对于栅氧化层107更厚的附加介质层106上，增大了栅极108末端与N+离子注入区104之间的介质层的厚度，减小了SiC MOSFET工作时的栅极108边缘电场聚集区的最大电场强度，提高SiC MOSFET的栅源可靠性。其中斜坡的设置，避免了厚度突变造成的尖端应力集中等问题，进一步提高了可靠性。
参考图2，以下具体说明上述功率器件1的制造方法。
步骤1，参考2a，于衬底101上生长外延层102，通过离子注入工艺于外延层上形成P-离子注入区103、N+离子注入区104和P+离子注入区105；
步骤2，参考2b，沉积厚度为20-50nm的第一氧化层111(例如SiO2)；沉积氮化硅形成掩膜层112，蚀刻掩膜层112形成氧化窗口112a，氧化窗口112a的边缘位于N+离子注入区104内侧，即与N+离子注入区104边缘具有一定的距离；参考2c，对氧化窗口112a之内的结构进行局部氧化形成附加介质层106，具体可参考Si中的LOCOS工艺。其中，氧化范围由氧化窗口112a边缘横向延伸且氧化程度逐渐减少，通过控制氧化时间及温度使得形成的附加介质层106由氧化窗口112a的边缘至N+离子注入区104的边缘形成斜坡1061的结构；参考2d，去除掩膜层112和第一氧化层111；
步骤3，参考2e，通过氧化工艺于N+离子注入区外侧形成栅氧化层107；本实施例中，栅氧化层107和附加介质层106均是采用氧化工艺形成的，材料相同，无明显边界，因此，也可以认为是栅氧化层107末端厚度增加形成附加介质层106；
步骤4，参考2f，沉淀多晶硅并蚀刻多晶硅形成栅极108，使得栅极108的边界位于附加介质层106的斜坡1061上；
步骤5，参考2g，沉积层间介质层109于上述结构的顶面，层间介质层109的材料为例如SiN，SiO2等；
步骤6，参考2h，蚀刻层间介质层109和附加介质层106形成裸露P+离子注入区105和部分N+离子注入区104的源极接触孔109a；
步骤7，参考2i，沉积金属于上述结构的顶面形成源极110，底面形成漏极100。
本实施例中，栅氧化层107的厚度为常规厚度，为20-100nm，例如50nm，斜坡1061的坡度为45°。参考图3，作为对比例，未设置附加介质层，栅氧化层厚度均匀的延伸至N+离子注入区之内(即附加介质层的位置)。对实施例1和对比例进行电场仿真模拟，由图4可见，本发明的结构明显降低了栅极108边缘电场聚集效应带来的高电场峰值。
实施例2
参考图5，一种具有高可靠性栅源的SiC MOSFET功率器件2，与实施例1的差别在于，附加介质层106包括斜坡1061和由斜坡1061至高点向N+离子注入区104内侧延伸的平台1062，栅极108’越过斜坡且末端设于平台1062上。平台1062的厚度即为附加介质层106整体的厚度，通过实施例1中氧化窗口112a的边缘与N+离子注入区104的边缘之间距离的设置以及氧化参数的调控等实现本实施例的结构。平台1062的厚度为栅氧化层107厚度的1.5-100倍，例如6倍可以实现较好的效果。
实施例3
参考图6，一种具有高可靠性栅源的SiC MOSFET功率器件3，与实施例1的差别在于，附加介质层106’不是采用局部氧化工艺形成，而是采用CVD工艺于外延层102表面沉积厚的SiO2层，然后通过蚀刻的方法形成具有一定角度斜坡1061’的附加介质层106’。
上述实施例仅用来进一步说明本发明的一种SiC功率器件及其制造方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (11)
1.一种SiC功率器件，其特征在于：包括由下至上设置的漏极、衬底和外延层，以及设于所述外延层上方的栅极和源极；所述外延层的上部的中间区域设有P-离子注入区，所述P-离子注入区的上部的中间区域设有P+离子注入区和N+离子注入区，且所述N+离子注入区位于所述P+离子注入区的两侧或周围；所述栅极由所述外延层的上方的两侧或周围延伸至末端位于所述N+离子注入区的上方，其中所述栅极位于所述N+离子注入区之外的部分与所述外延层之间设有栅氧化层，位于所述N+离子注入区之内的部分与所述N+离子注入区之间设有附加介质层，且所述附加介质层的厚度大于所述栅氧化层的厚度；所述源极与所述P+离子注入区和部分N+离子注入区接触且延伸至所述栅极上方，所述源极和所述栅极之间设有层间介质层。
2.根据权利要求1所述的SiC功率器件，其特征在于：所述栅氧化层的末端与所述N+离子注入区的边缘相对应，所述附加介质层由所述栅氧化层的末端向所述N+离子注入区内侧延伸，且厚度渐次增大以形成斜坡。
3.根据权利要求2所述的SiC功率器件，其特征在于：所述栅极的末端位于所述斜坡上。
4.根据权利要求2所述的SiC功率器件，其特征在于：所述附加介质层包括所述斜坡和由所述斜坡至高点向所述N+离子注入区内侧延伸的平台，所述栅极的末端位于所述平台上。
5.根据权利要求2所述的SiC功率器件，其特征在于：所述斜坡的坡度为5°～85°。
6.根据权利要求4所述的SiC功率器件，其特征在于：所述平台的厚度是所述栅氧化层厚度的1.5～100倍。
7.根据权利要求1所述的SiC功率器件，其特征在于：所述附加介质层的材料与所述栅氧化层的材料相同。
8.权利要求1～7任一项所述SiC功率器件的制造方法，其特征在于包括以下步骤：
1)于衬底上生长外延层，通过多次离子注入于外延层上形成P-离子注入区、N+离子注入区和P+离子注入区；
2)通过局部氧化工艺或化学气相沉积工艺于N+离子注入区之内形成附加介质层；
3)于N+离子注入区外侧形成栅氧化层；
4)于栅氧化层和附加介质层上形成栅极；
5)于步骤4)形成的结构顶面沉积层间介质层；
6)蚀刻层间介质层和附加介质层形成裸露P+离子注入区和部分N+离子注入区的源极接触孔；
7)分别于步骤6)形成的结构的顶面形成源极，底面形成漏极。
9.根据权利要求8所述的制造方法，其特征在于：步骤2)中，所述局部氧化工艺包括以下步骤：
2.1)沉积厚度为20-50nm的第一氧化层；
2.2)形成掩膜层，蚀刻所述掩膜层形成氧化窗口；
2.3)对所述氧化窗口之内的结构进行局部氧化，形成所述附加介质层；
2.4)去除所述掩膜层和第一氧化层。
10.根据权利要求9所述的制造方法，其特征在于：步骤2.2)中，所述氧化窗口的边缘位于所述N+离子注入区的边缘的内侧，步骤2.3)中，所述附加介质层由所述氧化窗口的边缘至所述N+离子注入区的边缘形成斜坡。
11.根据权利要求8所述的制造方法，其特征在于：步骤2)中，通过化学气相沉积工艺形成所述附加介质层，然后蚀刻所述附加介质层的边缘形成斜坡。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010846108.8A CN112103336B (zh) | 2020-08-19 | 2020-08-19 | 一种SiC功率器件及其制造方法 |
| PCT/CN2021/112087 WO2022037457A1 (zh) | 2020-08-19 | 2021-08-11 | 一种SiC功率器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010846108.8A CN112103336B (zh) | 2020-08-19 | 2020-08-19 | 一种SiC功率器件及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112103336A true CN112103336A (zh) | 2020-12-18 |
| CN112103336B CN112103336B (zh) | 2022-09-09 |
Family
ID=73754102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010846108.8A Active CN112103336B (zh) | 2020-08-19 | 2020-08-19 | 一种SiC功率器件及其制造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN112103336B (zh) |
| WO (1) | WO2022037457A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022037457A1 (zh) * | 2020-08-19 | 2022-02-24 | 厦门市三安集成电路有限公司 | 一种SiC功率器件及其制造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507073B1 (en) * | 1999-12-10 | 2003-01-14 | Nippon Precision Circuits Inc. | MOS semiconductor device with breakdown voltage performance and method for manufacturing the same |
| US6559011B1 (en) * | 2000-10-19 | 2003-05-06 | Muhammed Ayman Shibib | Dual level gate process for hot carrier control in double diffused MOS transistors |
| CN102479713A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | Mosfet制造方法及mosfet |
| US20190006505A1 (en) * | 2017-06-29 | 2019-01-03 | Monolith Semiconductor Inc. | Metal oxide semiconductor (mos) controlled devices and methods of making the same |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002057330A (ja) * | 2000-08-10 | 2002-02-22 | Sanyo Electric Co Ltd | 絶縁ゲート型半導体装置及びその製造方法 |
| US7012005B2 (en) * | 2002-06-25 | 2006-03-14 | Siliconix Incorporated | Self-aligned differential oxidation in trenches by ion implantation |
| CN102779852B (zh) * | 2012-07-18 | 2014-09-10 | 电子科技大学 | 一种具有复合栅介质结构的SiC VDMOS器件 |
| CN112103336B (zh) * | 2020-08-19 | 2022-09-09 | 厦门市三安集成电路有限公司 | 一种SiC功率器件及其制造方法 |
-
2020
- 2020-08-19 CN CN202010846108.8A patent/CN112103336B/zh active Active
-
2021
- 2021-08-11 WO PCT/CN2021/112087 patent/WO2022037457A1/zh active Application Filing
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6507073B1 (en) * | 1999-12-10 | 2003-01-14 | Nippon Precision Circuits Inc. | MOS semiconductor device with breakdown voltage performance and method for manufacturing the same |
| US6559011B1 (en) * | 2000-10-19 | 2003-05-06 | Muhammed Ayman Shibib | Dual level gate process for hot carrier control in double diffused MOS transistors |
| CN102479713A (zh) * | 2010-11-29 | 2012-05-30 | 无锡华润上华半导体有限公司 | Mosfet制造方法及mosfet |
| US20190006505A1 (en) * | 2017-06-29 | 2019-01-03 | Monolith Semiconductor Inc. | Metal oxide semiconductor (mos) controlled devices and methods of making the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022037457A1 (zh) * | 2020-08-19 | 2022-02-24 | 厦门市三安集成电路有限公司 | 一种SiC功率器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112103336B (zh) | 2022-09-09 |
| WO2022037457A1 (zh) | 2022-02-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9559188B2 (en) | Trench gate type semiconductor device and method of producing the same | |
| US5506421A (en) | Power MOSFET in silicon carbide | |
| US7999317B2 (en) | Semiconductor device and manufacturing method thereof | |
| US20090008650A1 (en) | Field-effect transistor and thyristor | |
| JP5102411B2 (ja) | 半導体装置およびその製造方法 | |
| CN111048420B (zh) | 横向双扩散晶体管的制造方法 | |
| WO2011025973A1 (en) | Silicon carbide dual-mesa static induction transistor | |
| US8441036B2 (en) | Semiconductor device and method of manufacturing the same | |
| CN112103336B (zh) | 一种SiC功率器件及其制造方法 | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| US8084813B2 (en) | Short gate high power MOSFET and method of manufacture | |
| CN113363311A (zh) | 一种双沟槽SiC功率MOS器件 | |
| CN116666435A (zh) | 一种线性功率mosfet器件及制备方法 | |
| CN115763233B (zh) | 一种SiC MOSFET的制备方法 | |
| US20220246744A1 (en) | Transistor device and method of manufacturing | |
| Shimbori et al. | A novel 600V lateral RESURF 4H-SiC MESFET with sloped field plate for high power and high frequency applications | |
| CN114664934A (zh) | 一种含有场板的dmos晶体管及其制作方法 | |
| CA3025767A1 (en) | Semiconductor device | |
| CN116613065B (zh) | 一种增强型氮化镓hemt器件及制造方法 | |
| CN212182335U (zh) | 一种新型碳化硅纵向扩散金属氧化物半导体晶体管 | |
| CN117497488B (zh) | 一种集成jfet的mos器件制备方法及mos器件 | |
| US20240234499A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20240097028A1 (en) | Semiconductor device and method of manufacturing the same | |
| US20230163167A1 (en) | Semiconductor device including a trench gate structure | |
| CN117457738A (zh) | 一种降低表面温度的ldmos结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230320 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Patentee after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000 Patentee before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |