CN112098803A - 一种测试装置、系统及方法 - Google Patents

Abstract

本申请公开了一种测试装置、系统及方法，该测试装置包括：测试电路、供电电路、检测电路与处理电路，测试电路连接待测芯片与检测电路，处理电路连接检测电路，供电电路分别连接测试电路、检测电路和处理电路；处理电路控制供电电路经测试电路向待测芯片输出第一电压，测试电路对待测芯片在第一电压下进行系统测试；处理电路控制供电电路经检测电路向待测芯片输出第二电压以替换第一电压，测试电路对待测芯片在第二电压下进行系统测试，待测芯片在第二电压下进行电压拉偏极限测试，检测电路检测待测芯片的电气信号状态。本申请通过使用第二电压替换第一电压，实现在工作状态下的电压热替换，并便于对待测芯片进行系统测试的同时进行拉偏极限测试。

Description

一种测试装置、系统及方法

技术领域

本申请涉及芯片测试领域，特别是涉及一种测试装置、系统及方法。

背景技术

现有技术中使用测试装置对待测芯片测试，在进行多种测试时，需要切换不同的测试电压，通常需要对测试芯片进行断电再通电的处理，测试效率低。同时通常使用单一供电电路对测试装置整体进行供电，且未设置检测电路监测测试装置的工作状态。当测试芯片出现短路导致供电出现问题时，无法及时监测到出现故障的元件，进而导致测试装置损坏。

发明内容

本申请至少提供一种测试装置、系统及方法。

本申请第一方面提供了一种测试装置，用于承载待测芯片并对待测芯片进行测试，该测试装置包括：

测试电路，用于连接待测芯片，用于对待测芯片进行系统测试；

检测电路，连接测试电路，用于检测待测芯片的电气信号状态；

处理电路，连接检测电路；

供电电路，分别连接测试电路、检测电路和处理电路，并连接电源以用于供电；

其中，处理电路用于控制供电电路经测试电路向待测芯片输出第一电压，以使得测试电路对待测芯片在第一电压下进行系统测试；处理电路还用于控制供电电路经检测电路向待测芯片输出第二电压以替换第一电压，以使得测试电路对待测芯片在第二电压下进行系统测试，且使得待测芯片在第二电压下进行电压拉偏极限测试，并通过检测电路检测待测芯片进行拉偏极限测试时的电气信号状态。

可选地，电气信号包括检测电流信号和检测电压信号，检测电路包括：

电源芯片，分别连接供电电路与处理电路，用于将供电电路的供电电压转换成输出电压，并输出至待测芯片；

采样电阻，连接于电源芯片和测试电路之间；

电气检测模块，分别连接采样电阻的两端，用于检测采样电阻的电压，得到检测电压；

AD转换芯片，与采样电阻的一端连接，用于检测采样电阻的电流，得到检测电流，并用于将检测电流进行AD转换成检测电流信号；

AD转换芯片进一步与电气检测模块的一端连接，用于将检测电压进行AD转换成检测电压信号；

AD转换芯片进一步与处理电路连接，用于将检测电压信号和检测电流信号传输至处理电路。

可选地，电源芯片设有电位器，用于在处理电路的控制下调节电源芯片的输出电压。

可选地，处理电路预先设置有电流阈值范围，处理电路用于将检测电流信号与电流阈值范围进行比较；处理电路响应于检测电流信号超出电流阈值范围，进而控制供电电路停止向电源芯片输出供电电压。

可选地，处理电路预先设置有电压阈值范围，检测电流位于电流阈值范围内，处理电路响应于检测电流信号位于电流阈值范围内，进而调节电源芯片的电位器，以控制电源芯片的输出电压；

若控制电源芯片的输出电压位于电压阈值范围内并输出为多个不同电压，处理电路用于通过AD转换芯片实时检测在多个不同电压下的检测电流；或者，

若控制经电源芯片输出电压为第二电压，则待测芯片进行电压拉偏极限测试，处理电路用于通过AD转换芯片实时检测在第二电压下的检测电流，第二电压大于或等于电压阈值范围内的最大电压，或者第二电压小于或等于电压阈值范围内的最小电压。

可选地，电源芯片预先设置有阈值电流和截止电压，处理电路预先设置有测试时间；

检测电流大于阈值电流，电源芯片的输出电压为截止电压，处理电路在测试时间内接收到检测电压信号为截止电压对应的检测电压信号，则关闭电源芯片。

可选地，供电电路进一步包括开关，开关分别与测试电路和处理电路连接；

处理电路用于在测试时间内接收到检测电压信号为截止电压对应的检测电压信号，关闭开关，供电电路停止输出供电电压至测试电路。

可选地，供电电路包括第一稳压器和第二稳压器，第一稳压器连接电源，用于将高压直流电转化为第一阈值电压，第二稳压器分别连接第一稳压器、电源芯片以及处理电路，用于将第一阈值电压转化为第二阈值电压，以向电源芯片以及处理电路供电。

本申请第二方面提供了一种测试系统，包括如上述的测试装置以及主机，主机与处理电路通过串口连接，主机通过处理电路向待测芯片发送测试指令，待测芯片根据测试指令进行测试。

本申请第三方面提供了一种测试方法，包括：

通过处理电路接收主机的上电指令；

通过检测电路对待测芯片进行短路测试；

若没有检测到短路，则通过供电电路对测试电路供电，并通过处理电路向测试电路发送测试指令；

通过供电电路经测试电路向待测芯片输出第一电压，测试电路响应于测试指令对待测芯片在第一电压下进行系统测试；

通过处理电路控制供电电路经检测电路向待测芯片输出第二电压以替换第一电压，以使得测试电路对待测芯片在第二电压下进行系统测试，且使得待测芯片在第二电压下进行电压拉偏极限测试；

通过检测电路检测待测芯片进行拉偏极限测试时的电气信号状态。

本申请的有益效果是：区别于现有技术，本申请通过使用第二电压替换第一电压的方式，实现在工作状态下的电压热替换，便于对待测芯片进行系统测试的同时对待测芯片进行拉偏极限测试，并能够获取待测芯片的最大承受电压与最小工作电压。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本申请。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请测试装置一实施例的结构示意图；

图2是本申请测试装置又一实施例的结构示意图；

图3是本申请测试装置再一实施例的结构示意图；

图4是本申请测试系统一实施例的结构示意图；

图5是本申请测试方法一实施例的流程示意图。

具体实施方式

为使本领域的技术人员更好地理解本申请的技术方案，下面结合附图和具体实施方式对本申请所提供的测试装置、系统及方法做进一步详细描述。可以理解的是，所描述的实施例仅仅是本申请一部分实施例，而不是全部实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性的劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

本申请中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

请参阅图1，图1是本申请测试装置一实施例的结构示意图。如图1所示，测试装置1包括测试电路10，供电电路20、检测电路31以及处理电路40，测试电路10连接待测芯片11，用于对待测芯片11进行系统测试。

本实施例的测试装置1可以呈板状设置，例如是用于安装在测试机上的测试板。测试板可以以可拆卸的方式安装在自动测试机上。测试板可以用于承载待测芯片11，并对待测芯片11进行系统测试。换句话说，测试板能够对待测芯片11模拟在实际终端上的运行过程，进而检测待测芯片11是否存在缺陷，进而可以将缺陷信息进行记录。待测芯片11以DRAM芯片为例，测试板安装在自动测试机上对待测芯片11进行系统测试时，能够检测待测芯片11是否存在存储地址损坏或者报错的问题，进而记录该出现问题的存储地址，以上传到服务器或者记录在待测芯片11上。那么待测芯片11使用在实际终端时，实际终端可以获取出现问题的存储地址，进而可以不调用该出现问题的存储地址，如此就可以使得待测芯片11能够良好地运行在实际终端上。

此外，测试装置1的测试电路10上可以具有与待测芯片11相适应的CPU。也就是，测试电路10可以根据相应的测试厂家、应用终端进行调整或者更换，以能够模拟最终实际终端的运行环境。当然，测试电路10还可以包括存储器，如ROM等，以配合CPU对待测芯片11进行测试。以华为为例，对装有麒麟CPU的华为手机的DRAM芯片进行测试，测试装置1的测试电路10上的COU就可以更换为相应的麒麟CPU，使得测试结果更准确，兼容性更好。处理电路40可以接收测试电路10上的CPU的指令、信号或者数据，可以用于测试电路10对待测芯片11的测试结果进行记录、转发，或者向测试电路10的CPU下发测试指令等。此时测试的DRAM芯片可为配合CPU进行测试的RAM(易失存储器)，具体为SDRAM或DDRAM中的一种。

另一方面，待测芯片11本身可集成CPU，配合测试电路10上的存储器进行测试，如RAM或ROM等。处理电路40可以接收待测芯片11上的CPU的指令、信号或者数据，可以用于测试电路10对待测芯片11的测试结果进行记录、转发，或者向待测芯片11的CPU下发测试指令等。

测试装置1对待测芯片11进行系统测试，不仅可以测试待测芯片11是否存在逻辑问题，还可以测试待测芯片11与相适配的测试电路10的兼容性，相对于传统的物理逻辑测试，能够进一步测试待测芯片11与实际终端具有更好的兼容性，而且成本较低，可以扩展性和调整性强，能够快捷地适配不同产品和不同厂商，满足不同客户的需求。

供电电路20分别连接测试电路10、检测电路31和处理电路40，向测试电路10、检测电路31和处理电路40输出供电电压，以向测试电路10、检测电路31和处理电路40供电。

检测电路31连接测试电路10与处理电路40，用于检测待测芯片11的电气信号状态，并将待测芯片11的电气信号状态输出至处理电路40。

为实现测试装置1对待测芯片11系统测试的功能，测试装置1的测试电路10内部设置有电压源，用作对待测芯片11的测试电压源。测试电路10对待测芯片11输出第一电压作为待测芯片11的测试电压，以使得测试电路10对待测芯片11在第一电压下进行系统测试。

其中，待测芯片11在进行系统测试之前，需要进行筛选，以保证进行系统测试的待测芯片11均为正常工作的测试芯片，防止坏片的待测芯片11短路使得测试装置1发生损坏。具体地，处理电路40控制检测电路31工作，以使供电电路20通过检测电路31向待测芯片11输出短路检测电压；若待测芯片11正常工作时，处理电路40控制供电电路20向测试电路10输出供电电压，以使得测试电路10对待测芯片11输出第一电压，同时控制检测电路31关闭；若待测芯片11异常工作，即发生短路时，处理电路40直接控制检测电路31关闭。

为了对待测芯片11进行电压拉偏极限测试，处理电路40还控制供电电路20向待测芯片11输出第二电压，并逐渐增大第二电压。当第二电压增大至大于第一电压时，第二电压替换第一电压成为测试电路10的供电电源，以使得测试电路10对待测芯片11在第二电压下进行系统测试，且使得待测芯片11在第二电压下进行电压拉偏极限测试，并通过检测电路31检测待测芯片11进行拉偏极限测试时的电气信号状态。

结合图1，进一步参阅图2，图2是本申请测试装置又一实施例的结构示意图。如图2所示，供电电路20包括开关21、第一稳压器22和第二稳压器23。第一稳压器22分别连接开关21和第二稳压器23，供电电路20分别通过开关21和第二稳压器23与测试电路10、处理电路40和检测电路31连接。

检测电路31包括电源芯片311、采样电阻312、电气检测模块313、AD转换芯片314、运算放大器315和低通滤波器316。电源芯片311设置有电位器3111，用于调节电源芯片311的输出电压。可选地，电位器3111可为可调电阻。可选地，低通滤波器316可为RC低频滤波器。可选地，运算放大器315的放大倍数可为50倍。

电源芯片311通过第二稳压器23与供电电路20连接，并且与处理电路40连接。电源芯片311用于将供电电路20的供电电压转换成输出电压，并输出至待测芯片11。电源芯片311用于进行电压转换，可以为电压转换芯片，例如LT3045芯片。

检测电路31检测待测芯片11进行拉偏极限测试时的电气信号包括检测电流信号和检测电压信号。

采样电阻312连接于电源芯片311和测试电路10之间。电气检测模块313分别连接采样电阻312的两端，检测采样电阻312两端的压降，以得到检测电压。可选地，电气检测模块313可根据采样电阻312的阻值与检测电压以获取检测电流。

AD转换芯片314通过运算放大器315和低通滤波器316与采样电阻312的一端连接，检测采样电阻312的电流，得到检测电流，将检测电流进行AD转换成检测电流信号；AD转换芯片314通过低通滤波器316与电气检测模块313的一端连接，将检测电压进行AD转换成检测电压信号；AD转换芯片314进一步与处理电路40连接，将检测电压信号和检测电流信号传输至处理电路40。

第一稳压器22用于将高压直流电转化为第一阈值电压。可选地，高压直流电为12V，第一阈值电压为4.4V。第二稳压器23用于将第一阈值电压进一步转换为第二阈值电压，以使输出电压能满足电源芯片311以及处理电路40的工作电压需求。可选地，第二阈值电压为3.3V。电源芯片311进一步将第二稳压器23的第二阈值电压转换为满足待测芯片11工作电压要求的输出电压。

处理电路40预先设置有电流阈值范围，处理电路40将检测电流信号与电流阈值范围进行比较。

为了更好地对待测芯片11进行筛选，需要检测待测芯片11是否发生短路。处理电路40控制供电电路20经检测电路31向待测芯片11输出短路检测电压，此时处理电路40经检测电路31检测到待测芯片11的检测电流信号，将检测电流信号与电流阈值范围进行比较；若检测电流信号位于电流阈值范围，则说明待测芯片11正常工作，处理电路40控制电源芯片311关闭，同时控制开关21打开，以使供电电路20向测试电路10输出供电电压，测试电路10通过电压源向待测芯片11输出测试电压，以使测试电路10对待测芯片11在第一电压下进行系统测试；若检测电流信号超出电流阈值范围，则说明待测芯片11异常工作，即待测芯片11发生短路，处理电路40控制电源芯片311关闭，以使供电电路20停止向待测芯片11输出短路检测电压。

处理电路40预先设置有电压阈值范围，检测电流位于电流阈值范围内，处理电路40控制电源芯片311打开，实现第二电压替换第一电压，以使测试电路10对待测芯片11在第二电压下进行系统测试，处理电路40将检测电压信号与电压阈值范围进行比较。处理电路40响应于检测电流信号位于电流阈值范围内，进而调节电源芯片311的电位器3111，以控制电源芯片311的输出电压。

当第二电压替换第一电压，且待测芯片11进行拉偏极限测试时，处理电路40调节电位器3111，以使电源芯片311的输出电压在电压阈值范围不断改变，进而使电源芯片311输出为多个不同电压，处理电路40通过AD转换芯片314实时检测在多个不同电压下的检测电流，以实时对不同电压下的待测芯片11的工作状态与工作电流进行检测。其中，第二电压大于或等于电压阈值范围内的最大电压，或者第二电压小于或等于电压阈值范围内的最小电压。

处理电路40响应于检测电流信号超出电流阈值范围，处理电路40控制开关21关闭，进而控制供电电路20停止输出供电电压至测试电路10，同时控制电源芯片311关闭。

进一步地，处理电路40调节电源芯片311的电位器3111，以使电源芯片311的输出电压超出待测芯片11的工作电压范围，以获取待测芯片11的最大承受电压与最小工作电压。

其中，处理电路40预先设置的电流阈值范围和电压阈值范围与待测芯片11的标准工作电流范围和标准工作电压范围相等。

电源芯片311预先设置有阈值电流和截止电压，处理电路40预先设置有测试时间。可选地，阈值电流可为100mA。其中，阈值电流与待测芯片11的工作电流相关，且大于待测芯片11的最大工作电流。可选地，截止电压可为0.2V。可选地，测试时间可为150ms。

待测芯片11发生短路时，检测电流大于阈值电流时，电源芯片311根据本身的管脚功能，将输出电压降低至截止电压，即输出电压为截止电压，此时流经采样电阻312的电流为零。截止电压经AD转换芯片314转换成检测电压信号，处理电路40在测试时间内接收到检测电压信号为截止电压对应的检测电压信号，即检测到检测电压与检测电流异常，控制电源芯片311的使能脚，关闭电源芯片311。同时处理电路40关闭开关21，以使供电电路20停止输出供电电压至测试电路10。

结合图1-2，进一步参阅图3，图3是本申请测试装置再一实施例的结构示意图。区别于上述实施例，本实施例测试装置1进一步包括第一PMOS管37、第二PMOS管50、第一检测电路32以及第二检测电路33。

第一PMOS管37设置于采样电阻312与测试电路10之间，用于电源隔离以及防止电流倒灌，进而防止待测芯片11短路导致检测电路31烧坏的问题。

第二PMOS管50设置于供电电路20与测试电路10之间，用于电源隔离以及防止电流倒灌，进而防止待测芯片11短路导致供电电路20烧坏的问题。

本实施例以DRAM芯片为例，DRAM芯片包括三个测试电压，分别为VDD1、VDD2以及VDDQ，以实现对DRAM芯片三个功能的测试。因此需要对应设置三个检测电路对DRAM芯片在三个测试电压下的工作状态以及在待机状态下的电流进行检测，本实施例检测电路31、第一检测电路32与第二检测电路33组成总检测电路30。在未进行电压热替换之前，测试电路10的电压源中的三个子电压源VDD1、VDD2以及VDDQ分别对DRAM芯片进行测试；在进行电压热替换后，供电电路20分别通过检测电路31、第一检测电路32与第二检测电路33对待测芯片11进行供电，分别替换子电压源VDD1、VDD2以及VDDQ；同时处理电路40通过检测电路31、第一检测电路32与第二检测电路33对待测芯片11的工作状态进行检测。

第一检测电路32与第二检测电路33的结构与检测电路31相同，具体地，第一检测电路32包括第一电源芯片321、第一采样电阻322、第一电气检测模块323、第一AD转换芯片324、第一运算放大器325、第一低通滤波器326和第三PMOS管327，第一电源芯片321设置有第一电位器3211；第二检测电路33包括第二电源芯片331、第二采样电阻332、第二电气检测模块333、第二AD转换芯片334、第二运算放大器335、第二低通滤波器336和第四PMOS管337，第二电源芯片331设置有第二电位器3311。

本实施例通过检测电路31、第一检测电路32以及第二检测电路33对待测芯片11的三个功能进行检测，处理电路40分别调节检测电路31的电位器3111、第一检测电路32的电位器3211以及第二检测电路33的电位器3311，以使检测电路31、第一检测电路32以及第二检测电路33的输出电压分别位于待测芯片11的第一电压范围、第二电压范围以及第三电压范围内。

DRAM芯片的VDD1的范围为1.70V-1.95V，VDD2的范围为1.06V-1.17V，VDDQ的范围为1.06V-1.17V，即检测电路31、第一检测电路32与第二检测电路33的电压调控范围分别为1.70V-1.95V、1.06V-1.17V以及1.06V-1.17V，待测芯片11的极限电压为1.06V与1.95V。

DRAM芯片的IDD1的范围为2mA-3mA，IDD2的范围为2.3mA-5mA，IDDQ的范围为0.04mA-0.08mA。由于随着待测芯片11的坏块的增加，待测芯片11在待机状态下的电流会随之增加，因此能够通过比较待测芯片11在待机状态下的电流，以对待测芯片11进行分级，待测芯片11在待机状态下的电流越小，则待测芯片11的越优良。

处理电路40可以包括微处理器(MCU)，还可以包括与微处理器相适配的FLASH存储器以及ROM存储器等，以对测试电路10、供电电路20以及检测电路31的相关数据进行存储等，能够保证测试过程的正常进行。

本申请还提供一种测试系统4，请参阅图4，图4是本申请测试系统一实施例的结构示意图。测试系统4包括测试装置41和主机42，该测试装置41为上述实施例所揭示的测试装置1，在此不再赘述。

主机42与处理电路40通过串口连接，主机42通过处理电路40向待测芯片11发送测试指令，待测芯片11根据测试指令进行测试。可选地，串口包括USB串口和网络串口中的至少一种。

具体地，主机42通过串口向处理电路40发送指令，处理电路40接收指令并进行校验。当校验指令不完整时，处理电路40向主机42上报指令错误；当校验指令完整时，处理电路40进一步判断指令的类型，执行相应的操作。可选地，指令的类型具体包括读取设备信息、升级设备、设置待测芯片11信息以及测试命令中的至少一项。其中，测试命令可包括待测芯片11测试和测试电路10的上下电测试中的至少一项。

本申请还提供一种测试方法，参阅图5，图5是本申请测试方法一实施例的流程示意图，具体测试步骤如图5所示。

S11：通过处理电路接收主机的上电指令；

S12：通过检测电路对待测芯片进行短路测试；

S13：若没有检测到短路，则通过供电电路对测试电路供电，并通过处理电路向测试电路发送测试指令；

主机42通过串口与处理电路40连接，处理电路40与测试电路10通过串口连接，主机42通过处理电路40向测试电路10发送测试指令。

S14：通过供电电路经测试电路向待测芯片输出第一电压，测试电路响应于测试指令对待测芯片在第一电压下进行系统测试；

S15：通过处理电路控制供电电路经检测电路向待测芯片输出第二电压以替换第一电压，以使得测试电路对待测芯片在第二电压下进行系统测试，且使得待测芯片在第二电压下进行电压拉偏极限测试；

S16：通过检测电路检测待测芯片进行拉偏极限测试时的电气信号状态。

其中，电气信号包括检测电流信号与检测电压信号。

处理电路40比较检测电流信号与电流阈值范围，当检测电流信号超过电流阈值范围，处理电路40判断电路异常，控制供电电路20停止工作，并上报主机42。

当检测电流信号位于电流阈值范围，处理电路40比较检测电压信号与电压阈值范围。当检测电压信号超过电压阈值范围，处理电路40调节电位器3111，以使电源芯片311的输出电压位于电压阈值范围内。

当电源芯片311的输出电压经处理电路40调节至电压阈值范围内，若此时检测电流信号在电流阈值范围外，处理电路40判断电路异常，控制供电电路20停止工作，并上报主机42。

本申请通过使用第二电压替换第一电压的方式，实现在工作状态下的电压热替换；同时对待测芯片11进行拉偏极限测试，能够获取待测芯片11的最大承受电压与最小工作电压，利用检测电路31对待测芯片11的工作状态进行实时检测与调控。同时，处理电路40通过调节电位器3111能够使电源芯片311的输出电压分别位于待测芯片11的第一电压范围、第二电压范围以及第三电压范围内以不同的工作电压进行测试。此外通过获取待测芯片11在待机状态下的电流，能够实现对待测芯片11的分级。此外，在待测芯片11发生短路时，处理电路40控制供电电路20停止输出供电电压至测试电路10，能够实现自动过流保护，防止待测芯片11短路导致供电电路20供电异常，进而损坏测试装置1。

以上仅为本申请的实施例，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种测试装置，其特征在于，用于承载待测芯片并对所述待测芯片进行测试，包括：

测试电路，用于连接所述待测芯片，用于对所述待测芯片进行系统测试；

检测电路，连接所述测试电路，用于检测所述待测芯片的电气信号；

处理电路，连接所述检测电路；

供电电路，分别连接所述测试电路、所述检测电路和所述处理电路，并连接电源以用于供电；

其中，所述处理电路用于控制所述供电电路经所述测试电路向所述待测芯片输出第一电压，以使得所述测试电路对所述待测芯片在所述第一电压下进行所述系统测试；所述处理电路还用于控制所述供电电路经所述检测电路向所述待测芯片输出第二电压以替换所述第一电压，以使得所述测试电路对所述待测芯片在所述第二电压下进行所述系统测试，且使得所述待测芯片在所述第二电压下进行电压拉偏极限测试，并通过所述检测电路检测所述待测芯片进行所述拉偏极限测试时的电气信号。

2.根据权利要求1所述的测试装置，其特征在于，所述电气信号包括检测电流信号和检测电压信号，所述检测电路包括：

电源芯片，分别连接所述供电电路与所述处理电路，用于将所述供电电路的供电电压转换成输出电压，并输出至所述待测芯片；

采样电阻，连接于所述电源芯片和所述测试电路之间；

电气检测模块，分别连接所述采样电阻的两端，用于检测所述采样电阻的电压，得到检测电压；

AD转换芯片，与所述采样电阻的一端连接，用于检测所述采样电阻的电流，得到检测电流，并用于将所述检测电流进行AD转换成所述检测电流信号；

所述AD转换芯片进一步与所述电气检测模块的一端连接，用于将所述检测电压进行AD转换成所述检测电压信号；

所述AD转换芯片进一步与所述处理电路连接，用于将所述检测电压信号和所述检测电流信号传输至所述处理电路。

3.根据权利要求2所述的测试装置，其特征在于，所述电源芯片设有电位器，用于在所述处理电路的控制下调节所述电源芯片的输出电压。

4.根据权利要求3所述的测试装置，其特征在于，所述处理电路预先设置有电流阈值范围，所述处理电路用于将所述检测电流信号与所述电流阈值范围进行比较；所述处理电路响应于所述检测电流信号超出所述电流阈值范围，进而控制所述供电电路停止向所述电源芯片输出供电电压。

5.根据权利要求4所述的测试装置，其特征在于，所述处理电路预先设置有电压阈值范围，所述处理电路响应于所述检测电流信号位于所述电流阈值范围内，进而调节所述电源芯片的电位器，以控制所述电源芯片的输出电压；

若控制所述电源芯片的输出电压位于所述电压阈值范围内并输出为多个不同电压，所述处理电路用于通过所述AD转换芯片实时检测在所述多个不同电压下的所述检测电流；或者，

若控制经所述电源芯片的输出电压为所述第二电压，则所述待测芯片进行所述电压拉偏极限测试，所述处理电路用于通过所述AD转换芯片实时检测在所述第二电压下的所述检测电流，所述第二电压大于或等于所述电压阈值范围内的最大电压，或者所述第二电压小于或等于所述电压阈值范围内的最小电压。

6.根据权利要求5所述的测试装置，其特征在于，所述电源芯片预先设置有阈值电流和截止电压，所述处理电路预先设置有测试时间；

所述检测电流大于所述阈值电流，所述电源芯片的输出电压为所述截止电压，所述处理电路在所述测试时间内接收到所述检测电压信号为所述截止电压对应的检测电压信号，则关闭所述电源芯片。

7.根据权利要求6所述的测试装置，其特征在于，所述供电电路进一步包括开关，所述开关分别与所述测试电路和所述处理电路连接；

所述处理电路用于在所述测试时间内接收到所述检测电压信号为所述截止电压对应的检测电压信号，关闭所述开关，所述供电电路停止输出供电电压至所述测试电路。

8.根据权利要求7所述的测试装置，其特征在于，所述供电电路包括第一稳压器和第二稳压器，所述第一稳压器连接所述电源，用于将高压直流电转化为第一阈值电压，所述第二稳压器分别连接所述第一稳压器、所述电源芯片以及所述处理电路，用于将第一阈值电压转化为第二阈值电压，以向所述电源芯片以及所述处理电路供电。

9.一种测试系统，其特征在于，所述测试系统包括如权利要求1-8任一项所述的测试装置以及主机，所述主机与所述处理电路通过串口连接，所述主机通过所述处理电路向所述待测芯片发送测试指令，所述待测芯片根据所述测试指令进行测试。

10.一种测试装置的测试方法，其特征在于，包括：

通过处理电路接收主机的上电指令；

通过检测电路对待测芯片进行短路检测；

若没有检测到短路，则通过供电电路对测试电路供电，并通过处理电路向所述测试电路发送测试指令；

通过所述供电电路经所述测试电路向所述待测芯片输出第一电压，所述测试电路响应于所述测试指令对所述待测芯片在所述第一电压下进行系统测试；

通过所述处理电路控制所述供电电路经所述检测电路向所述待测芯片输出第二电压以替换所述第一电压，以使得所述测试电路对所述待测芯片在所述第二电压下进行所述系统测试，且使得所述待测芯片在所述第二电压下进行所述电压拉偏极限测试；

通过所述检测电路检测所述待测芯片进行所述拉偏极限测试时的电气信号状态。

Images