CN112086430A - 具有扩展电介质层的沟槽电容器 - Google Patents

具有扩展电介质层的沟槽电容器 Download PDF

Info

Publication number
CN112086430A
CN112086430A CN202010209913.XA CN202010209913A CN112086430A CN 112086430 A CN112086430 A CN 112086430A CN 202010209913 A CN202010209913 A CN 202010209913A CN 112086430 A CN112086430 A CN 112086430A
Authority
CN
China
Prior art keywords
conductive
layer
dielectric layer
capacitor
ild
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010209913.XA
Other languages
English (en)
Inventor
N·哈拉蒂普
C-C·林
S－C·常
I·A·扬
U·E·阿维奇
J·T·卡瓦列罗斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN112086430A publication Critical patent/CN112086430A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/085—Vapour deposited
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/33—Thin- or thick-film capacitors 
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5223—Capacitor integral with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1205—Capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了一种改进的沟槽电容器结构，其允许形成较窄的电容器。示例性电容器结构包括在穿过电介质层的厚度的开口的侧壁上的第一导电层、在第一导电层上的电容器电介质层、在电容器电介质层上的第二导电层、以及在第二导电层上的导电填充材料。电容器电介质层在开口上方并沿着电介质层的顶表面横向延伸，并且导电填充材料填充开口的剩余部分。

Description

具有扩展电介质层的沟槽电容器
背景技术
随着电子器件继续变得越来越小和越来越复杂，提供更小和更鲁棒的能量存储部件的需求也同样增长。沟槽电容器由于其相对较小的覆盖面积以及与标准CMOS处理的集成相对容易而被广泛使用。由电介质层分隔开的导电层在沟槽内被图案化以形成电容器板或电极。当制造这样的器件以保持高电容且同时避免电容器板之间的短路时，尤其是随着不断缩小，存在许多挑战。
附图说明
随着以下详细描述的进行并参考附图，所要求保护的主题的实施例的特征和优点将变得显而易见，在附图中：
图1示出了根据本公开的一些实施例的包括沟槽电容器的集成电路结构的截面图。
图2示出了根据本公开的一些实施例的包含一个或多个半导体管芯的芯片封装的截面图。
图3-12示出了根据本公开的一些实施例的用于包括图1的沟槽电容器的集成电路结构的制造过程中的不同阶段的截面图。
图13是根据本公开的实施例的用于沟槽电容器的制造过程的流程图。
图14示出了可以包括本公开的一个或多个实施例的示例性电子设备
尽管下面的详细描述将参考说明性实施例进行，但是根据本公开，其许多替代，修改和变化将是显而易见的。如将进一步理解的，附图不一定按比例绘制或意图将本公开限制为所示的特定配置。例如，虽然一些图一般性地示出了完美的直线，直角和光滑的表面，但是集成电路结构的实际实施方式可能具有不太完美的直线、直角，并且鉴于所使用的处理设备和技术的实际限制，一些特征可能具有表面拓扑结构或其他的不平滑。
具体实施方式
公开了一种沟槽电容器设计。该设计特别适合于形成宽度非常窄的沟槽电容器，该沟槽电容器使小衬底覆盖面积上的电容最大化。示例性实施例包括电容器电介质层，该电容器电介质层延伸出沟槽以外并且沿着包括沟槽电容器的层间电介质(ILD)层的顶表面延伸或以其他方式在层间电介质(ILD)层的顶表面上方延伸。电容器电介质层甚至在沿着该电介质层的表面和/或在沟槽的上角(upper corner)处也充当两个电容器板或电极之间的绝缘阻挡层。在一些这样的情况下，下电容器电极完全在沟槽内并且在ILD层的上表面下方，并且电容器电介质层以及可能的上电容器电极在ILD层的上表面上方延伸。在任何这样的情况下，电容器电介质层的在ILD层的表面上方延伸的部分有效地提供了允许具有更宽宽度的顶部接触部的益处，这是因为电容器电介质层保护底部电极免于接触顶部接触部并使电容器短路。因此，电容器设计不再受被制造成接触每个电容器板或电极的接触部的尺寸(例如，宽度)的限制。许多配置和实施例将是显而易见的。
使用诸如电子显微镜等工具可以检测本文提供的技术和结构的用途，工具包括扫描/透射电子显微镜(SEM/TEM)、扫描透射电子显微镜(STEM)、纳米束电子衍射(NBD或NBED)和反射电子显微镜(REM)；组成映射；x射线晶体学或衍射(XRD)；能量色散x射线光谱(EDX)；二次离子质谱(SIMS)；飞行时间SIMS(ToF-SIMS)；原子探针成像或层析成像；局部电极原子探针(LEAP)技术；三维层析成像；或高分辨率的物理或化学分析，这仅举了几个合适的示例性分析工具。特别地，在一些示例性实施例中，这些工具可以指示电容器电介质层的存在，其中该电容器电介质层如本文中以各种方式描述的那样延伸出沟槽以外并且沿着包括沟槽电容器的层间电介质(ILD)层的顶表面延伸或以其他方式在层间电介质(ILD)层的顶表面上方延伸。根据本公开，许多配置和变化将是显而易见的。
概述
如上所述，沟槽电容器通常包括导电层，该导电层在沟槽内被图案化并由电介质层分隔开以形成电容器电极。随着不断缩小而发生的问题是，坐落在上电极上的接触部有时会与下电极短路，从而使电容器短路。减轻这种短路的一种可能的解决方案是使沟槽电容器的底部电极凹陷，从而增加下电极与接触部的距离。令人遗憾的是，蚀刻的不均匀性会在给定晶片的沟槽电容器上引起不同的凹槽长度(深度)。这进而引起晶片上的电容的可变性。这种可变性可能在所有应用中都是不可接受的。
因此，本文提供了技术和沟槽电容器设计，以帮助消除或减少可能会限制电容器尺寸的问题。在示例性实施例中，提供了一种制造方法，该制造方法使用附加的化学机械抛光(CMP)工艺以及牺牲材料来在沟槽内部和外部形成独特的层结构。示例性电容器结构包括例如在穿过电介质层(例如，以及ILD层)的厚度的开口的侧壁上的第一导电层、在第一导电层上的电容器电介质层、在电容器电介质层上的第二导电层、以及在第二导电层上的导电填充材料。电容器电介质层在开口上方延伸并且位于ILD或其他电介质层的顶表面上，并且导电填充材料填充开口的剩余部分。在一些配置中，第二导电层在开口上方延伸等于电容器电介质层的厚度的距离，使得第二导电层的顶表面与电容器电介质层的顶表面共面。导电填充材料也可以与第二导电层的顶表面和电容器电介质层的顶表面共面。在一些这样的示例性情况下，接触部坐落在导电填充材料和第二导电层中的至少一个上，并且可以进一步坐落在电容器电介质层的顶表面上。
可以以对理解所要求保护的主题最有帮助的方式将各个操作描述为依次进行的多个分立动作或操作。然而，描述的顺序不应解释为暗示这些操作必然与顺序相关。特别是，这些操作可以不按照所呈现的顺序执行。可以以与所描述的实施例不同的顺序来执行所描述的操作。在附加实施例中，可以执行各种附加操作，和/或可以省略所描述的操作。
说明书使用了短语“在一个实施例中”或“在实施例中”，其均可以指代相同或不同实施例中的一个或多个。此外，关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。当用于描述尺寸范围时，短语“在X和Y之间”表示包括X和Y在内的范围。
应该容易理解，本公开中的“在……上方”和“在……之上”的含义应当以最广义的方式来解释，使得“在……上方”和“在……之上”不仅表示“直接在某物上”，而且还包括其间具有中间特征或中间层的在某物之上这一含义。另外，本公开中的“在......上”的含义应当解释为直接在某物上(即，在它们之间没有中间特征或中间层)。
此外，为了便于描述，本文中可以使用诸如“在......下方”、“在......下面”、“下”、“在......上方”、“上”等空间相对术语，以描述一个元件或特征与如图中所示的其他一个(多个)元件或特征的关系。除了在图中示出的取向之外，空间相对术语还意图涵盖设备在使用或操作时的不同取向。设备可以以其他方式定向(旋转90度或处于其他取向)，并且本文使用的空间相对描述语可以同样地被相应地解释。
如本文所使用的，术语“衬底”是指其上添加了后续材料层的材料。衬底本身可以被图案化。添加到衬底顶部上的材料可以被图案化或可以保持不被图案化。此外，衬底可以包括各种半导体材料，例如硅，锗，砷化镓，磷化铟等。可替代地，衬底可以由非导电材料制成，例如玻璃，塑料，或蓝宝石晶片。在其他实施例中，衬底可以包括多个层，例如基础层(例如，体硅晶片)、单晶顶层(例如，单晶硅)、以及在基础层和顶层之间的掩埋绝缘体层(例如，二氧化硅)。如将会理解的，任何数量的衬底配置可以与本文提供的技术一起使用。
如本文所使用的，术语“层”是指包括具有厚度的区域的材料部分。单层是由给定材料的原子的单层构成的层。层可以在整个下方结构或上方结构之上延伸，或者可以具有小于下方结构或上方结构的范围的范围。此外，层可以是均匀或不均匀的连续结构的区域，该层的厚度小于连续结构的厚度。例如，层可以位于在连续结构的顶表面和底表面之间或在连续结构的顶表面和底表面处的任何一对水平平面之间。层可以水平，垂直和/或沿着锥形表面延伸。层可以与给定的表面(无论是平坦的还是弯曲的)共形，并且在整个层上具有相对均匀的厚度。衬底可以是一层，衬底可以在其中包括一个或多个层，和/或衬底可以在其上，上方和/或下方具有一个或多个层。
沟槽电容器架构
图1示出了根据实施例的包括沟槽电容器的集成电路结构100的截面图。如可以看出的，电容器可以形成在衬底上方的层间电介质(ILD)层的堆叠体内。这样的ILD层还可以包括互连(例如，导电过孔和线)和/或任何其他图案化的结构。给定的电容器可以在一个ILD层内，或在多个连续或堆叠的ILD层内。在后一种情况下，请注意，最上面的ILD层将具有顶表面，电容器电介质层沿着该顶表面延伸，或者以其他方式位于该顶表面上方。例如，结构100包括在z方向上一个堆叠在另一个之上的第一ILD或电介质层102、第二ILD或电介质层104、以及第三ILD或电介质层106。层102、104和106中的每一个可以包括例如普通的ILD电介质材料，例如氧化硅，氮化硅和/或高k电介质，以及其他材料，例如衬层和阻挡层材料(例如，钽，氮化钽)和导体材料(例如钨，铜，铝)。在一些实施例中，例如，在电容器直接形成在衬底表面上或以其他方式接近器件层的情况下，第一电介质层102被半导体衬底代替。在这种情况下，请注意，器件层可以包括例如与ILD层102、104和106内的导电互连特征连接的晶体管和其他部件。在器件层和第一ILD层之间可以具有局部互连。关于ILD层102、104和106所使用的术语“第一”、“第二”和“第三”仅出于说明性目的而提供，而不是要限制层在较大结构内的位置。可以在包括层102、104和106或仅包括层104的芯片中使用任意数量的ILD层。所说明的特征无意按比例绘制。
可以在穿过第二电介质层104的沟槽107内形成各个电容器层。沟槽107可以是穿过第二电介质层104的厚度的任何开口。第一导电接触部108与沟槽107内的第一电容器电极112形成欧姆接触。第一导电接触部108可以是穿过第一电介质层102的厚度所形成的金属过孔。类似地，第二导电接触部110与沟槽107内的第二电容器电极116形成欧姆接触。第二导电接触部110可以是穿过第三电介质层106的厚度所形成的金属过孔。电容器电介质层114在沟槽107内将第一电极112与第二电极116分隔开。在沉积了其他电容器层之后，还提供了导电填充材料118以填充沟槽107的剩余部分。在一些实施例中，导电填充材料118和第二电容器电极116共同代表顶部电容器电极。
如在图1中可以进一步看出的，并且根据一些实施例，电容器电介质层114向上延伸出沟槽107以外并沿着ILD层104的顶表面延伸。因为电容器电介质层114在第一电容器电极112的顶部之上延伸，第二导电接触部110可以具有更大的宽度，这是因为它不会与第一电容器电极112产生短路。如果电容器电介质层114仅保留在沟槽107中，则第二导电接触部110将需要更窄并且需要更仔细地对准，以确保仅与第二电容器电极116和/或导电填充材料118形成欧姆接触。还要注意，在此示例性实施例中，第一电容器电极112完全在沟槽107内。特别是，第一电容器电极112的顶表面与ILD层104的顶表面共面。另外，电容器电介质层114的顶表面与第二电容器电极116的顶表面和导电填充材料118的顶表面共面。在其他实施例中，请注意，可以使第二电容器电极116凹陷，以使得其顶表面在电容器电介质层114的顶表面下方。可替代地，或附加地，请注意，可以使导电填充材料118凹陷，以使得其顶表面在电容器电介质层114的顶表面下方。第二电容器电极116和/或导电填充材料118的这种选择性凹陷可以在形成第二导电接触部110的蚀刻期间发生。进一步注意，第二导电接触部110可能不会以如图所示的完全对称的方式坐落。例如，第二导电接触部110可以偏移至导电填充材料118的一侧或另一侧，从而仅部分地坐落。只要形成足够的电接触，这种局部坐落也是可以接受的。
任意数量的电容器结构可以形成在给定的ILD层或多ILD层结构内，或者形成在多个ILD层之间。参考图3-12中所描绘的示例性结构，本文提供了包括每个层的示例性材料的进一步制造细节。
图2示出了芯片封装200的示例性实施例。如可以看出的，芯片封装200包括一个或多个管芯202。一个或多个管芯202可以包括至少一个半导体芯片，其具有一个或多个电容器结构，例如集成电路结构100中所示出的电容器结构。在一些示例性配置中，一个或多个管芯202可以包括用于与形成在管芯上的其他器件或连接至芯片封装200的其他器件接口的任何其他电路。
如可以进一步看出的，芯片封装200包括与封装衬底206键合的壳体204。壳体204可以是任何标准或专有壳体，并且为芯片封装200的部件提供例如电磁屏蔽和环境保护。可以使用连接208将一个或多个管芯202导电地耦合到封装衬底206，该连接208可以使用任何数量的标准或专有连接机制来实施，例如焊料凸块，球栅阵列(BGA)，引脚，或引线键合，这仅列举了几个示例。封装衬底206可以是任何标准或专有封装衬底，但是在一些情况下封装衬底206包括电介质材料，该电介质材料具有在封装衬底206的面之间或在每个面上的不同位置之间延伸穿过电介质材料的导电路径(例如，包括导电过孔和线)。在一些实施例中，封装衬底206可以具有小于1毫米的厚度(例如，在0.1毫米与0.5毫米之间)，尽管可以使用任何数量的封装几何形状。额外的导电接触部212可以设置在封装衬底206的相对面处，以用于例如导电地接触印刷电路板。一个或多个过孔210延伸穿过封装衬底206的厚度，以在一个或多个连接208与一个或多个接触部212之间提供导电路径。为了便于说明，过孔210被示出为穿过封装衬底206的单个直柱体，尽管可以使用其他配置(例如，镶嵌，双镶嵌，穿硅过孔)。在其他实施例中，过孔210由多个较小的堆叠的过孔制成，或者在封装衬底206上的不同位置处错开。在所示实施例中，接触部212是焊球(例如，用于基于凸块的连接或球栅阵列布置)，但是可以使用任何合适的封装键合机制(例如，引脚网格阵列布置中的引脚或连接盘网格阵列布置中的连接盘)。在一些实施例中，阻焊剂设置在接触部212之间，以防止短路。
在一些实施例中，模制材料214可以设置在壳体204内包括的一个或多个管芯202周围(例如，在管芯202和封装衬底206之间作为底部填充材料、以及在管芯202和壳体204之间作为顶部填充材料)。尽管模制材料214的尺寸和质量可以在不同实施例之间变化，但是在一些实施例中，模制材料214的厚度小于1毫米。根据情况，可用于模制材料214的示例性材料包括环氧树脂模制材料。在一些情况下，模制材料214除了是电绝缘的之外还是导热的。
制造流程
图3-12示出了根据本公开的一些实施例的用于包括沟槽电容器的集成电路结构(例如，结构100)的制造过程的不同阶段的截面图。图3-12所示的各个层和结构并非要按比例绘制，而是为了清楚起见以特定方式被示出。如将理解的，可以执行未明确示出的一些中间工艺(举例而言，例如抛光和清洁工艺，或其他标准处理)。在其他实施例中，没有使用所有示出的层和/或可以包括附加层。
图3示出了根据实施例的在沟槽电容器的制造过程中的第一结构300。结构300包括第一电介质层302以及设置在第一电介质层302之上的第二电介质层306，该第一电介质层302具有穿过第一电介质层302的厚度设置的第一导电接触部304。尽管未示出，但是第一电介质层302和第二电介质层306中的每一个可以沉积在诸如半导体衬底之类的衬底之上。衬底可以是用于在其之上形成附加材料层的任何合适的衬底材料(例如，体半导体衬底或绝缘体上半导体衬底)。在一些实施例中，衬底包括半导体材料，例如硅，锗，硅锗，砷化镓或磷化铟。第一电介质层302可以直接沉积在衬底的表面上，或者在其他实施例中，第一电介质层302沉积在其与衬底之间的一个或多个其他电介质层之上。
第一电介质层302和第二电介质层306中的每一个可以是任何合适的ILD材料。ILD材料的示例包括氧化硅，氮化硅，氮氧化硅，碳掺杂的氧化硅，碳掺杂的氮化硅，聚合物和低k电介质(例如，这些中的任一种的多孔形式)。可以使用众所周知的物理气相沉积(PVD)或化学气相沉积(CVD)技术来沉积第一电介质层302和第二电介质层306中的每一个。注意，结构300可以进一步包括其他特征，例如层302和306之间的蚀刻停止层(例如，氮化硅，氮氧化硅，碳化硅)。
第一导电接触部304通常可以是任何导电材料。用于第一导电接触部304的导电材料的一些示例包括氮化钛(TiN)，钛硅氮化物(TiSiN)，氮化钽(TaN)，钛铝碳氮化物(TiAlCN)，多晶硅(pSi)，铜(Cu)，铝(Al)，金(Au)，钨(W)，钴(Co)，铂(Pt)，钌(Ru)和铱(Ir)。可以使用众所周知的技术(例如，单镶嵌，双镶嵌)形成第一导电接触部304。
图4示出了根据实施例的在沟槽电容器的制造过程中的另一种结构400。穿过第二电介质层306的厚度产生开口402。开口402可以延伸穿过第二电介质层306的整个厚度。开口402可以呈沟槽(沿y方向延伸)或孔的形状，尽管任何形状都是可能的。沟槽或孔可以在本文中互换使用。可以将沟槽视为细长孔，并且可以将孔视为短沟槽。因此，孔可以是沟槽，而沟槽可以是孔。可以使用标准光刻和蚀刻技术(例如反应离子蚀刻(RIE))以去除第二电介质层306的材料的未掩盖部分来产生开口402。在一些实施例中，开口402具有在约50nm至约300nm之间的宽度(在x方向上)。开口402至少部分地对准，使得其暴露出第一导电接触部304的至少一部分。在一些实施例中，开口402与第一导电接触部304的中心对准。在其他实施例中，开口402从第一导电接触部304的中心向一侧偏移，并因此开口402仅部分地坐落在第一导电接触部304上。
在形成开口402之后，将第一导电层404沉积在开口402内和第二电介质层306的顶表面上。在一些实施例中，使用基本共形的沉积技术来沉积第一导电层404以确保开口402的内侧壁被第一导电层404覆盖。这样的示例性技术包括例如原子层沉积(ALD)和等离子体增强CVD。第一导电层404可以沉积到例如约5nm与25nm(例如6至20nm)之间的覆盖厚度，尽管该厚度可以在不同实施例之间变化。第一导电层404可以是铜。在一些实施例中，第一导电层404可以包括任何导电材料，例如TiN，TiSiN，TaN，TiAlCN，pSi，Al，Au，W，Co，Pt，Ru，RuO，Ir或IrO。
图5示出了根据实施例的在沟槽电容器的制造过程中的另一种结构500。如在该示例性情况下可以看出的，结构500包括牺牲填充材料502，该牺牲填充材料502被沉积以填充开口402的剩余部分，并且还沉积在电介质层306的顶表面之上。牺牲填充材料502可以是例如碳基硬掩模材料，聚合物材料或与第二电介质层306和第一导电层404的材料不同的任何电介质材料，从而允许在随后的去除牺牲填充材料502期间具有蚀刻选择性，如接下来将要讨论的那样。可以例如使用旋涂，CVD或PVD技术沉积牺牲填充材料502。在一些特定示例性实施例中，使用旋涂技术沉积牺牲填充材料502，并且牺牲填充材料502包括任何碳基硬掩模材料，任何旋涂玻璃(SOG)材料或任何可填充的氧化物或氮化物。在一些实施例中，牺牲填充材料502是多孔的，或者以其他方式不占据开口402内的整个空间(例如，可能存在空隙，无论这种空隙是无意产生的或作为沉积工艺的自然部分，还是空隙是作为有意的孔隙率而提供的，以便于实现特定的蚀刻速率)。
图6示出了根据实施例的在沟槽电容器的制造过程中的另一种结构600。在结构600中，已经去除了牺牲填充材料502和第一导电层404的在第二电介质层306的顶表面上方的部分。因此，根据实施例，在去除工艺之后，仅保留了牺牲填充材料502和第一导电层404的在开口402内的部分。可以使用蚀刻工艺(使用湿法化学蚀刻剂)来去除开口402上方的暴露材料。然而，该蚀刻工艺难以精确控制，并且可能导致开口402内的第一导电层404的意外过蚀刻。根据实施例，使用CMP技术去除牺牲填充材料502和第一导电层404的在第二电介质层306的顶表面上方的部分，从而形成平坦化的表面。使用CMP去除开口402外的多余材料提高了衬底上其他类似电容器器件的均匀性，并且还确保了第一导电层404沿开口402的整个高度保持完整。
图7示出了根据实施例的在沟槽电容器的制造过程中的另一种结构700。这里，去除开口402内部的剩余牺牲填充材料502。可以使用标准的湿法和/或干法蚀刻工艺来去除牺牲填充材料502。在一些示例性实施例中，使用与第二电介质层306和第一导电层404相比选择性地蚀刻牺牲填充材料502的湿法蚀刻剂。因此，例如，蚀刻剂对金属或氮化物材料(用于第一导电层404)和氧化物材料(用于第二电介质306)具有选择性，而对碳基硬掩模材料(用于牺牲填充材料502)没有选择性。如应当理解的，对于给定的蚀刻方案(或蚀刻方案的组合)，氧化物、氮化物和碳化物材料中的每一种均具有不同的蚀刻速率。
图8示出了根据实施例的在沟槽电容器的制造过程中的另一种结构800。结构800包括电容器电介质层802，将电容器电介质层802沉积到开口402中，使得它沉积在第一导电层404上。电容器电介质层802还延伸出开口402以外并沉积在第二电介质层306的顶表面上。因为先前去除了第一导电层404的部分，所以电容器电介质层802包括直接位于第二电介质层306的顶表面上同时还保护了开口402中的第一导电层404的顶部的平面部分804。
可以使用基本上共形的沉积技术(例如，ALD和等离子体增强CVD)来沉积电容器电介质层802，以确保第一导电层404在开口402内被电容器电介质层802充分覆盖。就如同电极的厚度那样，电容器电介质层802的厚度可以在不同实施例之间变化。在一些实施例中，将电容器电介质层802沉积到约1nm至约20nm(例如，4至20nm)之间的覆盖厚度。电容器电介质层802可以是各种不同电介质材料中的任何一种，这些不同电介质材料包括电介质，例如，举例而言，氧化硅(SiO2)，氮化硅(Si3N4)，氮氧化硅(Si2ON2)，碳掺杂的氮化物，碳掺杂的氧化物，氧化铝(Al2O3)，氧化铪(HfO2)，氧化钽(Ta2O3)或氧化镧(La2O3)。用于电容器电介质层802的其他可能的高k材料包括铪硅氧化物，镧铝氧化物，氧化锆，锆硅氧化物，氧化钛，钡锶钛氧化物，钡钛氧化物，锶钛氧化物，氧化钇，铅钪钽氧化物，以及铌酸铅锌。在一些实施例中，可以对高k电介质执行退火工艺以改善其质量。在另外的实施例中，用于电容器电介质层802的材料包括铁电或反铁电材料(取决于掺杂剂的水平)，例如掺杂有硅，镧，氮，铝，锆，锗或钇的氧化铪。可用于电容器电介质层802的附加示例性铁电材料包括钙钛矿铁电体，例如磷酸二氢铵(NH4H2PO4)，磷酸二氢钾(KH2PO4)，铌酸锂(LiNbO3)，钽酸锂(LiTaO3)，钛酸钡(BaTiO3)，钛酸铅(PbTiO3)，锆钛酸铅(Pb(Zr，Ti)O3)，镧钛酸铅((Pb，La)TiO3)和镧锆钛酸铅((Pb，La)(Zr，Ti)O3)。注意，这些电介质材料的化学计量式可能在不同实施例之间变化，并且所给出的没有化学计量系数或值的此类化合物意图表示该高k电介质材料的所有形式。此外，如果在示例性化合物中提供了特定的示例性化学计量系数或值，则该示例并不意图将该特定材料限制为该特定化学计量式；相反，意图该高k电介质材料的所有形式均应基于该特定示例进行表示。
图9示出了根据实施例的在沟槽电容器的制造过程中的另一种结构900。第二导电层902沉积在开口402内和电容器电介质层802上。注意，第一导电层404和第二导电层902在本文中也可以分别称为底部电极和顶部电极；或者分别称为底部板和顶部板。在一些实施例中，使用基本上共形的沉积技术来沉积第二导电层902，以确保在开口402内的电容器电介质层802之上的连续覆盖。这种示例性技术包括ALD和等离子体增强CVD。第二导电层902可以沉积到约2nm至20nm之间的覆盖厚度，尽管如先前所解释的，可以使用其他厚度。第二导电层902可以是铜，尽管可以使用任何数量的其他合适的导体材料。在一些其他特定示例性实施例中，第二导电层902可以包括任何导电材料，例如TiN，TiSiN，TaN，TiAlCN，pSi，Al，Au，W，Co，Pt，Ru或Ir。第二导电层902可以是与第一导电层404相同的材料。
图10示出了根据实施例的在沟槽电容器的制造过程中的另一种结构1000。导电填充材料1002形成在第二导电层902上。在一些实施例中，导电填充材料1002填充开口402内的剩余空间(尽管可能存在一些空隙)，并且还在第二电介质层306的顶表面之上沿z方向延伸一定厚度。导电填充材料1002可以包括上述用于第一导电层404和第二导电层902的任何一种导电材料。在一些实施例中，导电填充材料1002是与第二导电层902相同的材料(两者都是铜或氮化钛)，而在其他实施例中，导电填充材料1002不同于第二导电层902(例如，902是铜，而1002是铝)。
在一些实施例中，使用第二导电层902作为种子层电沉积导电填充材料1002。在一些其他实施例中，使用任何已知的沉积技术例如CVD来沉积导电填充材料1002。
图11示出了根据实施例的在沟槽电容器的制造过程中的另一种结构1100。在结构1100中，第二导电层902和导电填充材料1002的在电容器电介质层802的顶部平坦表面1102上方的部分已经被去除。因此，根据一些实施例，电容器电介质层802是在开口402内和在第二电介质层306的顶表面之上都存在的唯一电容器层。然而，请注意，第二导电层902和填充材料1002的最上面部分也延伸超过第二电介质层306的顶表面，在这种示例性情况下，它们只是不横向延伸，从而不位于第二电介质层306的顶表面之上。根据实施例，使用CMP技术来去除第二导电层902和导电填充材料1002的在电容器电介质层802的顶部平坦表面1102上方的部分，从而形成平坦的表面。因为电容器电介质层802向上延伸并超过开口402的侧面，所以结构1100的顶表面上唯一暴露的导电材料属于第二导电层902和导电填充材料1002，它们共同形成电容器的一个端子。电容器的由第一导电层404提供的另一端子被电容器电介质层802屏蔽。
图12示出了根据实施例的在沟槽电容器的制造过程中的另一种结构1200。结构1200包括第三电介质层1202，该第三电介质层1202沉积在第二电介质层306之上，并且具有穿过第三电介质层1202的厚度所设置的第二导电接触部1204。开口402内的各个电容器层构成完整的沟槽电容器1206。如先前所解释的，在一些实施例中，在第二电介质层306和第三电介质层1202之间可以设置有钝化层和/或蚀刻停止层。第三电介质层1202可以是任何合适的ILD材料。ILD材料的示例包括氧化硅，氮化硅和低k电介质(例如，多孔二氧化硅)。可以使用任何数量的众所周知的沉积技术例如PVD或CVD技术来沉积第三电介质层1202。在一些实施例中，第三电介质层1202是与第一电介质层302和第二电介质层306相同的材料。如应当理解的，第二导电接触部1204通常可以是任何导电材料。用于第二导电接触部1204的导电材料的一些示例包括TiN，TiSiN，TaN，TiAlCN，pSi，Cu，Al，Au，W，Co，Pt，Ru，RuO，IrO和Ir。可以使用众所周知的技术(例如，单镶嵌和双镶嵌，光刻)来形成第二导电接触部1204。在一些实施例中，第二导电接触部1204包括与第一导电接触部304相同的材料。
当蚀刻穿过第三电介质层1202的开口时，该开口可以暴露电容器电介质层802的一部分，无论该部分与第二导电层902紧邻并在第一导电层404之上延伸，还是甚至在第二电介质层306的顶表面之上延伸。结果，第二导电接触部1204沿着沟槽电容器1206的顶表面在x方向上所具有的宽度可以与沟槽电容器1206的宽度基本相同，或者第二导电接触部1204沿着沟槽电容器1206的顶表面在x方向上所具有的宽度可以比沟槽电容器1206的宽度宽。可替代地，第二导电接触部1204的这种横向宽度可以与沟槽电容器1206的宽度基本相同，但是偏移到沟槽电容器的一侧。在这些情况中的任一种情况下，都存在第二导电接触部1204的未坐落部分。根据实施例，由于电容器电介质层802的横向延伸防止了第一导电层404与第二导电接触部1204短路，因此使得第二导电接触部1204的这些较宽的宽度和/或未坐落的部分成为可能。
图13是根据实施例的用于制造沟槽电容器的方法1300的流程图。方法1300的各种操作可以在图3-12中示出。然而，方法1300的各种操作与图3-12所示的特定部件的相关性并不是要意图暗示任何结构限制和/或使用限制。相反，图3-12提供了方法1300的一个示例性实施例。可以在方法1300的任何操作之前，之中或之后执行其他操作。
方法1300开始于操作1302，其中将第一电介质层沉积在包括第一导电接触部的下电介质层上或沉积在包括第一导电接触部的衬底上(或之上)。在前一种情况下，第一导电接触部可以是例如导电过孔或线；在后一种情况下，第一导电接触部可以是例如源极或漏极接触部或栅电极。第一电介质层可以是任何合适的ILD材料，并且可以使用例如众所周知的PVD或CVD技术来沉积第一电介质层。第一电介质层可以直接沉积在下电介质层/衬底中的第一导电接触部上以及下电介质层/衬底上。在一些情况下，在下电介质层/衬底与第一电介质层之间可以存在一个或多个中间层(例如，钝化、局部互连、蚀刻停止)。
方法1300继续到操作1304，其中，蚀刻穿过第一电介质层的开口。开口可以被蚀刻穿过电介质层的厚度，并且与第一导电接触部的至少一部分对准，使得第一导电接触部的该部分在开口的底部被暴露。可以使用标准光刻和湿法/干法蚀刻技术(例如RIE)来蚀刻开口，以去除第一电介质层的材料的未掩盖部分。在一些实施例中，开口具有约50nm至约300nm之间的宽度。在更一般的意义上，可以基于给定的设计布局的细节来设置开口的几何形状。
方法1300继续到操作1306，其中，沉积第一导电层。第一导电层沉积在开口内和第一电介质层的顶表面上。可以使用基本共形的沉积技术来沉积第一导电层，以确保开口的内侧壁被第一导电层覆盖。可以将第一导电层沉积至约6nm至20nm之间的覆盖厚度，尽管如应当理解的，其他实施例可以具有不同的厚度范围。第一导电层可以是铜。在一些实施例中，第一导电层可以包括任何导电材料，例如TiN，TiSiN，TaN，TiAlCN，pSi，Al，Au，W，Co，Pt，Ru或Ir。
方法1300继续到操作1308，其中，沉积牺牲填充材料。牺牲填充材料可以填充开口的剩余部分，尽管不需要全部填充(例如，填充物中可能存在空隙)。牺牲填充材料可以是例如碳硬掩模或聚合物材料或任何与第一电介质层和第一导电层的材料不同的电介质材料，如先前所解释的，这是出于蚀刻选择性的目的。在一些示例性实施例中，牺牲填充材料是使用旋涂技术沉积的，并且可以包括任何碳基硬掩模材料或任何旋涂玻璃(SOG)材料。
方法1300继续到操作1310，其中，去除牺牲填充材料和第一导电层的部分。去除的部分存在于第一电介质层的顶表面上方，使得仅保留牺牲填充材料和第一导电层在开口内的部分。使用湿法化学蚀刻剂的蚀刻工艺可以用于去除开口上方的暴露材料。然而，该蚀刻工艺难以精确控制，并且可能导致开口内的第一导电层的意外过蚀刻。根据实施例，使用CMP技术来去除牺牲填充材料和第一导电层的在第一电介质层的顶表面上方的部分，从而形成平坦化的表面。
方法1300继续到操作1312，其中，从开口内选择性地去除牺牲材料，从而仅留下沿着开口的侧壁和底部的第一导电层。在一个实施例中，使用对第一电介质层和第一导电层具有选择性(即，蚀刻方案以比去除第一电介质层和第一导电层高得多的速率去除牺牲材料)的标准湿法蚀刻工艺去除牺牲填充材料。可替代地，可以在蚀刻牺牲材料时对掩模进行图案化以保护第一电介质层和第一导电层。
方法1300继续到操作1314，其中，沉积电容器电介质层。电容器电介质层沉积在开口内的第一导电层上以及开口外部的第一电介质层上。可以使用基本上共形的沉积技术来沉积电容器电介质层，以确保第一导电层被开口内的电容器电介质层充分覆盖。可以将电容器电介质层沉积到约4nm至约15nm之间的覆盖厚度，尽管如应当理解的，也可以使用其他厚度。电容器电介质层可以是包括电介质的各种不同电介质材料中的任何一种，例如先前参考电容器电介质层802所提供的那些示例。
方法1300继续到操作1316，其中，沉积第二导电层。第二导电层在开口内沉积在电容器电介质层上并且在开口外沉积在第一电介质层的顶表面之上的电容器电介质层上。可以将第二导电层沉积到约2nm至20nm之间的覆盖厚度，尽管如应当理解的，也可以使用其他厚度。第二导电层例如可以是铜。在一些实施例中，第二导电层可以包括任何导电材料，例如先前参考导电层404和902所指出的那些导电材料。第二导电层可以是与第一导电层相同的材料。
方法1300继续到操作1318，其中，在开口内形成导电填充材料以填充开口的剩余部分。导电填充材料还形成在开口之外的第一电介质层的顶表面之上。导电填充材料可以包括上述用于第一导电层和第二导电层的任何导电材料。在一些实施例中，导电填充材料是与第二导电层相同的材料。可以使用第二导电层作为种子层来电沉积导电填充材料，尽管也可以使用任何数量的沉积技术。
方法1300继续到操作1320，其中，去除导电填充材料和第二导电层的部分。根据实施例，去除导电填充材料和第二导电层的在电容器电介质层的顶表面之上的部分，从而暴露电容器电介质层的顶表面。根据实施例，使用CMP技术来去除第二导电层和导电填充材料的部分，从而在电容器电介质层802的顶部上形成平坦化的表面。结果，根据实施例，沿着该阶段的结构的顶表面暴露的仅有的导电材料属于第二导电层和导电填充材料。
方法1300继续到操作1322，其中，在第一电介质层之上沉积第二电介质层。回想一下，在第二电介质层之前可能还存在一个或多个中间层(例如，钝化、蚀刻停止)。如先前所解释的，第二电介质层可以是任何合适的ILD材料，并且可以使用合适的沉积技术来沉积第二电介质层。在一些实施例中，第二电介质层是与第一电介质层相同的材料。在第二电介质层中形成第二导电接触部或互连特征，使得第二导电接触部或互连特征(例如，过孔或线)与导电填充材料和/或第二导电层形成欧姆接触。由于存在覆盖第一导电层的顶表面的电容器电介质层，因此第二导电接触部可以与包含沟槽电容器的各层的开口一样宽或甚至比该开口宽。还要注意，由于第二导电接触部的任何非坐落部分都将在电容器电介质的横向延伸部分上，因此可以稍微降低对准精度。非坐落部分实际上是第二导电接触部的不在导电填充材料和/或第二导电层上的任何部分。
示例性电子设备
图14示出了示例性电子设备1400，该示例性电子设备1400可以包括一个或多个集成沟槽电容器，例如本文所公开的实施例。在一些实施例中，电子设备1400可以托管或以其他方式并入个人计算机，工作站，服务器系统，膝上型计算机，超便携式计算机，平板电脑，触摸板，便携式计算机，手持计算机，掌上计算机，个人数字助理(PDA)，蜂窝电话，蜂窝电话和PDA的组合，智能设备(例如，智能手机或智能平板电脑)，移动互联网设备(MID)，消息收发设备，数据通信设备，成像设备，可穿戴设备，嵌入式系统等。在特定实施例中，可以使用不同设备的任何组合。
在一些实施例中，电子设备1400可以包括处理器1402、存储器1404、网络接口1406、输入/输出(I/O)系统1408、用户接口1410和存储系统1412的任何组合。如可以进一步看出的，还提供了总线和/或互连，以允许上面列出的各个部件和/或其他未示出的部件之间的通信。电子设备1400可以通过网络接口1406耦合到网络1416，以允许与其他计算设备，平台或资源进行通信。根据本公开，图14的框图中未反映的其他部件和功能将是显而易见的，并且应当理解，其他实施例不限于任何特定的硬件配置。
处理器1402可以是任何合适的处理器，并且可以包括一个或多个协处理器或控制器以辅助与电子设备1400相关联的控制和处理操作。在一些实施例中，处理器1402可以被实施为任何数量的处理器内核。处理器(或处理器内核)可以是任何类型的处理器，例如，举例而言，微处理器，嵌入式处理器，数字信号处理器(DSP)，图形处理器(GPU)，网络处理器，现场可编程门阵列，或其他被配置为执行代码的设备。处理器可以是多线程内核，这是因为它们每个内核都可以包括多于一个的硬件线程上下文(或“逻辑处理器”)。
存储器1404可以是使用任何合适类型的数字存储装置来实施的，包括例如闪存和/或随机存取存储器(RAM)。在一些实施例中，存储器1404可以包括存储器层次结构和/或存储器高速缓存的各个层。存储器1404可以被实施为易失性存储设备，例如但不限于RAM，动态RAM(DRAM)或静态RAM(SRAM)设备。存储系统1412可以被实施为非易失性存储设备，例如但不限于硬盘驱动器(HDD)、固态驱动器(SSD)、通用串行总线(USB)驱动器、光盘驱动器、磁带驱动器、内部存储设备、连接的存储设备、闪存、电池备用的同步DRAM(SDRAM)和/或网络可访问存储设备中的一个或多个。在一些实施例中，当包括多个硬盘驱动器时，存储系统1412可以包括增加对有价值的数字媒体的存储性能增强保护的技术。
处理器1402可以被配置为执行操作系统(OS)1414，该操作系统可以包括任何合适的操作系统，例如Google Android(Google Inc.，Mountain View，CA)，Microsoft Windows(Microsoft Corp.，Redmond，WA)，Apple OS X(Apple Inc.，Cupertino，CA)，Linux，或实时操作系统(RTOS)。
网络接口1406可以是允许在电子设备1400的其他部件和/或网络1416之间进行有线和/或无线连接，从而使电子设备1400与其他本地和/或远程计算系统、服务器、基于云的服务器和/或其他资源通信的任何合适的网络芯片或芯片组。有线通信可以符合现有的(或尚未开发的)标准，例如，举例而言，以太网。无线通信可以符合现有的(或尚未开发的)标准，例如，举例而言，包括LTE(长期演进)的蜂窝通信，无线保真(Wi-Fi)，蓝牙和/或近场通信(NFC)。示例性无线网络包括但不限于无线局域网、无线个人局域网、无线城市局域网、蜂窝网络和卫星网络。
I/O系统1408可以被配置为在各种I/O设备和电子设备1400的其他部件之间进行接口。I/O设备可以包括但不限于用户接口1410。用户接口1410可以包括诸如显示元件、触摸板、键盘、鼠标和扬声器等设备(未示出)。I/O系统1408可以包括图形子系统，该图形子系统被配置为执行图像的处理，以便于呈现在显示元件上。图形子系统例如可以是图形处理单元或视觉处理单元(VPU)。可以使用模拟或数字接口来通信地耦合图形子系统和显示元件。例如，该接口可以是高清晰度多媒体接口(HDMI)、DisplayPort、无线HDMI和/或任何使用无线高清晰度兼容技术的其他合适的接口中的任何一个。在一些实施例中，图形子系统可以被集成到处理器1402或电子设备1400的任何芯片组中。
应当理解，在一些实施例中，电子设备1400的各种部件可以被组合或集成在片上系统(SoC)架构中。在一些实施例中，部件可以是硬件部件，固件部件，软件部件，或硬件，固件或软件的任何合适的组合。在一些实施例中，电子设备1400的所描述部件中的任一部件可以包括一个或多个沟槽电容器，例如本文所公开的任何沟槽电容器实施例，作为印刷电路板或集成电路芯片的一部分。
在各个实施例中，电子设备1400可以被实施为无线系统，有线系统或两者的组合。当被实施为无线系统时，电子设备1400可以包括适合于通过诸如一个或多个天线，发射机，接收机，收发机，放大器，滤波器，控制逻辑之类的无线共享媒体进行通信的部件和接口。无线共享媒体的示例可以包括无线频谱例如射频频谱等的一部分。当被实施为有线系统时，电子设备1400可以包括适合于通过诸如输入/输出适配器、物理连接器之类的有线通信媒体进行通信的部件和接口，以将输入/输出适配器与对应的有线通信介质、网络接口卡(NIC)、盘控制器、视频控制器、音频控制器等连接。有线通信媒体的示例可以包括导线、电缆金属引线、印刷电路板(PCB)、背板、交换结构、半导体材料、双绞线、同轴电缆、光纤等。
除非另有特别说明，否则应当理解，诸如“处理”、“计算”、“运算”、“确定”等之类的术语是指计算机或计算系统或类似的电子计算设备的动作和/或过程，其将计算机系统的寄存器和/或存储单元内表示为物理量(例如，电子)的数据处理和/或转换为计算机系统的寄存器、存储单元或其他此类信息存储传输装置或显示器内类似地表示为物理量的其他数据。实施例在这一环境中不受限制。
本文已经阐述了许多具体细节以提供对实施例的透彻理解。然而，根据本公开将理解，可以在没有这些具体细节的情况下实践实施例。在其他情况下，没有详细描述众所周知的操作、部件和电路，以免使实施例变得不清晰。应当理解的是，本文公开的具体结构和功能细节可以是代表性的，而并不一定限制实施例的范围。另外，尽管已经以结构特征和/或方法动作专用的语言描述了主题，但是应当理解，所附权利要求书中定义的主题不必限于本文所述的特定特征或动作。相反，本文描述的特定特征和动作被公开作为实施权利要求的示例性形式。
进一步的示例性实施例
以下示例涉及进一步的实施例，根据这些进一步的实施例，许多置换和配置将是显而易见的。
示例1是一种集成电路结构，包括：具有电介质材料的层间电介质(ILD)结构和位于ILD结构内的电容器，使得该电容器在横向上位于ILD结构的第一部分和第二部分之间。电容器包括在ILD结构的侧壁上的第一导电层、在第一导电层上的电容器电介质层、在电容器电介质层上的第二导电层、以及在第二导电层上的导电填充材料。第一导电层在横向上位于ILD结构的第一部分和第二部分之间。电容器电介质层在横向上位于第一导电层的第一部分和第二部分之间，并且还沿着ILD结构的顶表面横向地延伸。第二导电层在横向上位于电容器电介质层的第一部分和第二部分之间。导电填充材料在横向上位于第二导电层的第一部分和第二部分之间。
示例2包括示例1的主题，其中，ILD结构是在下ILD结构上的上ILD结构，下ILD结构具有延伸穿过下ILD结构的厚度的至少一部分的导电特征，并且其中，第一导电层接触导电特征。
示例3包括示例2的主题，其中，导电特征包括源极接触部，漏极接触部，栅极接触部，栅电极，过孔，线或接触焊盘之一。
示例4包括示例2或3的主题，其中，导电特征是金属。
示例5包括示例1-4中的任何一个的主题，其中，ILD结构是第一ILD结构，并且集成电路结构还包括在第一ILD结构之上的第二ILD结构，第二ILD结构包括电介质材料和导电互连特征，其中，导电互连特征接触导电填充材料的至少一部分和/或第二导电层的至少一部分。
示例6包括示例5的主题，其中，导电互连特征包括过孔或线之一。
示例7包括示例5或6的主题，其中，导电互连特征是金属。
示例8包括示例5-7中的任何一个的主题，其中，导电互连特征的横向延伸宽度大于导电填充材料的横向延伸宽度。
示例9包括示例5-8中的任何一个的主题，其中，导电互连特征接触电容器电介质层的在第一ILD结构的顶表面上的部分。
示例10包括示例1-9中的任何一个的主题，其中，电容器电介质层包括高k电介质材料。
示例11包括示例1-10中的任何一个的主题，其中，电容器电介质层包括铁电材料。
示例12包括示例11的主题，其中，铁电材料包括：铪；以及硅，镧，氮，铝，锆，锗或钇中的至少一种。
示例13包括示例1-12中的任何一个的主题，其中，第二导电层在ILD结构的顶表面上方延伸。
示例14是一种包括芯片封装的电子设备。该芯片封装包括一个或多个半导体管芯，其中，一个或多个半导体管芯包括至少一个电容器结构。电容器结构包括在穿过电介质层的厚度的开口的侧壁上的第一导电层、在第一导电层上的电容器电介质层、在电容器电介质层上的第二导电层、以及在第二导电层上的导电填充材料。电容器电介质层在开口上方延伸并且在电介质层的顶表面上。导电填充材料填充开口的剩余部分。
示例15包括示例14的主题，其中，电介质层位于下层电介质层上，下层电介质层具有延伸穿过下层电介质层的厚度的至少一部分的金属接触部，并且其中，第一导电层接触金属接触部。
示例16包括示例14或15的主题，其中，电介质层是第一电介质层，开口是第一开口，并且导电填充材料是第一导电填充材料，电容器结构还包括：第一电介质层之上的第二电介质层；以及第二导电填充材料，其填充穿过第二电介质层的厚度的开口，其中，第二导电填充材料接触第一导电填充材料的至少一部分。
示例17包括示例16的主题，其中，第二导电填充材料的宽度大于第一导电填充材料的宽度。
示例18包括示例16或17的主题，其中，第二导电填充材料接触电容器电介质层的在第一电介质层的顶表面上的部分。
示例19包括示例14-18中的任何一个的主题，其中，电容器电介质层包括高k电介质材料。
示例20包括示例14-19中的任何一个的主题，其中，电容器电介质层包括铁电材料。
示例21包括示例20的主题，其中，铁电材料包括：铪；以及硅，镧，氮，铝，锆，锗或钇中的至少一种。
示例22包括示例14-21中的任何一个的主题，其中，第二导电层在开口上方延伸。
示例23是一种制造电容器的方法。该方法包括：在衬底之上沉积电介质层；蚀刻穿过电介质层的厚度的开口；在开口中和电介质层的顶表面上沉积第一导电层；将牺牲材料沉积到开口中，使得牺牲材料填充开口的剩余部分；去除第一导电层的在电介质层的顶表面上方的部分和牺牲材料的在电介质层的顶表面上方的部分；从开口内去除牺牲材料；在开口中和在电介质层的顶表面上沉积电容器电介质层；在开口中和在电介质层的顶表面之上沉积第二导电层；将导电填充材料沉积到开口中，使得导电填充材料填充开口的剩余部分；以及去除第二导电层的在电介质层的顶表面上方的部分和导电填充材料的在电介质层的顶表面上方的部分。
示例24包括示例23的主题，其中，电介质层是第一电介质层，开口是第一开口，并且导电填充材料是第一导电填充材料，该方法还包括：在第一电介质层之上沉积第二电介质层；蚀刻穿过第二电介质层的第二开口，使得第一导电填充材料的至少一部分暴露在第二开口中；以及在第二开口中沉积第二导电填充材料。
示例25包括示例24的主题，其中，蚀刻第二开口包括：蚀刻第二开口，使得所述第二开口的宽度大于开口内的第一导电填充材料的宽度。
示例26包括示例24或25的主题，其中，蚀刻第二开口包括使电容器电介质层的在第一电介质层的顶表面上的一部分暴露。
示例27包括示例23-26中的任何一个的主题，其中，去除第一导电层的部分和牺牲材料的部分包括使用化学机械抛光(CMP)去除第一导电层的部分和牺牲材料的部分。
示例28包括示例23-27中的任何一个的主题，其中，第一导电层、电容器电介质层和第二导电层中的每一个均是使用原子层沉积(ALD)进行沉积的。
示例29包括示例23-28中的任何一个的主题，其中，去除第二导电层的部分和导电填充材料的部分包括使用CMP去除第二导电层的部分和导电填充材料的部分。
示例30包括示例23-29中的任何一个的主题，其中，将导电填充材料沉积到开口中包括在开口内电镀导电填充材料。

Claims (25)

1.一种集成电路结构，包括：
包括电介质材料的层间电介质(ILD)结构；
所述ILD结构内的电容器，使得所述电容器在横向上位于所述ILD结构的第一部分和第二部分之间，所述电容器包括：
在所述ILD结构的侧壁上的第一导电层，使得所述第一导电层在横向上位于所述ILD结构的所述第一部分和所述第二部分之间；
在所述第一导电层上的电容器电介质层，使得所述电容器电介质层在横向上位于所述第一导电层的第一部分和第二部分之间，并且其中，所述电容器电介质层还沿着所述ILD结构的顶表面横向地延伸；
在所述电容器电介质层上的第二导电层，使得所述第二导电层在横向上位于所述电容器电介质层的第一部分和第二部分之间；以及
在所述第二导电层上的导电填充材料，其中，所述导电填充材料在横向上位于所述第二导电层的第一部分和第二部分之间。
2.根据权利要求1所述的集成电路结构，其中，所述ILD结构是在下ILD结构上的上ILD结构，所述下ILD结构具有延伸穿过所述下ILD结构的厚度的至少一部分的导电特征，并且其中，所述第一导电层接触所述导电特征。
3.根据权利要求2所述的集成电路结构，其中，所述导电特征包括源极接触部、漏极接触部、栅极接触部、栅电极、过孔、线或接触焊盘中的一种。
4.根据权利要求2所述的集成电路结构，其中，所述导电特征是金属。
5.根据权利要求1-4中的任一项所述的集成电路结构，其中，所述ILD结构是第一ILD结构，所述集成电路结构还包括：
在所述第一ILD结构之上的第二ILD结构，所述第二ILD结构包括电介质材料和导电互连特征，其中，所述导电互连特征接触所述导电填充材料的至少一部分和/或所述第二导电层的至少一部分。
6.根据权利要求5所述的集成电路结构，其中，所述导电互连特征包括过孔或线之一。
7.根据权利要求5所述的集成电路结构，其中，所述导电互连特征是金属。
8.根据权利要求5所述的集成电路结构，其中，所述导电互连特征的横向延伸宽度大于所述导电填充材料的横向延伸宽度。
9.根据权利要求5所述的集成电路结构，其中，所述导电互连特征接触所述电容器电介质层的在所述第一ILD结构的顶表面上的部分。
10.根据权利要求1-4中的任一项所述的集成电路结构，其中，所述电容器电介质层包括铁电材料。
11.根据权利要求10所述的集成电路结构，其中，所述铁电材料包括：
铪：以及
硅，镧，氮，铝，锆，锗或钇中的至少一种。
12.根据权利要求1-4中的任一项所述的集成电路结构，其中，所述第二导电层在所述ILD结构的所述顶表面上方延伸。
13.一种电子设备，包括：
包括一个或多个半导体管芯的芯片封装，其中，所述一个或多个半导体管芯包括至少一个电容器结构，所述电容器结构包括：
在穿过电介质层的厚度的开口的侧壁上的第一导电层；
在所述第一导电层上的电容器电介质层，其中，所述电容器电介质层在所述开口上方延伸并且位于所述电介质层的顶表面上；
在所述电容器电介质层上的第二导电层；以及
在所述第二导电层上的导电填充材料，其中，所述导电填充材料填充所述开口的剩余部分。
14.根据权利要求13所述的电子设备，其中，所述电介质层在下层电介质层上，所述下层电介质层具有延伸穿过所述下层电介质层的厚度的至少一部分的金属接触部，并且其中，所述第一导电层接触所述金属接触部。
15.根据权利要求13或14所述的电子设备，其中，所述电介质层是第一电介质层，所述开口是第一开口，并且所述导电填充材料是第一导电填充材料，所述电容器结构还包括：
在所述第一电介质层之上的第二电介质层；以及
第二导电填充材料，其填充穿过所述第二电介质层的厚度的开口，其中，所述第二导电填充材料接触所述第一导电填充材料的至少一部分。
16.根据权利要求15所述的电子设备，其中，所述第二导电填充材料的宽度大于所述第一导电填充材料的宽度。
17.根据权利要求15所述的电子设备，其中，所述第二导电填充材料接触所述电容器电介质层的在所述第一电介质层的顶表面上的部分。
18.根据权利要求13或14所述的电子设备，其中，所述电容器电介质层包括铁电材料，其中，所述铁电材料包括：
铪；以及
硅，镧，氮，铝，锆，锗或钇中的至少一种。
19.根据权利要求13或14所述的电子设备，其中，所述第二导电层在所述开口上方延伸。
20.一种集成电路结构，包括：
包括绝缘体材料的结构；
所述绝缘体材料中的凹槽；
在所述凹槽的侧壁上的具有导电材料的第一层，使得所述第一层在横向上位于所述绝缘体材料的第一部分和第二部分之间；
在所述第一层上的具有电介质材料的第二层，使得所述第二层在横向上位于所述第一层的第一部分和第二部分之间，并且其中，所述第二层还沿着所述结构的顶表面横向地延伸；以及
在所述第二层上的具有导电材料的第三层，使得所述第三层在横向上位于所述第二层的第一部分和第二部分之间。
21.根据权利要求20所述的集成电路结构，其中，所述结构是上层间电介质(ILD)结构，其位于下ILD结构上，所述下ILD结构具有延伸穿过所述下ILD结构的至少一部分的导电特征，并且其中，所述第一层与所述导电特征接触。
22.根据权利要求20所述的集成电路结构，其中，所述结构是第一ILD结构，所述集成电路结构还包括：
在所述第一ILD结构之上的第二ILD结构，所述第二ILD结构包括绝缘体材料和导电互连特征，其中，所述导电互连特征与所述第三层的至少一部分接触。
23.根据权利要求22所述的集成电路结构，其中，所述导电互连特征包括过孔和线中的一种或两种。
24.根据权利要求22所述的集成电路结构，其中，所述导电互连特征具有横向延伸宽度，所述横向延伸宽度与所述第三层以及所述第一ILD结构的顶表面上的所述第二层接触。
25.根据权利要求20-24中的任一项所述的集成电路结构，其中，所述第一层和所述第三层的所述导电材料是第一导电材料，所述集成电路结构还包括在所述第三层上的导电填充材料，其中，所述导电填充材料在横向上位于所述第三层的第一部分和第二部分之间并且不同于所述第一导电材料。
CN202010209913.XA 2019-06-14 2020-03-23 具有扩展电介质层的沟槽电容器 Pending CN112086430A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/441,905 US11626475B2 (en) 2019-06-14 2019-06-14 Trench capacitor with extended dielectric layer
US16/441,905 2019-06-14

Publications (1)

Publication Number Publication Date
CN112086430A true CN112086430A (zh) 2020-12-15

Family

ID=73734635

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010209913.XA Pending CN112086430A (zh) 2019-06-14 2020-03-23 具有扩展电介质层的沟槽电容器

Country Status (2)

Country Link
US (1) US11626475B2 (zh)
CN (1) CN112086430A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112952335A (zh) * 2021-01-29 2021-06-11 盐城东山通信技术有限公司 耦合组件、耦合器、滤波器和通信射频设备

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20230067249A1 (en) * 2021-08-31 2023-03-02 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6794694B2 (en) * 2000-12-21 2004-09-21 Agere Systems Inc. Inter-wiring-layer capacitors
US6830983B2 (en) * 2002-08-29 2004-12-14 Micron Technology, Inc. Method of making an oxygen diffusion barrier for semiconductor devices using platinum, rhodium, or iridium stuffed with silicon oxide
JP4290421B2 (ja) * 2002-12-27 2009-07-08 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP2006114545A (ja) * 2004-10-12 2006-04-27 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
FR2884646B1 (fr) * 2005-04-19 2007-09-14 St Microelectronics Sa Procede de fabrication d'un circuit integre comprenant un condensateur tridimensionnel
US8716100B2 (en) * 2011-08-18 2014-05-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating metal-insulator-metal (MIM) capacitor within topmost thick inter-metal dielectric layers
US8551856B2 (en) * 2011-09-22 2013-10-08 Northrop Grumman Systems Corporation Embedded capacitor and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112952335A (zh) * 2021-01-29 2021-06-11 盐城东山通信技术有限公司 耦合组件、耦合器、滤波器和通信射频设备

Also Published As

Publication number Publication date
US20200395435A1 (en) 2020-12-17
US11626475B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
US10032643B2 (en) Method and structure to contact tight pitch conductive layers with guided vias using alternating hardmasks and encapsulating etchstop liner scheme
US11050021B2 (en) Method for manufacturing resistive random access memory structure
US11069613B2 (en) Integrated circuit device and method of manufacturing the same
KR102424964B1 (ko) 반도체 소자 및 그 제조방법
US9761655B1 (en) Stacked planar capacitors with scaled EOT
CN111211092B (zh) 半导体结构及其形成方法
CN113809007B (zh) 半导体结构及其形成方法
US11848267B2 (en) Functional component within interconnect structure of semiconductor device and method of forming same
CN112086430A (zh) 具有扩展电介质层的沟槽电容器
JP2014232875A (ja) 貫通電極を有する半導体素子の製造方法
US11784088B2 (en) Isolation gap filling process for embedded dram using spacer material
US9666661B2 (en) Coplanar metal-insulator-metal capacitive structure
US20110260231A1 (en) Memory device and method for manufacturing the same
US10276439B2 (en) Rapid oxide etch for manufacturing through dielectric via structures
US20230059524A1 (en) Three-dimensional memory devices and methods for forming the same
US12080768B2 (en) Transistor, semiconductor structure, and manufacturing method thereof
US20220199531A1 (en) Memory device and fabrication method thereof
US11664274B2 (en) Method to repair edge placement errors in a semiconductor device
US20200212055A1 (en) Integration scheme for ferroelectric memory with a deep trench structure
US11367684B2 (en) Recessed metal interconnects to mitigate EPE-related via shorting
TWI837390B (zh) 半導體互連的護盔結構
CN113113349B (zh) 半导体结构的形成方法
US11972979B2 (en) 1D vertical edge blocking (VEB) via and plug
US20240371953A1 (en) Transistor, semiconductor structure, and manufacturing method thereof
WO2023024342A1 (en) Three-dimensional memory devices and methods for forming the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination