CN112071976A - 隔离的霍尔传感器结构 - Google Patents

隔离的霍尔传感器结构 Download PDF

Info

Publication number
CN112071976A
CN112071976A CN202010517228.3A CN202010517228A CN112071976A CN 112071976 A CN112071976 A CN 112071976A CN 202010517228 A CN202010517228 A CN 202010517228A CN 112071976 A CN112071976 A CN 112071976A
Authority
CN
China
Prior art keywords
region
semiconductor
hall sensor
hal
sensor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010517228.3A
Other languages
English (en)
Inventor
M-C·韦基
R·埃尔韦
M·科尼尔斯
K·胡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Micronas GmbH
Original Assignee
TDK Micronas GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Micronas GmbH filed Critical TDK Micronas GmbH
Publication of CN112071976A publication Critical patent/CN112071976A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R15/00—Details of measuring arrangements of the types provided for in groups G01R17/00 - G01R29/00, G01R33/00 - G01R33/26 or G01R35/00
    • G01R15/14—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks
    • G01R15/20—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices
    • G01R15/202—Adaptations providing voltage or current isolation, e.g. for high-voltage or high-current networks using galvano-magnetic devices, e.g. Hall-effect devices, i.e. measuring a magnetic field via the interaction between a current and a magnetic field, e.g. magneto resistive or Hall effect devices using Hall-effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/066—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices field-effect magnetic sensors, e.g. magnetic transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/101—Semiconductor Hall-effect devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N52/00—Hall-effect devices
    • H10N52/80—Constructional details

Abstract

隔离的霍尔传感器结构，具有由衬底层和氧化物层组成的载体结构；第一导电类型的半导体区域，其与氧化物层的上侧材料锁合地连接；从半导体区域的上侧延伸至载体结构的氧化物层的沟道；第一导电类型的至少三个第一半导体接通区域，其从半导体区域的上侧延伸到半导体区域中，沟道包围半导体区域的箱区域，第一半导体接通区域布置在半导体区域的箱区域且彼此间隔开，在每个第一半导体接通区域上布置有金属连接接通层，隔离的霍尔传感器结构具有第二导电类型的第二半导体接通区域，其在箱区域从半导体区域的上侧延伸到半导体区域中，每个第二半导体接通区域沿沟道延伸且与第一半导体接通区域间隔开，在每个第二半导体接通区域上布置金属连接接通层。

Description

隔离的霍尔传感器结构
技术领域
本发明涉及一种隔离(isoliert)的霍尔传感器结构。
背景技术
由DE 10 2011 107 767 A1已知一种由多个串联连接的霍尔传感器元件组成的霍尔传感器结构。每个霍尔传感器元件在n槽区域(Wannengebiet)中包括三个n半导体接通区域，其中，在n半导体接通区域之间分别布置有例如由高掺杂的p+扩散组成的隔离区域。
发明内容
在这种背景下，本发明的任务在于说明一种设备，该设备是现有技术的扩展方案。
该任务通过具有根据本发明的特征的霍尔传感器结构来解决。本发明的有利构型是优选的实施方式。
根据本发明的主题，提供一种隔离的霍尔传感器结构，其具有由衬底层和氧化物层组成的载体结构。
在氧化物层的上侧上构造有第一导电类型的半导体区域，该半导体区域与氧化物层材料锁合地连接。
此外，构造从半导体区域的上侧延伸直至氧化物层的沟道(Graben)，其中，至少一个沟道包围半导体区域的箱区域(Boxbereich)。
此外，构造第一导电类型的至少三个第一半导体接通区域，所述至少三个半导体接通区域分别从半导体区域的上侧延伸到半导体区域中。
第一半导体接通区域分别在半导体区域的箱区域中分别彼此间隔开地布置。
在每个第一半导体接通区域上布置有金属连接接通层。
此外，隔离的霍尔传感器结构具有第二导电类型的至少一个第二半导体接通区域，所述至少一个第二半导体接通区域在箱区域中从半导体区域的上侧延伸到半导体区域中，其中，每个第二半导体接通区域至少部分地沿着沟道延伸。
第二半导体接通区域与第一半导体接通区域间隔开，并且在每个第二半导体接通区域上布置有金属连接接通层。
可以理解，载体结构连同半导体区域构造所谓的SOI结构。在此，衬底层和半导体区域分别由硅构成，并且氧化物层构造为二氧化硅层。此外可以理解，借助环绕的沟道将半导体区域划分成各个部分区域。各个部分区域彼此电隔离，其方式是：沟道从半导体区域的表面伸展直到氧化物层。各个部分区域可以称为箱区域。
应注意，氧化物层整面地构造在硅晶片上。由此掩埋氧化物层并称为掩埋氧化物(buriedoxide)。
此外可以理解，半导体区域的由沟道(其也称为沟渠(Trench)或深沟渠)围绕的箱区域构造构件的活性区域。换句话说，沟道将活性区域(即箱区域)与剩余的半导体区域(例如相邻的活性区域)隔离。
可以理解，除了侧壁之外，沟道填充有掺杂的多晶硅。优选地，沟道的掺杂的多晶硅与参考电位连接、优选与接地电位连接。由此，尤其在盒之间的电位快速变换时抑制箱区域之间的串扰。
一个优点在于，借助至少一个第二半导体接通区域在箱区域中提供少数电荷载流子。优选地，将每个第二半导体接通区域的第二连接接通层钳位到参考电位，例如接地。
研究已经表明，在接通传感器期间，尤其在霍尔传感器的工作电流较低时(即电流在10μA至100mA的范围内时)可以避免暂时的耗尽(Verarmung)。
由此能够改善瞬态特性，并且尤其抑制紧接接通之后的测量值的漂移。
尤其也在箱区域的小于8·1015N/cm3的范围中的低掺杂的情况下，改善接通性能。
应注意，借助箱区域的较低的掺杂能够至少部分地提高霍尔传感器结构的敏感度。
另一优点在于，能够在整个箱区域中完全避免阈值电压注入(Schwellspannungsimplantation)。由此能够通过抑制表面效应来进一步提高霍尔传感器结构的敏感度。
在第一实施方式中，第二半导体接通区域具有0.1μm至4μm的层厚度。在上侧上的第二半导体接通区域的宽度优选具有在1μm与20μm之间的范围，或在2μm与10μm之间的范围，或在3μm与5μm之间的范围。
在一种实施方式中，第二半导体接通区域的掺杂浓度高于5·1017N/cm3，或位于1·1017N/cm3与1·1020N/cm3之间的范围内。
在另一实施方式中，霍尔传感器结构具有恰好一个第二半导体接通区域，其中，该第二半导体接通区域具有沿着半导体区域的箱区域的外周延伸的闭合的框状形状。
在一种替代的实施方式中，霍尔传感器所包含的所有第二半导体接通区域共同沿着半导体区域的箱区域的外周的至少50％、或至少75％、或至少95％延伸。
霍尔传感器结构例如包括两个第二半导体接通区域，所述两个第二半导体接通区域例如沿着箱区域的外周的相对置的棱边延伸，使得第一半导体接通区域位于两个第二半导体接通区域之间。
根据另一实施方式，半导体区域的箱区域具有矩形的上侧，其中，至少一个第二半导体接通区域沿着矩形的上侧的第一棱边和/或沿着矩形的上侧的第二棱边和/或沿着矩形的上侧的第三棱边和/或沿着矩形的上侧的第四棱边延伸。
可以理解，第二半导体接通区域优选地具有矩形的构造，其中长侧平行于箱区域的棱边。如果第二半导体接通区域环绕地沿着箱区域的边缘构造，则第二半导体接通区域构成框。
在另一扩展方案中，每个第二个半导体接通区域与沟道邻接，或具有至沟道最高10nm或最高100nm的间隔。
在另一实施方式中，沟道填充有多晶硅。根据一种实施方式，沟道的由半导体区域构造的侧壁涂覆有第二介电隔离层，其中，该第二介电隔离层(例如氧化物)具有在3nm与30nm之间的厚度。
根据其他实施方式，第一导电类型是n型且第二导电类型是p型，或者第一导电类型是p型且第二导电类型是n型。
可以理解，由于较高的电荷载流子的迁移率，箱区域中的半导体区域优选地具有n-掺杂。在此，n是箱区域内的多数载流子。相应地，在第二半导体接通区域内正的电荷载流子形成多数载流子。
在另一扩展方案中，第一半导体接通区域分别具有5·1018N/cm3的掺杂剂浓度。
根据另一扩展方案，半导体区域具有5·1014N/cm3至5·1017N/cm3的掺杂剂浓度。
根据另一实施方式，半导体区域的至少在第一半导体接通区域之间延伸的区域或箱区域内的整个半导体区域是无阈值电压注入的。“无阈值电压注入”应理解为，不执行用于调节MOS晶体管的阈值电压的注入，尤其不执行硼的注入。
在另一实施方式中，第一半导体接通区域总是与环绕它的沟道间隔开。
在另一实施方式中，霍尔传感器结构具有第三介电隔离层，其中，第三隔离层覆盖尤其在第一半导体接通区域之间的且优选在第一半导体接通区域与第二半导体接通区域之间的半导体区域的上侧的部分。
介电隔离层优选包括氧化物或由氧化物组成。在一种扩展方案中，介电隔离层的氧化物具有至少1nm的厚度或位于3nm至30nm之间的范围内的厚度。
优选地，第三隔离层构造成栅极氧化物，即在MOS晶体管的情况下，栅极聚合下的氧化物(Oxid unterhalb des Gatepoly)具有相同的厚度和质量。
在一种扩展方案中，借助注入和扩散来制造第一半导体接通区域和/或至少一个第二半导体接通区域。
第二半导体接通区域优选与参考电位、优选接地电位连接。此外，在箱区域中最外面的两个第一半导体接通部优选连接。
附图说明
以下参照附图更详细地阐述本发明。在此，相同类型的部件标注有相同的附图标记。所示出的实施方式是高度示意性的，即——距离、横向和垂直延伸不是成比例的，并且——除非另有说明——否则彼此不具有任何可推导的几何关系。附图示出：
图1示出根据本发明的隔离的霍尔传感器结构的第一实施方式的截面图；
图2示出根据本发明的隔离的霍尔传感器结构的第二实施方式的俯视图；
图3示出根据本发明的霍尔传感器结构的第三实施方式的俯视图。
具体实施方式
图1的附图示出根据本发明的霍尔传感器结构HAL的第一实施方式的截面图。霍尔传感器结构HAL包括衬底层SUB、氧化物层ISO1和构造在氧化物层ISO1上的第一导电类型的半导体区域HG。在半导体区域HG中构造有沟道T，其中，该沟道使箱区域B(构件的活性区域)与剩余的半导体区域HG分离。
沟道具有由半导体区域HG构造的侧面，其中，该侧面被第二介电隔离层覆盖。此外，沟道填充有多晶硅POL1。
在半导体本体HG的箱区域B中构造有第一导电类型的三个第一半导体接通区域HK1，其中，每个第一半导体接通区域HK1从箱区域B的上侧槽状地
Figure BDA0002530554800000051
延伸到半导体本体HG的箱区域B中，并且在每个第一半导体接通区域HK1上构造有至少以区域的方式构造的第一接通层K1，以构造电有效连接。
第一半导体接通区域HK1彼此分别间隔开地以及分别与沟道间隔开地布置，其中，至少在各两个相邻的第一半导体接通区域HK1之间分别在半导体区域HG的箱区域B的上侧构造有第三介电隔离层ISO3。
此外，霍尔传感器结构HAL具有第二导电类型的第二半导体接通区域HK2，其中，第二半导体接通区域从箱区域B的上侧槽状地延伸到半导体本体HG的箱区域B中，与沟道T邻接并且沿着整个沟道T延伸。
为了建立电有效连接，在第二半导体接通区域HK2的上侧上至少以区域的方式构造有第二连接接通层K2。
在图2的附图中示出另一实施方式的俯视图。以下仅阐述与图1的附图的区别。
在第一半导体接通区域HK1上以区域的方式构造金属连接接通层K1。
箱区域B具有矩形的上侧或具有带有矩形外周的上侧，其中，第二半导体接通区域HK2以至沟道T一定间隔地沿着箱区域的上侧的整个外周地延伸。
在图3的附图中示出另一实施方式的俯视图。以下仅阐述与图2的附图的区别。
在所示出的实施方式中，霍尔传感器结构HAL包括五个第一半导体接通区域HK1，在所述第一半导体接通区域上分别以区域的方式构造有第一金属连接接通层以及两个第二半导体接通区域HK2，其中，第二半导体接通区域HK2沿着箱区域的矩形上侧的两个彼此相对置的侧并且以至沟道T一定间隔地延伸。

Claims (13)

1.一种隔离的霍尔传感器结构(HAL)，所述霍尔传感器结构具有：
载体结构，所述载体结构由衬底层(SUB)和氧化物层(ISO1)组成，
第一导电类型的半导体区域(HG)(ISO结构)，所述半导体区域与所述氧化物层(ISO1)的上侧材料锁合地连接，
至少一个沟道(T)，所述至少一个沟道从所述半导体区域(HG)的上侧延伸直至所述载体结构的氧化物层(ISO1)，
所述第一导电类型的至少三个第一半导体接通区域(HK1)，所述至少三个第一半导体接通区域分别从所述半导体区域(HG)的上侧延伸到所述半导体区域(HG)中，其中，
所述至少一个沟道(T)包围所述半导体区域(HG)的箱区域(B)(活性区域)，
所述第一半导体接通区域(HK1)分别布置在所述半导体区域(HG)的箱区域(B)中并且分别彼此间隔开，
在每个第一半导体接通区域(HK1)上布置有金属连接接通层(K1)，
其特征在于，
所述隔离的霍尔传感器结构(HAL)具有第二导电类型的至少一个第二半导体接通区域(HK2)，所述至少一个第二半导体接通区域在所述箱区域(B)中从所述半导体区域(HG)的上侧延伸到所述半导体区域(HG)中，
每个第二半导体接通区域(HK2)至少部分地沿着所述沟道延伸，并且与所述第一半导体接通区域(HK1)间隔开，
在每个第二半导体接通区域(HK2)上布置有金属连接接通层(K2)。
2.根据权利要求1所述的霍尔传感器结构(HAL)，其特征在于，所述半导体接通区域(HG)具有0.1μm至4μm的层厚度。
3.根据权利要求1或2所述的霍尔传感器结构(HAL)，其特征在于，所述霍尔传感器结构(HAL)具有恰好一个第二半导体接通区域(HK2)，并且所述第二半导体接通区域(HK2)具有沿着所述半导体区域(HG)的所述箱区域(B)的外周延伸的闭合的形状。
4.根据权利要求1或2所述的霍尔传感器结构(HAL)，其特征在于，所述霍尔传感器(HAL)包含的所有第二半导体接通区域(HK2)共同沿着所述半导体区域(HG)的所述箱区域(B)的外周的至少50％、或至少75％、或至少95％延伸。
5.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述半导体区域(HG)的所述箱区域(B)具有矩形的上侧，并且所述至少一个第二半导体接通区域(HK2)沿着所述矩形的上侧的第一棱边和/或沿着所述矩形的上侧的第二棱边和/或沿着所述矩形的上侧的第三棱边和/或沿着所述矩形的上侧的第四棱边延伸。
6.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，每个第二个半导体接通区域与所述沟道(T)邻接或具有至所述沟道(T)最高10nm或最高100nm的间隔。
7.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述沟道(T)填充有多晶硅(POL1)。
8.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述沟道(T)的由所述半导体区域(HG)构造的侧壁涂覆有第二介电隔离层(ISO2)，并且所述第二介电隔离层(ISO2)具有在3nm与30nm之间的厚度。
9.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述第一导电类型是n型并且所述第二导电类型是p型，或所述第一导电类型是p型并且所述第二导电类型是n型。
10.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述第一半导体接通区域(HK1)分别具有5·1018N/cm3的掺杂剂浓度。
11.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述半导体区域(HG)具有5·1014N/cm3至5·1017N/cm3的掺杂剂浓度。
12.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述半导体区域(HG)的至少在所述第一半导体接通区域(HK1)之间延伸的区域或整个半导体区域(HG)是无阈值电压注入的。
13.根据以上权利要求中任一项所述的霍尔传感器结构(HAL)，其特征在于，所述第一半导体接通区域(HK1)分别与所述沟道(T)间隔开。
CN202010517228.3A 2019-06-11 2020-06-09 隔离的霍尔传感器结构 Pending CN112071976A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102019004060.0A DE102019004060B3 (de) 2019-06-11 2019-06-11 lsolierte Hallsensorstruktur
DE102019004060.0 2019-06-11

Publications (1)

Publication Number Publication Date
CN112071976A true CN112071976A (zh) 2020-12-11

Family

ID=70469729

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010517228.3A Pending CN112071976A (zh) 2019-06-11 2020-06-09 隔离的霍尔传感器结构

Country Status (3)

Country Link
US (1) US11486944B2 (zh)
CN (1) CN112071976A (zh)
DE (1) DE102019004060B3 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178519A (zh) * 2021-03-15 2021-07-27 杭州未名信科科技有限公司 一种半导体器件结构及其制造方法、半导体霍尔传感器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5548151A (en) 1994-03-09 1996-08-20 Kabushiki Kaisha Toshiba Hall element for detecting a magnetic field perpendicular to a substrate
DE102005051306A1 (de) * 2004-10-28 2006-06-08 Denso Corp., Kariya Vertikale Hallvorrichtung und Verfahren zur Einstellung der Offsetspannung einer vertikalen Hallvorrichtung
JP4674578B2 (ja) 2006-01-13 2011-04-20 株式会社デンソー 磁気センサ及び磁気検出方法
US7772673B1 (en) * 2007-03-16 2010-08-10 Newport Fab, Llc Deep trench isolation and method for forming same
DE102011107767A1 (de) 2011-07-15 2013-01-17 Micronas Gmbh Hallsensor
KR20150052065A (ko) * 2012-09-04 2015-05-13 피에스4 뤽스코 에스.에이.알.엘. 반도체 장치 및 그 제조방법
US9671474B2 (en) * 2014-10-03 2017-06-06 Infineon Technologies Ag Three 3-contact vertical hall sensor elements connected in a ring and related devices, systems, and methods
KR102282640B1 (ko) * 2014-11-24 2021-07-27 주식회사 키 파운드리 매립형 마그네틱 센서를 갖는 반도체 소자의 제조방법
US10534045B2 (en) * 2017-09-20 2020-01-14 Texas Instruments Incorporated Vertical hall-effect sensor for detecting two-dimensional in-plane magnetic fields

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113178519A (zh) * 2021-03-15 2021-07-27 杭州未名信科科技有限公司 一种半导体器件结构及其制造方法、半导体霍尔传感器

Also Published As

Publication number Publication date
US11486944B2 (en) 2022-11-01
DE102019004060B3 (de) 2020-05-07
US20200393523A1 (en) 2020-12-17

Similar Documents

Publication Publication Date Title
US9852993B2 (en) Lateral high voltage integrated devices having trench insulation field plates and metal field plates
US8294235B2 (en) Edge termination with improved breakdown voltage
US7626233B2 (en) LDMOS device
US9627520B2 (en) MOS transistor having a cell array edge zone arranged partially below and having an interface with a trench in an edge region of the cell array
US8174066B2 (en) Semiconductor device and method of manufacturing semiconductor device
US20130334598A1 (en) Semiconductor device and method for manufacturing same
US9799764B2 (en) Lateral power integrated devices having low on-resistance
KR101864889B1 (ko) 수평형 디모스 트랜지스터 및 그 제조방법
WO2006118657A2 (en) Schottky device and method of forming
US9711642B2 (en) Semiconductor device and manufacturing method thereof
US20120126317A1 (en) Accufet with integrated clamping circuit
CN110828456A (zh) 用于在功率器件中减小衬底掺杂剂向外扩散的氧插入的Si层
US7939881B2 (en) Semiconductor device
US20120098056A1 (en) Trench device structure and fabrication
CN112186095A (zh) 垂直的霍尔传感器结构
US11437569B2 (en) Hall sensor structure
US20080203470A1 (en) Lateral compensation component
CN112071976A (zh) 隔离的霍尔传感器结构
CN114402438A (zh) 半导体设备以及用于制造半导体设备的方法
KR101403061B1 (ko) 전력 반도체 디바이스
US9231120B2 (en) Schottky diode with leakage current control structures
US20140353746A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN211700290U (zh) 高压半导体功率装置的边缘终接的结构
US10361298B2 (en) Semiconductor device having improved trench and electrode structures
CN115763526A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination