CN112071830A - 基板和基板的制备方法 - Google Patents

基板和基板的制备方法 Download PDF

Info

Publication number
CN112071830A
CN112071830A CN202010945145.4A CN202010945145A CN112071830A CN 112071830 A CN112071830 A CN 112071830A CN 202010945145 A CN202010945145 A CN 202010945145A CN 112071830 A CN112071830 A CN 112071830A
Authority
CN
China
Prior art keywords
substrate
emitting device
light
layer
scratch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010945145.4A
Other languages
English (en)
Other versions
CN112071830B (zh
Inventor
刘巍巍
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202010945145.4A priority Critical patent/CN112071830B/zh
Priority to PCT/CN2020/128634 priority patent/WO2022052293A1/zh
Priority to US17/252,156 priority patent/US20220320383A1/en
Publication of CN112071830A publication Critical patent/CN112071830A/zh
Application granted granted Critical
Publication of CN112071830B publication Critical patent/CN112071830B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/005—Processes relating to semiconductor body packages relating to encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请提供一种基板及其制备方法，该制备方法包括：提供衬底；在衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路，发光器件绑定端子位于基板的发光器件绑定区内，像素驱动电路位于基板的驱动电路区内；在发光器件绑定端子远离衬底的一侧形成防刮层，防刮层覆盖像素驱动电路，在防刮层中图案化形成暴露发光器件绑定端子的第一过孔；通过丝网印刷法在第一过孔内填充焊膏；剥离防刮层，将发光器件通过焊膏与发光器件绑定端子绑定。本申请在填充焊膏之前先形成一层防刮层，使得丝网印刷时形成像素驱动电路的各信号线不会被压伤，在填充焊膏后，将防刮层剥离，实现了在不影响基板性能的同时防止基板上线路被压伤。

Description

基板和基板的制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种基板和基板的制备方法。
背景技术
Mini LED基板在制备过程中，需要先在Mini LED绑定端子处进行锡膏印刷，然后再将Mini LED固定在锡膏上。在现有的锡膏印刷工艺中，在基板相对的两侧各设置一把刮刀，然后两把刮刀通过钢网交替对基板进行整面印刷，然而，由于刮刀的压力过大，使得印刷时钢网与基板的接触力较大，常会造成基板上线路被压伤而出现短路，影响基板的使用效果。
因此，现有的Mini LED基板存在线路易被压伤的技术问题，需要改进。
发明内容
本申请实施例提供一种基板和基板的制备方法，用以缓解现有的Mini LED基板中线路易被压伤的技术问题。
本申请提供一种基板的制备方法，包括：
提供衬底；
在所述衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路，所述发光器件绑定端子位于基板的发光器件绑定区内，所述像素驱动电路位于所述基板的驱动电路区内；
在所述发光器件绑定端子远离所述衬底的一侧形成防刮层，所述防刮层覆盖所述像素驱动电路，在所述防刮层中图案化形成暴露所述发光器件绑定端子的第一过孔；
通过丝网印刷法在所述第一过孔内填充焊膏；
剥离所述防刮层，将发光器件通过所述焊膏与所述发光器件绑定端子绑定。
在本申请的基板的制备方法中，所述防刮层包括无机材料、有机复合材料、有机无机复合材料、以及熔点低于阈值的金属材料中的至少一种。
在本申请的基板的制备方法中，所述防刮层包括正性光敏材料或负性光敏材料。
在本申请的基板的制备方法中，所述防刮层包括光敏性聚酰亚胺。
在本申请的基板的制备方法中，剥离所述防刮层的步骤，包括：采用准分子激光作为光源照射所述防刮层，将所述防刮层剥离。
在本申请的基板的制备方法中，在所述发光器件绑定端子远离所述衬底的一侧依次形成反射层和防刮层的步骤，包括：形成厚度大于3微米的防刮层。
在本申请的基板的制备方法中，在所述衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路的步骤，包括：在所述衬底上依次形成第一金属层、栅绝缘层、有源层和第二金属层，所述第一金属层图案化形成所述像素驱动电路中各晶体管的栅极，所述第二金属层图案化形成所述发光器件绑定端子和所述各晶体管的源漏极。
在本申请的基板的制备方法中，在所述发光器件绑定端子远离所述衬底的一侧形成防刮层的步骤之前，还包括：在所述基板的芯片绑定区内形成芯片绑定端子。
在本申请的基板的制备方法中，所述发光器件包括Mini LED或Micro LED。
本申请还提供一种基板，采用上述任一项所述的基板的制备方法制成。
有益效果：本申请提供一种基板和基板的制备方法，该制备方法包括：提供衬底；在所述衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路，所述发光器件绑定端子位于基板的发光器件绑定区内，所述像素驱动电路位于所述基板的驱动电路区内；在所述发光器件绑定端子远离所述衬底的一侧形成防刮层，所述防刮层覆盖所述像素驱动电路，在所述防刮层中图案化形成暴露所述发光器件绑定端子的第一过孔；通过丝网印刷法在所述第一过孔内填充焊膏；剥离所述防刮层，将发光器件通过所述焊膏与所述发光器件绑定端子绑定。本申请在填充焊膏之前，先形成一层防刮层，使得丝网印刷时基板的驱动电路区中形成像素驱动电路的各信号线不会被压伤，在填充焊膏后，将防刮层剥离，实现了在不影响基板性能的同时防止基板上线路被压伤。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本申请实施例提供的基板的制备方法的流程示意图。
图2为本申请实施例提供的基板的平面结构示意图。
图3为本申请实施例提供的基板的制备方法的第一阶段示意图。
图4为本申请实施例提供的基板的制备方法的第二阶段示意图。
图5为本申请实施例提供的基板的制备方法的第三阶段示意图。
图6为本申请实施例提供的基板的制备方法的第四阶段示意图。
图7为本申请实施例提供的基板的制备方法的第五阶段示意图。
图8为本申请实施例提供的基板的制备方法的第六阶段示意图。
图9为本申请实施例提供的基板的制备方法的第七阶段示意图。
图10为本申请实施例提供的基板的制备方法的第八阶段示意图。
图11为本申请实施例提供的背光模组的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本申请实施例提供一种基板和基板的制备方法，用以缓解现有的Mini LED基板中线路易被压伤的技术问题。
如图1所示，本申请提供一种基板的制备方法，包括：
S101：提供衬底；
S102：在衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路，发光器件绑定端子位于基板的发光器件绑定区内，像素驱动电路位于基板的驱动电路区内；
S103：在发光器件绑定端子远离衬底的一侧形成防刮层，防刮层覆盖像素驱动电路，在防刮层中图案化形成暴露发光器件绑定端子的第一过孔；
S104：通过丝网印刷法在第一过孔内填充焊膏；
S105：剥离防刮层，将发光器件通过焊膏与发光器件绑定端子绑定。
如图2所示，为本申请实施例提供的基板的平面结构示意图，基板包括芯片绑定区(图未示出)、驱动电路区200以及发光器件绑定区300。基板上设置有阵列排布的多个发光器件绑定区300，每个发光器件绑定区300内形成有发光器件绑定端子162，其中发光器件绑定端子162包括第一绑定部分1621和第二绑定部分1622，在形成发光器件绑定端子162后，先通过丝网印刷法透过钢网在第一绑定部分1621和第二绑定部分1622之间的第一过孔内填充焊膏，然后再将发光器件通过焊膏与发光器件绑定端子162绑定，实现与基板的固定。对应每个发光器件，均设置有对应的像素驱动电路来驱动发光器件发光，像素驱动电路设置在驱动电路区200内，驱动电路区200与发光器件绑定区300相邻，在基板中也呈阵列排布。芯片绑定区位于基板的边缘区域，芯片绑定区内设置有驱动芯片，用于给每个像素驱动电路提供电信号，以使像素驱动电路工作来驱动发光器件发光。
基板自下而上包括衬底、第一金属层、栅绝缘层、有源层和第二金属层，为方便表示，图2中仅示出了第一金属层和第二金属层，其中第一金属层图案化形成了多条信号线，包括第一扫描线51、第二扫描线52、第三扫描线53、第四扫描线54以及存储电容的第一极板55，第二金属层也图案化形成多条信号线，包括第一数据线61、电源高电位信号线62、第二数据线63、感测线64、第三数据线65、电源高电位信号线66以及存储电容的第二极板67，此外，第二金属层在发光器件绑定区300内形成发光器件绑定端子162。在驱动电路区200内，第一金属层形成的各信号线与第二金属层形成的各信号线在衬底上的投影存在多处交叠区域，交叠区域的厚度相对于其他区域较大，当通过丝网印刷法透过钢网在第一绑定部分1621和第二绑定部分1622之间的第一过孔内填充焊膏时，刮刀最易压伤交叠区域的信号线。本申请通过在填充焊膏之前，先形成一层防刮层，使得丝网印刷时基板的驱动电路区中形成像素驱动电路的各信号线不会被压伤，在填充焊膏后，将防刮层剥离，实现了在不影响基板性能的同时防止基板上线路被压伤。
下面结合图3至图10对该制备方法进行具体说明，其中图3和图10均为图2中沿A-A截面的膜层结构示意图。
在S101中，提供衬底。如图3至图10所示，本申请实施例提供的基板，包括芯片绑定区100、驱动电路区200以及发光器件绑定区300。如图3所示，衬底11可以是柔性衬底，也可以是刚性衬底，如玻璃等，本申请对衬底11的材质不做限制。
在S102中，在衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路，发光器件绑定端子位于基板的发光器件绑定区内，像素驱动电路位于基板的驱动电路区内。本实施例以基板在驱动电路区200内形成底栅结构的薄膜晶体管为例进行说明，如图4所示，在衬底11上依次制备第一金属层、栅绝缘层13、有源层14、欧姆接触层15和第二金属层16。
在衬底11与第一金属层之间，通常还设置有阻隔层和缓冲层(图未示出)，阻隔层的材料一般为氧化硅(SiOx)，用于阻挡外界的杂质粒子进入衬底11和隔绝水氧，缓冲层一般采用氮化硅(SiNx)，氮化硅具有较强的离子阻隔能力和很好的水氧隔绝能力，能有效防止杂质在热制程中扩散到薄膜晶体管中。
第一金属层形成在衬底11上，并在驱动电路区200内图案化形成薄膜晶体管的栅极123，在芯片绑定区100内图案化形成第一导电构件121，在发光器件绑定区300内图案化形成第二导电构件(图未示出)，第一导电构件121和第二导电构件可以是第一金属层中形成的各类信号线。第一金属层的材料包括铜、钼铜合金和钼铝合金中的至少一种。
栅绝缘层13形成在第一金属层上，栅绝缘层13的材料通常为氮化硅(SiNx)和氧化硅(SiOx)中的至少一种，并且可以是单层或多层结构。
有源层14形成在栅绝缘层13上，有源层14可以是非晶硅材料、多晶硅(a-Si)材料或金属氧化物半导体材料等，其中金属氧化物半导体可以包括铟锡氧化物、铟镓锌氧化物、铟锌锡氧化物、铟镓锌锡氧化物中的至少一种。
欧姆接触层15形成在有源层14上，第二金属层16形成在欧姆接触层15上。第二金属层16的材料包括铜、钼铜合金和钼铝合金中的至少一种。
如图5所示，在形成第二金属层16后，对有源层14、欧姆接触层15和第二金属层16图案化。
有源层14包括分别形成在芯片绑定区100、驱动电路区200和发光器件绑定区300中的三部分，其中位于驱动电路区200中的部分包括通过掺杂N型杂质离子或P型杂质离子而形成的源极区域和漏极区域、以及位于源极区域和漏极区域之间的沟道区域。
欧姆接触层15包括分别形成在芯片绑定区100、驱动电路区200和发光器件绑定区300中的三部分，其中在驱动电路区200的部分，分别形成在有源层14的源极区域和漏极区域上。
第二金属层16在驱动电路区200内图案化形成薄膜晶体管的源极163和漏极164，在芯片绑定区100内图案化形成芯片绑定端子161，在发光器件绑定区300内图案化形成发光器件绑定端子162，源极163和漏极164分别与有源层14的源极区域和漏极区域连接，芯片绑定端子161通过过孔与第一导电构件121连接。
通过上述步骤，在基板的芯片绑定区100内形成了芯片绑定端子161，在基板的驱动电路区200内形成了驱动电路，在基板的发光器件绑定区300内形成了发光器件绑定端子162。
上述实施例以底栅结构的薄膜晶体管进行说明，但不限于此，也可以形成顶栅结构的薄膜晶体管，此时，有源层14形成在衬底11与第一金属层之间。
如图6所示，钝化层17形成在第二金属层上，且为整层设置，钝化层17的材料通常为氮化硅(SiNx)和氧化硅(SiOx)中的至少一种，并且可以是单层或多层结构。在钝化层17形成后，在芯片绑定区100和发光器件绑定区300内均形成有过孔。
如图7所示，在钝化层17上形成有电极层，图案化形成电极18，电极18位于芯片绑定区100内，通过钝化层17中过孔与芯片绑定端子161连接。
在S103中，在发光器件绑定端子远离衬底的一侧形成防刮层，防刮层覆盖像素驱动电路，在防刮层中图案化形成暴露发光器件绑定端子的第一过孔。
如图8所示，防刮层20的材料包括无机材料、有机复合材料、有机无机复合材料、以及熔点低于阈值的金属材料中的至少一种，可以是这些材料形成的单层，也可以是其中两种或多种材料形成的复合膜层。防刮层20对应基板的驱动电路区200设置，驱动电路区200内形成有像素驱动电路，包括第一金属层和第二金属层16图案化形成的交叠设置的多条信号线，此外，防刮层20也可以为整层设置的结构，延伸覆盖整个衬底11所在的区域，仅在发光器件绑定区300内存在第一过孔，其他区域都被防刮层20覆盖保护。防刮层20的厚度大于3微米。
在一种实施例中，防刮层20包括正性光敏材料或负性光敏材料。当防刮层20为正性光敏材料，在形成第一过孔时，对发光器件绑定端子162位置进行曝光，其他部分不曝光，然后显影时对应发光器件绑定端子162所在位置形成第一过孔，当防刮层20为负性光敏材料，在形成第一过孔时，对发光器件绑定端子162位置不曝光，其他部分进行曝光，然后同样地显影时对应发光器件绑定端子162所在位置形成第一过孔。
防刮层20的材料优选为光敏性聚酰亚胺，则在显影去除第一过孔内的材料时，可采用多种不同的显影液进行去除。
在一种实施例中，在47摄氏度下，用质量分数比为1:1:1的乙醇胺、N-甲基吡咯烷酮和水混合形成显影液，对曝光后的防刮层20进行2.5分钟的显影，形成第一过孔。
在一种实施例中，在47摄氏度下，用质量分数比为4:1:1的乙醇胺、N-甲基吡咯烷酮和水混合形成显影液，对曝光后的防刮层20进行1.5分钟的显影，形成第一过孔。
在一种实施例中，用浓度为10％的四甲基氢氧化铵溶液，对曝光后的防刮层20进行18分钟的显影，形成第一过孔。
在一种实施例中，在发光器件绑定端子162远离衬底11的一侧，先形成反射层19，然后再形成防刮层20，然后对反射层19和防刮层20图案化形成第一过孔，第一过孔位于发光器件绑定区300内，且将发光器件绑定端子162暴露出。在形成第一过孔时，先形成反射层19和防刮层20，再同时在该区域形成第一过孔。此外，钝化层17在该位置的过孔，也可以是与反射层19和防刮层20一起形成。
在后续与发光器件绑定后，发光器件发出的光遇到其他部件后会发射回来，由于基板设置有反射层19，反射回的光在照射到反射层19上时，又会被反射回去，因此提高了光线的利用率。反射层19采用反射率高的材料制成。
在S104中，通过丝网印刷法在第一过孔内填充焊膏。
如图9所示，第一过孔内填充有焊膏30，具体可以是锡膏。在填充时，在基板上先设置一钢网，钢网的网格与第一过孔对应，然后在钢网相对的两侧各设置一刮刀，两刮刀来回交替向钢网的另一侧进行印刷工作，带动焊膏30也从基板的一侧从另一侧移动，在焊膏30被刮刀带动移动到第一过孔处时，焊膏30会从钢网上对应的网格处掉落至第一过孔中，最终使得焊膏30会填充至第一过孔中。
在S105中，剥离防刮层，将发光器件通过焊膏与发光器件绑定端子绑定。
如图10所示，在填充好焊膏30后，将防刮层20进行剥离。剥离时，可以采用准分子激光作为光源照射防刮层20，将防刮层20剥离，也可以采用干刻工艺将防刮层20刻蚀去除，具体去除方法根据材料的特性而定，凡能对防刮层20进行剥离的工艺均在本申请的保护范围内。
在采用准分子激光照射剥离时，由于准分子激光具有高能量密度，在照射防刮层20时，激光在基板其他膜层中损失较少，在到达防刮层20与反射层19的交界处时，被防刮层20吸收，使防刮层20温度升高发生热分解，从而达到防刮层20从基板其他膜层上剥离的目的。此外，由于反射层19的高反射性，激光会被反射层19反射，因此进一步增强了激光剥离的效果，增加了产品信赖性。以防刮层20为聚酰亚胺为例，采用准分子激光作为光源照射防刮层20时，可以采用波长为308纳米的准分子激光作为光源，准分子激光的能量密度阈值为160mj/cm2，此种设置既能保证防刮层20可以完全与其他膜层剥离，又不会因能量过高对其他膜层造成损伤。
在防刮层20去除后，将发光器件40通过焊膏30与发光器件绑定端子162绑定，发光器件包括Mini LED或Micro LED器件。绑定完成后将基板暂存一段时间后，再进行回流焊接等其他工序，完成基板的制作。
本申请的制备方法中，在填充焊膏之前，先形成一层防刮层，形成保护，使得丝网印刷时基板的驱动电路区中的各线路不会被压伤，在填充焊膏后，将防刮层剥离，使得反射层暴露出来，又不会影响基板的反射率，因此实现了对防刮和降低反射率的兼顾。
本申请还提供一种基板，采用上述任一项所述的制备方法制成。通过在填充焊膏之前，先形成一层防刮层，使得丝网印刷时基板的驱动电路区中形成像素驱动电路的各信号线不会被压伤，在填充焊膏后，将防刮层剥离，实现了在不影响基板性能的同时防止基板上线路被压伤。
如图11所示，本申请还提供一种背光模组，该背光模组包括基板201、发光器件202、胶框203、扩散板204、反射片205和光学膜片206，发光器件202与基板201绑定，其中基板201由上述任一项所述的制备方法制成，发光器件202为Mini LED或Micro LED器件，作为背光模组中的背光源。
在后续与液晶显示面板组装后，液晶显示面板通过粘结层固定在背光模组的胶框203上，背光模组中设置在基板201上的发光器件202发出的光线21，经由扩散板204、反射片205和光学膜片206后，照射到液晶显示面板上，光线21先通过液晶显示面板的下偏光片变成偏振光，液晶面板通过TFT的开关作用，给每个像素分别输入不同大小的数据信号电压，液晶分子在不同电压下旋转的状态不同，因此对偏振光的透过程度也不同，最后经由上偏光片出射的光线亮度也不同，以此来实现多灰阶的画面显示。
在小尺寸的背光模组中，仅设置一块基板201，在中大尺寸的背光模组中，使用多块基板201进行拼接，例如在分辨率为7680x4320的8K产品中，液晶显示面板上一个分区通常包括多个像素，背光模组由12个基板201拼接形成，所有发光器件202形成多个背光单元，每块基板201中包括432个背光单元，每个背光单元包括4个串联的LED器件，每块基板201中的驱动电路对该基板中的发光器件202进行单独驱动，单独控制发光，单独为每个分区内的像素提供背光，相对于采用整面驱动的背光模组，分区驱动的背光模组亮度控制更加灵活，发光效果更好。
本申请的背光模组中，本申请在填充焊膏之前，先形成一层防刮层，使得丝网印刷时基板的驱动电路区中形成像素驱动电路的各信号线不会被压伤，在填充焊膏后，将防刮层剥离，实现了在不影响基板性能的同时防止基板上线路被压伤。
本申请的基板，除了应用在背光模组外，还可以直接应用在显示面板中，形成MiniLED显示面板或Micro LED显示面板，此时发光器件作为显示面板中的各子像素。为此，本申请还提供一种显示面板，包括上述任一实施例所述的基板。本申请的显示面板在填充焊膏之前，先形成一层防刮层，使得丝网印刷时基板的驱动电路区中形成像素驱动电路的各信号线不会被压伤，在填充焊膏后，将防刮层剥离，实现了在不影响基板性能的同时防止基板上线路被压伤。
根据以上实施例可知：
本申请提供一种基板和基板的制备方法，该制备方法包括：提供衬底；在衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路，发光器件绑定端子位于基板的发光器件绑定区内，像素驱动电路位于基板的驱动电路区内；在发光器件绑定端子远离衬底的一侧形成防刮层，防刮层覆盖像素驱动电路，在防刮层中图案化形成暴露发光器件绑定端子的第一过孔；通过丝网印刷法在第一过孔内填充焊膏；剥离防刮层，将发光器件通过焊膏与发光器件绑定端子绑定。本申请在填充焊膏之前，先形成一层防刮层，使得丝网印刷时基板的驱动电路区中形成像素驱动电路的各信号线不会被压伤，在填充焊膏后，将防刮层剥离，实现了在不影响基板性能的同时防止基板上线路被压伤。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种基板和基板的制备方法进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种基板的制备方法，其特征在于，包括：
提供衬底；
在所述衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路，所述发光器件绑定端子位于基板的发光器件绑定区内，所述像素驱动电路位于所述基板的驱动电路区内；
在所述发光器件绑定端子远离所述衬底的一侧形成防刮层，所述防刮层覆盖所述像素驱动电路，在所述防刮层中图案化形成暴露所述发光器件绑定端子的第一过孔；
通过丝网印刷法在所述第一过孔内填充焊膏；
剥离所述防刮层，将发光器件通过所述焊膏与所述发光器件绑定端子绑定。
2.如权利要求1所述的基板的制备方法，其特征在于，所述防刮层包括无机材料、有机复合材料、有机无机复合材料、以及熔点低于阈值的金属材料中的至少一种。
3.如权利要求2所述的基板的制备方法，其特征在于，所述防刮层包括正性光敏材料或负性光敏材料。
4.如权利要求3所述的基板的制备方法，其特征在于，所述防刮层包括光敏性聚酰亚胺。
5.如权利要求1所述的基板的制备方法，其特征在于，剥离所述防刮层的步骤，包括：采用准分子激光作为光源照射所述防刮层，将所述防刮层剥离。
6.如权利要求1所述的基板的制备方法，其特征在于，在所述发光器件绑定端子远离所述衬底的一侧依次形成反射层和防刮层的步骤，包括：形成厚度大于3微米的防刮层。
7.如权利要求1所述的基板的制备方法，其特征在于，在所述衬底一侧制备发光器件绑定端子和驱动发光器件发光的像素驱动电路的步骤，包括：在所述衬底上依次形成第一金属层、栅绝缘层、有源层和第二金属层，所述第一金属层图案化形成所述像素驱动电路中各晶体管的栅极，所述第二金属层图案化形成所述发光器件绑定端子和所述各晶体管的源漏极。
8.如权利要求1所述的基板的制备方法，其特征在于，在所述发光器件绑定端子远离所述衬底的一侧形成防刮层的步骤之前，还包括：在所述基板的芯片绑定区内形成芯片绑定端子。
9.如权利要求1所述的基板的制备方法，其特征在于，所述发光器件包括Mini LED或Micro LED。
10.一种基板，其特征在于，采用权利要求1至9任一项所述的基板的制备方法制成。
CN202010945145.4A 2020-09-10 2020-09-10 基板和基板的制备方法 Active CN112071830B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010945145.4A CN112071830B (zh) 2020-09-10 2020-09-10 基板和基板的制备方法
PCT/CN2020/128634 WO2022052293A1 (zh) 2020-09-10 2020-11-13 基板和基板的制备方法
US17/252,156 US20220320383A1 (en) 2020-09-10 2020-11-13 Substrate and method of manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010945145.4A CN112071830B (zh) 2020-09-10 2020-09-10 基板和基板的制备方法

Publications (2)

Publication Number Publication Date
CN112071830A true CN112071830A (zh) 2020-12-11
CN112071830B CN112071830B (zh) 2021-09-03

Family

ID=73663369

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010945145.4A Active CN112071830B (zh) 2020-09-10 2020-09-10 基板和基板的制备方法

Country Status (3)

Country Link
US (1) US20220320383A1 (zh)
CN (1) CN112071830B (zh)
WO (1) WO2022052293A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701114A (zh) * 2020-12-23 2021-04-23 惠州市华星光电技术有限公司 背光装置及其制作方法
CN113539127A (zh) * 2021-07-09 2021-10-22 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN114171563A (zh) * 2021-11-30 2022-03-11 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
US11988921B1 (en) * 2022-12-31 2024-05-21 Tcl China Star Optoelectronics Technology Co., Ltd. Light boards, methods of manufacturing a light board, and spliced display devices

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078550A (zh) * 2013-03-27 2014-10-01 深圳市邦贝尔电子有限公司 采用丝网印刷工艺进行固晶的led封装方法
CN109103166A (zh) * 2018-09-18 2018-12-28 惠州雷通光电器件有限公司 一种发光二极管显示面板
US20190302917A1 (en) * 2018-03-27 2019-10-03 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
CN110767795A (zh) * 2019-12-27 2020-02-07 华引芯（武汉）科技有限公司 一种微型led发光器件及其制备方法
CN111128942A (zh) * 2019-12-04 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种微发光二极管显示基板及其制备方法
CN111354774A (zh) * 2020-03-23 2020-06-30 京东方科技集团股份有限公司 显示基板、其制备方法及显示装置
CN111554783A (zh) * 2020-05-27 2020-08-18 佛山市国星光电股份有限公司 一种led阵列基板的制备方法、led阵列基板、面板及设备
CN111564453A (zh) * 2020-05-14 2020-08-21 Tcl华星光电技术有限公司 背板、背板的制备方法和背光模组

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104078550A (zh) * 2013-03-27 2014-10-01 深圳市邦贝尔电子有限公司 采用丝网印刷工艺进行固晶的led封装方法
US20190302917A1 (en) * 2018-03-27 2019-10-03 Shaoher Pan Integrated light-emitting pixel arrays based devices by bonding
CN109103166A (zh) * 2018-09-18 2018-12-28 惠州雷通光电器件有限公司 一种发光二极管显示面板
CN111128942A (zh) * 2019-12-04 2020-05-08 深圳市华星光电半导体显示技术有限公司 一种微发光二极管显示基板及其制备方法
CN110767795A (zh) * 2019-12-27 2020-02-07 华引芯（武汉）科技有限公司 一种微型led发光器件及其制备方法
CN111354774A (zh) * 2020-03-23 2020-06-30 京东方科技集团股份有限公司 显示基板、其制备方法及显示装置
CN111564453A (zh) * 2020-05-14 2020-08-21 Tcl华星光电技术有限公司 背板、背板的制备方法和背光模组
CN111554783A (zh) * 2020-05-27 2020-08-18 佛山市国星光电股份有限公司 一种led阵列基板的制备方法、led阵列基板、面板及设备

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701114A (zh) * 2020-12-23 2021-04-23 惠州市华星光电技术有限公司 背光装置及其制作方法
CN113539127A (zh) * 2021-07-09 2021-10-22 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN114171563A (zh) * 2021-11-30 2022-03-11 武汉华星光电半导体显示技术有限公司 显示面板和显示装置
US11988921B1 (en) * 2022-12-31 2024-05-21 Tcl China Star Optoelectronics Technology Co., Ltd. Light boards, methods of manufacturing a light board, and spliced display devices

Also Published As

Publication number Publication date
WO2022052293A1 (zh) 2022-03-17
US20220320383A1 (en) 2022-10-06
CN112071830B (zh) 2021-09-03

Similar Documents

Publication Publication Date Title
CN112071830B (zh) 基板和基板的制备方法
JP6253617B2 (ja) 発光装置および電子機器
TWI329758B (en) Liquid crystal display device and method of fabricating the same
CN101114657B (zh) 显示面板、掩模及其制造方法
CN1945856B (zh) 半导体器件及其制造方法
JP4342217B2 (ja) 表示装置用アレイ基板及びその製造方法
JP4472238B2 (ja) 剥離方法および半導体装置の作製方法
US11302869B2 (en) Manufacturing method of via-hole connection structure, array substrate and manufacturing method thereof, display device and manufacturing method thereof
CN113724590A (zh) 可拉伸显示面板
US11489028B2 (en) Display substrate, method for fabricating the same, and display device
US20220115473A1 (en) Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device
US20230139734A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Apparatus
CN111326082B (zh) 背板单元及其制造方法、显示装置
US20210296373A1 (en) Display device and method of fabricating display device
KR100690001B1 (ko) 액정표시소자 및 그 제조방법
CN111564453B (zh) 背板、背板的制备方法和背光模组
US20070153170A1 (en) Method of fabricating pixel structure
US20210318617A1 (en) Backplane unit and its manufacturing method and display device
TWI323513B (en) Display panel and method for manufacturing thin film transistor substrate thereof
CN115280497A (zh) 显示装置
JP2006215062A (ja) 液晶表示パネル、液晶表示装置、および液晶表示パネルの製造方法
CN111796456A (zh) 背板和背板的制备方法
JP2004205551A (ja) 画像表示パネル、フォトマスク、画像表示装置、画像表示パネルを製造する方法
KR101023292B1 (ko) 액정표시장치 제조방법
KR20030034402A (ko) 배선용 식각액, 이를 이용한 배선의 제조 방법 및 이를포함하는 박막 트랜지스터 어레이 기판의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant