CN112068632A - 一种高精度电压基准电路 - Google Patents

Abstract

本发明涉及集成电路技术领域，涉及一种高精度电压基准电路。所述电路包括：误差放大器、动态补偿电路、输出及过流保护电路以及带隙基准电路；带隙基准电路与误差放大器相连，并为误差放大器提供参考电压；输出及过流保护电路包括PMOS沟道场效应管以及NMOS沟道场效应管，误差放大器驱动PMOS管；误差放大器与动态补偿电路相连，动态补偿电路驱动N沟道场效应管。通过使用上述动态补偿电路避免使用输出负载电容，达到了加快电路的响应速度，实现输出高稳定性的目的。基于输出电流采样管和输出调整管构成的简单过流保护电路，实现在发生输出过流时拉高输出PMOS管的栅极电位，减小输出电流，保护电路不被损坏的目的，实现电路的高可靠性。

Description

一种高精度电压基准电路

技术领域

本发明涉及集成电路技术领域，具体涉及一种高精度电压基准电路。

背景技术

电压基准电路是集成电路的一个重要门类，也可作为集成电路中一个模块使用。

电压基准通常都是基于带隙基准结构来设计的，因为带隙基准能够将两个分别具有正温度系数和负温度系数的电压进行叠加，从而形成一个零温度系数的输出电压。带隙基准输出通常只有一点几伏，要达到3V或者更高输出电压，必须在结构上进行改进。

目前，常见的一种电压基准电路包括了一个高增益的运放OPA、两个分压电阻R1、R2，另外还有一个输出MOS管；其中运放OPA的一端输入为常见带隙基准电压Vbg，R1和R2中间分压值为另外一个输入端；这种结构通过采用比例采样和负反馈的方式实现指定电压输出Vout。

发明内容

有鉴于此，本发明实施例提供了一种高精度电压基准电路，以解决现有技术中的问题。

根据第一方面，本发明实施例提供了一种高精度电压基准电路，所述电路包括：误差放大器、动态补偿电路、输出及过流保护电路以及带隙基准电路；所述带隙基准电路与所述误差放大器相连，并为所述误差放大器提供参考电压；

所述输出及过流保护电路包括PMOS沟道场效应管以及NMOS沟道场效应管，所述误差放大器驱动所述PMOS管；

所述误差放大器与所述动态补偿电路相连，所述动态补偿电路驱动所述N沟道场效应管。

可选的，所述误差放大器为NMOS输入差分对的折叠共源共栅运算放大器，所述误差放大器的同相输入端为输出电压的反馈信号和所述带隙基准电路提供的参考电压，所述误差放大器的输出端驱动所述PMOS的栅极。

可选的，所述动态补偿电路包括电压比较器CMP和运算放大器AMP，所述电压比较器CMP的输出端与所述输出及过流保护电路中的NMOS管的栅极相连。

可选的，所述电压比较器CMP和所述运算放大器AMP的结构相同，具体包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管。

可选的，所述输出及过流保护电路包括所述PMOS管、所述NMOS管、分压电阻R0和R1；

所述误差放大器的输出电压经过所述分压电阻R0和R1的分压后反馈至所述误差放大器的同相输入端。

可选的，所述输出及过流保护电路还包括：第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第三NMOS管、第四NMOS管、第五NMOS管以及电阻R2。

可选的，所述带隙基准电路包括第十PMOS管、启动电流源CS、电阻R3、电阻R4、电阻R5、电阻R6、三极管Q0、三极管Q1和运算放大器OPA。

可选的，所述电阻R3和电阻R6支持熔丝调节，所述电阻R3的一端与所述启动电流源CS和所述第十PMOS管的连接端相连，所述电阻R3的另一端与所述电阻R4和电阻R5的连接端相连，所述电阻R4的另一端连接所述电阻R6，所述电阻R6和电阻R5分别于三极管Q0和三极管Q1相连，所述电阻R4和所述电阻R6的连接端以及所述电阻R5和所述三极管Q1的连接端分别与所述运算放大器OPA的输入端相连，所述运算放大器OPA的输出端与所述第十PMOS管的栅极相连；

所述启动电流源CS、所述第十PMOS和所述电阻R3的连接端输出参考电压。

可选的，所述电阻R3中包括m根熔丝，所述电阻R6中包括n根熔丝，m和n为正整数，m大于n。

通过提供上述结构的高精度电压基准电路，避免采用复杂的输出电压调节结构，通过采用两步熔丝调节技术，在带隙基准电路中设置两组共8位熔丝、在输出及过流保护电路中设置一组共8位熔丝；使得整个电压基准的输出温漂在-55℃～125℃范围内不超过1ppm/℃；同时可以使得输出电压精度达到2％以内；另外，采用由特殊结构运算放大器和电压比较器构成的动态补偿电路，避免使用输出负载电容，达到加快电路的响应速度，实现输出高稳定性的目的；避免采用复杂的过流保护电路，基于输出电流采样管和输出调整管构成的简单过流保护电路，实现在发生输出过流时拉高输出PMOS管的栅极电位，减小输出电流，保护保护电路不被损坏的目的，实现电路的高可靠性。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，并可依照说明书的内容予以实施，以下以本发明的较佳实施例并配合附图详细说明如后。

附图说明

图1是根据本发明实施例提供的高精度电压基准电路的结构示意图；

图2是根据本发明实施例提供的高精度电压基准电路中的部分结构的结构示意图；

图3是根据本发明实施例提供的电压比较器和运算放大器的一种可能的示意图；

图4是根据本发明实施例提供的输出及过流保护电路的示意图；

图5是根据本发明实施例提供的带隙基准电路的示意图。

具体实施方式

下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，其示出了本申请一个实施例提供的高精度电压基准电路的结构示意图，如图1所示，所述电路包括：误差放大器11、动态补偿电路12、输出及过流保护电路13以及带隙基准电路14；所述带隙基准电路14与所述误差放大器11相连，并为所述误差放大器11提供参考电压；

所述输出及过流保护电路13包括PMOS沟道场效应管以及NMOS沟道场效应管，所述误差放大器11驱动所述PMOS管；

所述误差放大器11与所述动态补偿电路12相连，所述动态补偿电路12驱动所述N沟道场效应管。

可选的，请参考图2，所述误差放大器11为NMOS输入差分对的折叠共源共栅运算放大器，所述误差放大器11的同相输入端为输出电压的反馈信号Voutf和所述带隙基准电路14提供的参考电压Vbg，所述误差放大器11的输出端驱动所述PMOS的栅极。实际实现时，误差放大器11可以由多个PMOS管和多个NMOS管组成，其详细连接关系如图2所示，本实施例在此不再赘述。

请参考图2，其示出了本申请一个实施例提供的动态补偿电路12的结构示意图，如图2所示，所述动态补偿电路12包括电压比较器CMP和运算放大器AMP，所述电压比较器CMP的输出端与所述输出及过流保护电路13中的NMOS管的栅极相连。

电压比较器CMP和运算放大器AMP的结构相同，比如，请参考图3，其示出了一种可能的结构示意图，具体包括：第一PMOS管P1、第二PMOS管P2、第三PMOS管P3、第四PMOS管P4、第一NMOS管N0、第二NMOS管N1。结合图3，在电压比较器CMP和运算放大器AMP中差分对的负载NMOS管的沟宽和沟长尺寸不同。CMP中两个NMOS管尺寸不同，N1比N0大，因此正常情况下OUT端是低电平，只有输出电压突然升高时CMP才会输出高电平。

动态补偿电路12的作用是加快电路的调整速度；其中运算放大器AMP的同相输入端VR在室温下约为0.4V，结合图2运算放大器AMP的作用是保持N10工作于饱和状态，通过控制N10的栅极电压，使N10的漏端保持0.4V；另外的电压比较器CMP的作用是当输出电压突然升高时，其同相输入端也升高，因此CMP的输出电压CMPout升高，打开输出及过流保护电路13中的NMOS，使得Vout被迅速拉低，从而使输出电压迅速下降，快速恢复为稳压值。

请参考图4，其示出了本申请一个实施例提供的输出及过流保护电路13的结构示意图，如图4所示，所述输出及过流保护电路13包括：所述PMOS管、所述NMOS管、分压电阻R0和R1；

所述误差放大器11的输出电压经过所述分压电阻R0和R1的分压后反馈至所述误差放大器的同相输入端。

结合图4从误差放大器11输出的信号EAout直接输入到输出调整管PMOS的栅极；而输出电压Vout经过R0、R1两个电阻分压后的电压Voutf反馈到误差放大器11的同相输入端；名称为NMOS管子的栅电压CMPout是动态补偿电路12中电压比较器CMP的输出信号。R0可以支持熔丝调节。

可选的，所述输出及过流保护电路13还包括：第五PMOS管P5、第六PMOS管P6、第七PMOS管P7、第八PMOS管P8、第九PMOS管P9、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5以及电阻R2。其中，各个器件的连接关系详见图4。如图所示，P5是输出电流采样管。当输出电流过大或是短路时，P6的源端电压下降，P7的栅极电压也下降，P6电流增大，N4的栅极电压升高，N4有电流流过，该电流通过P8和P9构成的电流镜从P8流出，把输出调整管PMOS的栅极电压拉高，使输出电流减小，保护电路不被损坏。

结合图5，其示出了本申请一个实施例提供的带隙基准电路14的结构示意图，如图5所示，所述带隙基准电路14包括第十PMOS管、启动电流源CS、电阻R3、电阻R4、电阻R5、电阻R6、三极管Q0、三极管Q1和运算放大器OPA。

如图5所示，所述电阻R3和电阻R6支持熔丝调节，所述电阻R3的一端与所述启动电流源CS和所述第十PMOS管的连接端相连，所述电阻R3的另一端与所述电阻R4和电阻R5的连接端相连，所述电阻R4的另一端连接所述电阻R6，所述电阻R6和电阻R5分别于三极管Q0和三极管Q1相连，所述电阻R4和所述电阻R6的连接端以及所述电阻R5和所述三极管Q1的连接端分别与所述运算放大器OPA的输入端相连，所述运算放大器OPA的输出端与所述第十PMOS管的栅极相连；

所述启动电流源CS、所述第十PMOS和所述电阻R3的连接端输出参考电压。

图5所示的带隙基准电路14中，R5的电压降和R4的电压降相同，R5电流是R4电流的2倍，因此Q1发射结电流密度是Q0发射结电流密度的48倍，从而估算出室温下R6的电压降是Vt*ln(48)≈100mV。

带隙基准电路中设置了两组熔丝，所述电阻R3中包括m根熔丝，所述电阻R6中包括n根熔丝，m和n为正整数，m大于n。实际实现时R6是粗调，只有1根熔丝，熔断该熔丝，带隙基准电路的电压约下降113mV；R3是细调，有7根熔丝，总的调节范围约为145mV，最低有效位的调节范围是约1mV。

设计时仿真得到PN结正向压降的负温度系数、两个不同电流密度双极晶体管基射极电压差值的正温度系数；通过设计合适的系数使得正负温度系数得到补偿，从而确定电阻值的选取。

仿真时当把带隙基准电路的输出电压调节到1.33V时带隙基准电路具有最好的温度系数，此时在室温条件下温度系数最小。通过调节熔丝使得输出电压温度系数最小。

图4所示的输出及过流保护电路13中，输出电压Vout通过R0和R1两个电阻分压反馈到误差放大器11，其中R0电阻是可以进行熔丝调节的。并且，结合上述各个附图，本申请的各个电路中共设计了多组熔丝，熔断这些熔丝可以使得输出电压降低0.3V或者升高0.35V，达到了提高输出电压的精度的效果。

需要补充说明的是，在上述实施例中，除特殊提及的标号外，其余器件的标号均以对应附图中的标号为准，也即各附图中的器件的标号相互独立。

通过提供上述结构的高精度电压基准电路，避免采用复杂的输出电压调节结构，通过采用两步熔丝调节技术，在带隙基准电路中设置两组共8位熔丝、在输出及过流保护电路中设置一组共8位熔丝；使得整个电压基准的输出温漂在-55℃～125℃范围内不超过1ppm/℃；同时可以使得输出电压精度达到2％以内；另外，采用由特殊结构运算放大器和电压比较器构成的动态补偿电路，避免使用输出负载电容，达到加快电路的响应速度，实现输出高稳定性的目的；避免采用复杂的过流保护电路，基于输出电流采样管和输出调整管构成的简单过流保护电路，实现在发生输出过流时拉高输出PMOS管的栅极电位，减小输出电流，保护保护电路不被损坏的目的，实现电路的高可靠性。

以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

以上所述实施例仅表达了本发明的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (9)

1.一种高精度电压基准电路，其特征在于，所述电路包括：误差放大器、动态补偿电路、输出及过流保护电路以及带隙基准电路；所述带隙基准电路与所述误差放大器相连，并为所述误差放大器提供参考电压；

所述输出及过流保护电路包括PMOS沟道场效应管以及NMOS沟道场效应管，所述误差放大器驱动所述PMOS管；

所述误差放大器与所述动态补偿电路相连，所述动态补偿电路驱动所述N沟道场效应管。

2.根据权利要求1所述的电路，其特征在于，所述误差放大器为NMOS输入差分对的折叠共源共栅运算放大器，所述误差放大器的同相输入端为输出电压的反馈信号和所述带隙基准电路提供的参考电压，所述误差放大器的输出端驱动所述PMOS的栅极。

3.根据权利要求1所述的电路，其特征在于，所述动态补偿电路包括电压比较器CMP和运算放大器AMP，所述电压比较器CMP的输出端与所述输出及过流保护电路中的NMOS管的栅极相连。

4.根据权利要求3所述的电路，其特征在于，所述电压比较器CMP和所述运算放大器AMP的结构相同，具体包括：第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第一NMOS管、第二NMOS管。

5.根据权利要求1所述的电路，其特征在于，所述输出及过流保护电路包括所述PMOS管、所述NMOS管、分压电阻R0和R1；

所述误差放大器的输出电压经过所述分压电阻R0和R1的分压后反馈至所述误差放大器的同相输入端。

6.根据权利要求5所述的电路，其特征在于，所述输出及过流保护电路还包括：第五PMOS管、第六PMOS管、第七PMOS管、第八PMOS管、第九PMOS管、第三NMOS管、第四NMOS管、第五NMOS管以及电阻R2。

7.根据权利要求1所述的电路，其特征在于，所述带隙基准电路包括第十PMOS管、启动电流源CS、电阻R3、电阻R4、电阻R5、电阻R6、三极管Q0、三极管Q1和运算放大器OPA。

8.根据权利要求7所述的电路，其特征在于，

所述电阻R3和电阻R6支持熔丝调节，所述电阻R3的一端与所述启动电流源CS和所述第十PMOS管的连接端相连，所述电阻R3的另一端与所述电阻R4和电阻R5的连接端相连，所述电阻R4的另一端连接所述电阻R6，所述电阻R6和电阻R5分别于三极管Q0和三极管Q1相连，所述电阻R4和所述电阻R6的连接端以及所述电阻R5和所述三极管Q1的连接端分别与所述运算放大器OPA的输入端相连，所述运算放大器OPA的输出端与所述第十PMOS管的栅极相连；

所述启动电流源CS、所述第十PMOS和所述电阻R3的连接端输出参考电压。

9.根据权利要求8所述的电路，其特征在于，所述电阻R3中包括m根熔丝，所述电阻R6中包括n根熔丝，m和n为正整数，m大于n。

Images