CN112054939A - 一种高精度时钟同步的精度测试方法和装置 - Google Patents
一种高精度时钟同步的精度测试方法和装置 Download PDFInfo
- Publication number
- CN112054939A CN112054939A CN202010899726.9A CN202010899726A CN112054939A CN 112054939 A CN112054939 A CN 112054939A CN 202010899726 A CN202010899726 A CN 202010899726A CN 112054939 A CN112054939 A CN 112054939A
- Authority
- CN
- China
- Prior art keywords
- node
- test
- clock node
- precision
- slave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/06—Generation of reports
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/0635—Clock or time synchronisation in a network
- H04J3/0638—Clock or time synchronisation among nodes; Internode synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/14—Arrangements for monitoring or testing data switching networks using software, i.e. software packages
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Computer Security & Cryptography (AREA)
- Environmental & Geological Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种高精度时钟同步的精度测试方法和装置,涉及时间同步精度测量分析技术领域。该方法包括:建立主时钟节点、从时钟节点和测试激励节点的连接关系;向测试激励节点下载同步精度测试程序,并通过测试激励节点对主时钟节点和从时钟节点进行时间同步精度测试,并将测试数据上报,获取测试数据并进行保存,对测试数据进行预设处理获得时间同步性能指标,实现了异构网络下的时钟同步方案,测试精度高,实现方式简单,降低了测试成本。
Description
技术领域
本发明涉及时间同步精度测量分析技术领域,尤其涉及一种高精度时钟同步的精度测试方法和装置。
背景技术
随着数字化、信息化以及智能化的趋势越来越明显,工业领域大量典型应用存在分布式实时性部署要求,如运动控制、过程控制、高清机器视觉、实时数据采集等。虽然这些场景在端部设备的应用细节上千差万别,但都要求承载相关业务流量的网络可以具备高精度时间同步的能力,各种时间同步方法应运而生,如基于原语层的时间同步、基于ELS帧的同步、基于IEEE1588协议的时间同步方案等等。但是这些时间同步方案的性能如何,如何进行测试是需要重点考虑的内容。尤其是对于异构网络来说,高精度的时间同步测试方案是影响整个系统性能的重要因素。现有技术方案一般采用时间测试仪与示波器联合的方式来对时间精度测试,目前市场上的时间测试仪的测试精度较低,并且设备复杂。
发明内容
本发明所要解决的技术问题是针对现有技术的不足,提供一种高精度时钟同步的精度测试方法和装置。
本发明解决上述技术问题的技术方案如下:
一种高精度时钟同步的精度测试方法,包括:S1,建立主时钟节点、从时钟节点和测试激励节点的连接关系;
S2,向所述测试激励节点下载同步精度测试程序,并通过所述测试激励节点对所述主时钟节点和所述从时钟节点进行时间同步精度测试,并将测试数据上报;
S3,获取所述测试数据并进行保存,对所述测试数据进行预设处理获得时间同步性能指标。
本发明的有益效果是:本方案建立主时钟节点、从时钟节点和测试激励节点的连接关系,向所述测试激励节点下载同步精度测试程序,并通过所述测试激励节点对所述主时钟节点和所述从时钟节点进行时间同步精度测试,并将测试数据上报,并对测试数据进行预设处理获得时间同步性能指标,尤其针对异构网络下的时钟同步方案,测试精度高,实现方式简单,降低了测试成本,并且还可适用于不同网络架构下的时钟同步精度测试。
例如,如果工程应用的话,不进行测试,是不知道性能如何的,不知道同步精度是否达到要求,如果能提前用这个系统进行测试,就可以提前验证功能,从而就降低了成本。
进一步地,所述S1具体包括:通过边界时钟节点或者透明时钟节点将所述主时钟节点与所述从时钟节点建立连接,将所述测试激励节点分别与所述主时钟节点和所述从时钟节点建立连接。
采用上述进一步方案的有益效果是:本方案根据边界时钟节点将所述主时钟节点与所述从时钟节点建立连接,通过边界时钟节点部分实现从时钟节点与主时钟节点的信息交互和信息同步。
进一步地,所述S1具体包括:将高精度时间柜作为所述主时钟节点,离所述主时钟节点最近的交换机作为所述边界时钟节点,其它交换机作为所述透明时钟节点,将网络中的用户节点作为所述从时钟节点;所述边界时钟节点同步于所述主时钟节点,所述从钟节点同步与所述边界时钟节点。
进一步地,所述S1还具体包括:通过所述主时钟节点的光模块与所述从时钟节点的光模块连接;
将所述测试激励节点的一个光模块通过光分路器分别与所述主时钟节点的光模块和所述从时钟节点的光模块建立连接。
采用上述进一步方案的有益效果是:本方案通过所述主时钟节点的光模块与所述从时钟节点的光模块连接,将边界时钟节点替换成光模块,用于实现从时钟节点与主时钟节点的信息交互和信息同步,使得时间误差更小,测试精度更高。测试激励节点到主从节点的链路减少了1个GTX和光模块,因此减小了链路可能存在的时延差,测试精度有所提高。
进一步地,所述S2具体包括:向所述测试激励节点下载同步精度测试程序,所述测试激励节点向所述主时钟节点和所述从时钟节点分别发送测试帧;
当所述主时钟节点和所述从时钟节点接收到所述测试帧时,读取所述测试帧,并将预设格式的测试数据分别回传给所述测试激励节点,并对所述测试数据进行上报。
采用上述进一步方案的有益效果是:本方案测试激励节点向主时钟节点和从时钟节点分别发送测试帧;主从时钟节点读取所述测试帧,并将预设格式的测试数据分别回传给测试激励节点,而不需要连接外部时钟同步测试仪,操作相比较现有技术更加简单。
进一步地,所述S2还具体包括:当所述主时钟节点接收到所述测试帧时,读取所述测试帧的测试帧编号,并输出到所述主时钟节点的时间寄存器模块中,所述时间寄存器模块将寄存器读数和所述测试帧编号按照预设格式回传给所述测试激励节点。
进一步地,所述S1之前还包括:将外部数据处理设备与所述主时钟节点和所述从时钟节点建立连接,并通过所述外部数据处理设备接收所述主时钟节点和所述从时钟节点的数据上报。
采用上述进一步方案的有益效果是:本方案外部数据处理设备接收所述主时钟节点和所述从时钟节点的数据上报,通过外部数据处理设备的MATLAB处理得到时间同步相关性能指标,如主从节点时间差最大值、平均值、方差等。
进一步地,所述S2之前还包括:向所述主时钟节点和所述从时钟节点下载预设工程程序,采集所述主时钟节点和所述从时钟节点之间的交互信号,通过所述交互信号判断所述主时钟节点和所述从时钟节点之间的同步交互功能逻辑是否正确,如果正确且同步交互稳定则执行步骤S2。
采用上述进一步方案的有益效果是:本方案通过所述交互信号判断所述主从时钟节点之间的同步交互功能逻辑进行判断,来确认主从节点之间的同步交互功能逻辑正确。
本发明解决上述技术问题的另一种技术方案如下:
一种存储介质,所述存储介质中存储有指令,当计算机读取所述指令时,使所述计算机执行如上述中任一方案所述的一种高精度时钟同步的精度测试方法。
一种高精度时钟同步的精度测试装置,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序,实现如上述中任一方案所述的一种高精度时钟同步的精度测试方法。
本发明的有益效果是:本方案建立主时钟节点、从时钟节点和测试激励节点的连接关系,向所述测试激励节点下载同步精度测试程序,并通过所述测试激励节点对所述主时钟节点和所述从时钟节点进行时间同步精度测试,并将测试数据上报,并对测试数据进行预设处理获得时间同步性能指标,尤其针对异构网络下的时钟同步方案,测试精度高,实现方式简单,降低了测试成本,并且还可适用于不同网络架构下的时钟同步精度测试。
本发明附加的方面的优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本发明实践了解到。
附图说明
图1为本发明的实施例提供的一种高精度时钟同步的精度测试方法的流程示意图;
图2为本发明的其他实施例提供的一种高精度时钟同步的精度测试装置结构框图;
图3为本发明的其他实施例提供的时间同步测试平台FPGA的示意图图;
图4为本发明的其他实施例提供的主时钟节点FPGA框图;
图5为本发明的其他实施例提供的从时钟节点FPGA框图;
图6为本发明的其他实施例提供的边界时钟节点FPGA框图;
图7为本发明的其他实施例提供的异构网络时钟同步精度测试框图;
图8为本发明的其他实施例提供的测试帧格式示意图;
图9为本发明的其他实施例提供的同步精度测试数据格式;
图10为本发明的其他实施例提供的同步周期为28.2ms时的主从节点同步精度测试结果示意图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实施例只用于解释本发明,并非用于限定本发明的范围。
本发明针对提出FC异构网络模型下的高精度时间同步方案进行时间同步精度测试,其系统时钟树如上图所示。整个系统包含三级时钟结构,高精度时间柜作为主时钟节点。系统中将离主时钟节点最近的交换机作为边界时钟,其它交换机作为透明时钟节点,网络中的用户节点作为普通从时钟节点。边界时钟同步于主时钟,普通从钟节点同步与边界时钟节点。
整个系统中最长时钟路径经过一级边界时钟积累,时钟偏移积累较少。透明时钟节点将自身转发时延予以记录并通知给从时钟节点,用以降低对时间同步精度的影响。时钟同步下时间同步方案同步精度评估方法如下,设时间同步精度为Pt,主时钟时间为Tm,从时钟时间为Ts,定义时间同步精度为主时钟时间与从时钟时间差值的最大值,即,
Pt=max(|Tm-Ts|),
系统同步精度误差包含:
主节点与GPS接收机之间的时间误差;边界时钟节点与主时钟节点之间的时间误差;从时钟节点与边界时钟节点之间的时间误差;从时钟节点给出的秒脉冲不整点抖动误差。
本发明结合上述应用场景及实现复杂度,按照功能区分,可以将系统框图分为三个部分,分别是主时钟节点部分、边界时钟节点部分、从时钟节点部分和UART部分。主时钟节点部分主要实现发送同步帧,同边界时钟完成交互和同步,同时能够接收时间精度测试激励,记录接收时刻给到UART。边界钟节点部分主要实现与主时钟节点交互和同步,并且作为从时钟节点的主时钟与从时钟节点完成交互和同步。从时钟节点部分主要实现同边界时钟完成交互和同步,同时能够接收时间精度测试激励,记录接收时刻给到UART。
如图1所示,为本发明实施例提供的一种高精度时钟同步的精度测试方法,包括:S1,建立主时钟节点、从时钟节点和测试激励节点的连接关系;
在某实施例中,如图3所示,主时钟节点、从时钟节点和测试激励节点的连接关系可以为:通过边界时钟节点将主时钟节点与从时钟节点建立连接,将测试激励节点分别与主时钟节点和从时钟节点建立连接。
各个节点的框图可以包括:主时钟节点模块实现框图,如图4所示,主时钟节点部分FPGA实现按功能可以分为四部分,分别是GTX接口、同步帧协议处理、本地计数器和RAM存储上报。两个GTX接口分别实现接收光模块数据和发送接收帧信息的功能;同步帧协议处理模块主要实现主时钟节点和边界时钟节点间帧信息的交互,进行帧解析;本地计数器主要实现对本地时钟的计数,三个计数器分别实现亚微纳秒、纳秒、秒的时间精度,并具有进位功能;RAM存储和上报主要实现将特定的计数器数值进行存储,同时能够上报到UART串口。
从时钟节点模块实现框图,如图5所示,从时钟节点部分FPGA实现按功能可以分为五部分,分别是GTX接口、同步帧协议处理、本地计数器、Offset计算和RAM存储上报。两个GTX接口分别实现接收光模块数据和发送接收帧信息的功能;同步帧协议处理模块主要实现边界时钟节点和从时钟节点间帧信息的交互,进行帧解析;本地计数器主要实现对本地时钟的计数,三个计数器分别实现亚微纳秒、纳秒、秒的时间精度,并具有进位功能;Offset模块计算时间相位偏差,offset计算模块记录并计算n个同步周期的时间相位偏差平均值后,配置给本地计数器。RAM存储和上报主要实现将特定的计数器数值进行存储,同时能够上报到UART串口。
从时钟节点模块实现框图,如图6所示,边界时钟节点部分FPGA实现按功能可以分为四部分,分别是GTX接口、同步帧协议处理、本地计数器和Offset计算。两个GTX接口分别实现同主时钟节点和从时钟发送接收帧信息的功能;同步帧协议处理模块主要实现主时钟节点同边界时钟及边界时钟节点和从时钟节点间帧信息的交互,进行帧解析;本地计数器主要实现对本地时钟的计数,三个计数器分别实现亚微纳秒、纳秒、秒的时间精度,并具有进位功能;Offset模块计算时间相位偏差,offset计算模块记录并计算n个同步周期的时间相位偏差平均值后,配置给本地计数器。
需要说明的是,上述实施例方案是基于FPGA平台加光模块的方式实现了时间同步方案的高精度测试,同时,不仅限于FPGA平台,若采用其他高计算能力平台,方法同样适用。
在某实施例中,主时钟节点、从时钟节点和测试激励节点的连接关系的优选方案还可以为:如图7所示,通过主时钟节点的光模块与从时钟节点的光模块连接;将测试激励节点的光模块通过光分路器分别与主时钟节点的光模块和从时钟节点的光模块建立连接。
在某实施例中,时间同步精度测试中要求测试激励节点发送的测试帧能够同时到达主从节点,测试激励节点到主节点和测试激励节点到从节点的链路之间的时延差越小则测试精度越高。测试激励节点与主从节点之间采用光纤分路器连接。测试激励节点到主从节点的链路减少了1个GTX和光模块,因此减小了链路可能存在的时延差,测试精度有所提高。
在某实施例中,按照测试方案分别正确连接主从节点、测试激励节点与主从节点之间的链路,确认无误后,可以分别采用三台电脑通过JTAG接口与主从节点和测试激励及测试激励节点连接,用于三个节点各自FPGA工程程序下载。测试激励节点可以通过串口与电脑连接用于输出测试数据。
在某实施例中,在S2之前还可以包括:给测试系统上电,其中,主从节点及测试激励节点板卡电源可以为直流12V;然后,分别先后完成主从节点FPGA程序下载,并通过Chipscope采集FPGA信号,确认主从节点之间的同步交互功能逻辑正确。
S2,向测试激励节点下载同步精度测试程序,并通过测试激励节点对主时钟节点和从时钟节点进行时间同步精度测试,并将测试数据上报;
需要说明的是,在某实施例中,待主从节点之间的同步交互稳定无误的正常工作数分钟后,通过JTAG接口向测试激励节点下载同步精度测试程序。一次测试测试帧的发送次数为一百万量级。测试完成后,对串口输出并保存的测试数据通过MATLAB处理得到时间同步相关性能指标,如主从节点时间差最大值、平均值、方差等。
在某实施例中,同步精度测试可以包括,测试节点随机间隔发送测试帧,测试帧帧格式如下,SOF和EOF为测试帧帧起始界定符和结束界定符,具体与FC帧相同。测试帧编号支持一百万次以内的同步精度测试。测试帧间隔范围为5ms~10ms,其中,测试帧可以如图8所示。
主从节点测试帧接收模块接收到测试帧后读取测试帧编号,同时将测试帧编号输出到时间寄存器模块,时间寄存器模块将寄存器读数和编号按照下列格式回传给测试激励节点。帧头为x“FF”表示一条测试数据的开始,类型为b0011表示主节点测试数据,b1100表示从节点测试数据,编号表示第n次测试的编号,阿秒、纳秒和秒字段表示该次测试主节点或从节点接收到测试帧的时间。其中同步精度测试数据格式如图9所示。
S3,获取测试数据并进行保存,对测试数据进行预设处理获得时间同步性能指标。其中预设处理可以是在外部数据处理设备上的通过MATLAB处理得到时间同步相关性能指标,如主从节点时间差最大值、平均值、方差等。外部数据处理设备可以是用于FPGA工程程序下载和测试数据分析的设备,例如外部PC设备。
在某一实施例中,通过本发明方案在同步周期为28.2ms时的主从节点同步精度测试中,如图10所示,本发明测试精度较其他测试方案精度较高,可到达10ns以内。
本方案建立主时钟节点、从时钟节点和测试激励节点的连接关系,向测试激励节点下载同步精度测试程序,并通过测试激励节点对主时钟节点和从时钟节点进行时间同步精度测试,并将测试数据上报,并对测试数据进行预设处理获得时间同步性能指标,尤其针对异构网络下的时钟同步方案,测试精度高,实现方式简单,降低了测试成本,并且还可适用于不同网络架构下的时钟同步精度测试。
优选地,在上述任意实施例中,S1具体包括:通过边界时钟节点和透明时钟节点将主时钟节点与从时钟节点建立连接,将测试激励节点分别与主时钟节点和从时钟节点建立连接。
本方案根据边界时钟节点将主时钟节点与从时钟节点建立连接,通过边界时钟节点部分实现从时钟节点与主时钟节点的信息交互和信息同步。
优选地,在上述任意实施例中,S1具体包括:将高精度时间柜作为主时钟节点,离主时钟节点最近的交换机作为边界时钟节点,其它交换机作为透明时钟节点,将网络中的用户节点作为从时钟节点;边界时钟节点同步于主时钟节点,从钟节点同步与边界时钟节点。
优选地,在上述任意实施例中,S1还具体包括:通过主时钟节点的光模块与从时钟节点的光模块连接;
将测试激励节点的一个光模块通过光分路器分别与主时钟节点的光模块和从时钟节点的光模块建立连接。
本方案通过主时钟节点的光模块与从时钟节点的光模块连接,将边界时钟节点替换成光模块,用于实现从时钟节点与主时钟节点的信息交互和信息同步,使得时间误差更小,测试精度更高。测试激励节点到主从节点的链路减少了1个GTX和光模块,因此减小了链路可能存在的时延差,测试精度有所提高。
优选地,在上述任意实施例中,S2具体包括:向测试激励节点下载同步精度测试程序,测试激励节点向主时钟节点和从时钟节点分别发送测试帧;
当主时钟节点和从时钟节点接收到测试帧时,读取测试帧,并将预设格式的测试数据分别回传给测试激励节点,并对测试数据进行上报。其中预设格式,可以如图9所示。
本方案测试激励节点向主时钟节点和从时钟节点分别发送测试帧;主从时钟节点读取测试帧,并将预设格式的测试数据分别回传给测试激励节点,而不需要连接外部时钟同步测试仪,操作相比较现有技术更加简单。
优选地,在上述任意实施例中,S2还具体包括:当主时钟节点接收到测试帧时,读取测试帧的测试帧编号,并输出到主时钟节点的时间寄存器模块中,时间寄存器模块将寄存器读数和测试帧编号按照预设格式回传给测试激励节点。
优选地,在上述任意实施例中,S1之前还包括:将外部数据处理设备与主时钟节点和从时钟节点建立连接,并通过外部数据处理设备接收主时钟节点和从时钟节点的数据上报。
本方案外部数据处理设备接收主时钟节点和从时钟节点的数据上报,通过外部数据处理设备的MATLAB处理得到时间同步相关性能指标,如主从节点时间差最大值、平均值、方差等。
优选地,在上述任意实施例中,S2之前还包括:向主时钟节点和从时钟节点下载预设工程程序,采集主时钟节点和从时钟节点之间的交互信号,通过交互信号判断主时钟节点和从时钟节点之间的同步交互功能逻辑是否正确,如果正确且同步交互稳定则执行步骤S2。其中。预设工程程序,可以包括各节点自己的FPGA工程程序。
本方案通过交互信号判断主从时钟节点之间的同步交互功能逻辑进行判断,来确认主从节点之间的同步交互功能逻辑正确。
在某一实施例中,一种存储介质,存储介质中存储有指令,当计算机读取指令时,使计算机执行如上述中任一实施例的一种高精度时钟同步的精度测试方法。
在某一实施例中,如图2所示,一种高精度时钟同步的精度测试装置,该装置包括:存储器11,用于存储计算机程序;
处理器12,用于执行计算机程序,实现如上述中任一实施例的一种高精度时钟同步的精度测试方法。
可以理解,在一些实施例中,可以包含如上述各实施例中的部分或全部可选实施方式。
需要说明的是,上述各实施例是与在先方法实施例对应的产品实施例,对于产品实施例中各可选实施方式的说明可以参考上述各方法实施例中的对应说明,在此不再赘述。
读者应理解,在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中,对上述术语的示意性表述不必针对的是相同的实施例或示例。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
在本申请所提供的几个实施例中,应该理解到,所揭露的装置和方法,可以通过其它的方式实现。例如,以上所描述的方法实施例仅仅是示意性的,例如,步骤的划分,仅仅为一种逻辑功能划分,实际实现时可以有另外的划分方式,例如多个步骤可以结合或者可以集成到另一个步骤,或一些特征可以忽略,或不执行。
上述方法如果以软件功能单元的形式实现并作为独立的产品销售或使用时,可以存储在一个计算机可读取存储介质中。基于这样的理解,本发明的技术方案本质上或者说对现有技术做出贡献的部分,或者该技术方案的全部或部分可以以软件产品的形式体现出来,该计算机软件产品存储在一个存储介质中,包括若干指令用以使得一台计算机设备(可以是个人计算机,服务器,或者网络设备等)执行本发明各个实施例方法的全部或部分步骤。而前述的存储介质包括:U盘、移动硬盘、只读存储器(ROM,Read-OnlyMemory)、随机存取存储器(RAM,RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到各种等效的修改或替换,这些修改或替换都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种高精度时钟同步的精度测试方法,其特征在于,包括:
S1,建立主时钟节点、从时钟节点和测试激励节点的连接关系;
S2,向所述测试激励节点下载同步精度测试程序,并通过所述测试激励节点对所述主时钟节点和所述从时钟节点进行时间同步精度测试,并将测试数据上报;
S3,获取所述测试数据并进行保存,对所述测试数据进行预设处理获得时间同步性能指标。
2.根据权利要求1所述的一种高精度时钟同步的精度测试方法,其特征在于,所述S1具体包括:通过边界时钟节点或者透明时钟节点将所述主时钟节点与所述从时钟节点建立连接,将所述测试激励节点分别与所述主时钟节点和所述从时钟节点建立连接。
3.根据权利要求2所述的一种高精度时钟同步的精度测试方法,其特征在于,所述S1具体包括:将高精度时间柜作为所述主时钟节点,离所述主时钟节点最近的交换机作为所述边界时钟节点,其它交换机作为所述透明时钟节点,将网络中的用户节点作为所述从时钟节点;所述边界时钟节点同步于所述主时钟节点,所述从钟节点同步与所述边界时钟节点。
4.根据权利要求1所述的一种高精度时钟同步的精度测试方法,其特征在于,所述S1还具体包括:通过所述主时钟节点的光模块与所述从时钟节点的光模块连接;
将所述测试激励节点的一个光模块通过光分路器分别与所述主时钟节点的光模块和所述从时钟节点的光模块建立连接。
5.根据权利要求1-4所述的一种高精度时钟同步的精度测试方法,其特征在于,所述S2具体包括:向所述测试激励节点下载同步精度测试程序,所述测试激励节点向所述主时钟节点和所述从时钟节点分别发送测试帧;
当所述主时钟节点和所述从时钟节点接收到所述测试帧时,读取所述测试帧,并将预设格式的测试数据分别回传给所述测试激励节点,并对所述测试数据进行上报。
6.根据权利要求5所述的一种高精度时钟同步的精度测试方法,其特征在于,所述S2还具体包括:当所述主时钟节点接收到所述测试帧时,读取所述测试帧的测试帧编号,并输出到所述主时钟节点的时间寄存器模块中,所述时间寄存器模块将寄存器读数和所述测试帧编号按照预设格式回传给所述测试激励节点。
7.根据权利要求1-3任一项所述的一种高精度时钟同步的精度测试方法,其特征在于,所述S1之前还包括:将外部数据处理设备与所述主时钟节点和所述从时钟节点建立连接,并通过所述外部数据处理设备接收所述主时钟节点和所述从时钟节点的数据上报。
8.根据权利要求1-3任一项所述的一种高精度时钟同步的精度测试方法,其特征在于,所述S2之前还包括:向所述主时钟节点和所述从时钟节点下载预设工程程序,采集所述主时钟节点和所述从时钟节点之间的交互信号,通过所述交互信号判断所述主时钟节点和所述从时钟节点之间的同步交互功能逻辑是否正确,如果正确且同步交互稳定则执行步骤S2。
9.一种存储介质,其特征在于,所述存储介质中存储有指令,当计算机读取所述指令时,使所述计算机执行如权利要求1至8中任一项所述的一种高精度时钟同步的精度测试方法。
10.一种高精度时钟同步的精度测试装置,其特征在于,包括:
存储器,用于存储计算机程序;
处理器,用于执行所述计算机程序,实现如权利要求1至8中任一项所述的一种高精度时钟同步的精度测试方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010899726.9A CN112054939A (zh) | 2020-08-31 | 2020-08-31 | 一种高精度时钟同步的精度测试方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010899726.9A CN112054939A (zh) | 2020-08-31 | 2020-08-31 | 一种高精度时钟同步的精度测试方法和装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112054939A true CN112054939A (zh) | 2020-12-08 |
Family
ID=73606748
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010899726.9A Pending CN112054939A (zh) | 2020-08-31 | 2020-08-31 | 一种高精度时钟同步的精度测试方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112054939A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112702239A (zh) * | 2020-12-29 | 2021-04-23 | 中国航空工业集团公司西安飞机设计研究所 | 一种分布式测试系统的自动测试方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101388741A (zh) * | 2008-10-24 | 2009-03-18 | 中国科学院计算技术研究所 | 一种用于计算机网络的高精度时间同步设备、系统及方法 |
CN101527608A (zh) * | 2009-04-22 | 2009-09-09 | 哈尔滨工业大学 | 基于网络化测控lxi系统的ieee1588同步精度测试装置 |
CN103634239A (zh) * | 2012-08-22 | 2014-03-12 | 中兴通讯股份有限公司 | 分组时钟网节点的频偏估算方法及装置 |
US20140247839A1 (en) * | 2013-01-17 | 2014-09-04 | Paul Kingsley | Time synchronization in distributed network testing equipment |
CN104079364A (zh) * | 2014-06-19 | 2014-10-01 | 北京航空航天大学 | 一种分布式实时测试系统时钟同步方法 |
US20150131682A1 (en) * | 2013-11-14 | 2015-05-14 | Cisco Technology, Inc. | Method to detect suboptimal performance in boundary clocks |
CN104678291A (zh) * | 2015-02-10 | 2015-06-03 | 电信科学技术第五研究所 | 一种数字同步网节点时钟设备性能自动测试平台 |
EP3166241A1 (en) * | 2015-11-05 | 2017-05-10 | Robert Bosch Gmbh | Monitoring clock synchronization status in an ethernet-based network |
US20190059066A1 (en) * | 2016-02-23 | 2019-02-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Time Synchronization Between Nodes Connected by a Wireless Network |
CN109445330A (zh) * | 2018-10-22 | 2019-03-08 | 西安微电子技术研究所 | 一种基于光接口的万兆高精度时钟同步交换模块及交换方法 |
CN109714124A (zh) * | 2018-12-29 | 2019-05-03 | 中国科学院空间应用工程与技术中心 | 用于测试系统的时间同步系统及方法 |
CN111245545A (zh) * | 2020-01-08 | 2020-06-05 | 中国船舶重工集团公司第七二四研究所 | 一种基于光纤链路的高精度触发同步方法 |
WO2020164100A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 时钟同步的方法和装置 |
-
2020
- 2020-08-31 CN CN202010899726.9A patent/CN112054939A/zh active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101388741A (zh) * | 2008-10-24 | 2009-03-18 | 中国科学院计算技术研究所 | 一种用于计算机网络的高精度时间同步设备、系统及方法 |
CN101527608A (zh) * | 2009-04-22 | 2009-09-09 | 哈尔滨工业大学 | 基于网络化测控lxi系统的ieee1588同步精度测试装置 |
CN103634239A (zh) * | 2012-08-22 | 2014-03-12 | 中兴通讯股份有限公司 | 分组时钟网节点的频偏估算方法及装置 |
US20140247839A1 (en) * | 2013-01-17 | 2014-09-04 | Paul Kingsley | Time synchronization in distributed network testing equipment |
US20150131682A1 (en) * | 2013-11-14 | 2015-05-14 | Cisco Technology, Inc. | Method to detect suboptimal performance in boundary clocks |
CN104079364A (zh) * | 2014-06-19 | 2014-10-01 | 北京航空航天大学 | 一种分布式实时测试系统时钟同步方法 |
CN104678291A (zh) * | 2015-02-10 | 2015-06-03 | 电信科学技术第五研究所 | 一种数字同步网节点时钟设备性能自动测试平台 |
EP3166241A1 (en) * | 2015-11-05 | 2017-05-10 | Robert Bosch Gmbh | Monitoring clock synchronization status in an ethernet-based network |
US20190059066A1 (en) * | 2016-02-23 | 2019-02-21 | Telefonaktiebolaget Lm Ericsson (Publ) | Time Synchronization Between Nodes Connected by a Wireless Network |
CN109445330A (zh) * | 2018-10-22 | 2019-03-08 | 西安微电子技术研究所 | 一种基于光接口的万兆高精度时钟同步交换模块及交换方法 |
CN109714124A (zh) * | 2018-12-29 | 2019-05-03 | 中国科学院空间应用工程与技术中心 | 用于测试系统的时间同步系统及方法 |
WO2020164100A1 (zh) * | 2019-02-15 | 2020-08-20 | 华为技术有限公司 | 时钟同步的方法和装置 |
CN111245545A (zh) * | 2020-01-08 | 2020-06-05 | 中国船舶重工集团公司第七二四研究所 | 一种基于光纤链路的高精度触发同步方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112702239A (zh) * | 2020-12-29 | 2021-04-23 | 中国航空工业集团公司西安飞机设计研究所 | 一种分布式测试系统的自动测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3905554A1 (en) | Time synchronization method and electronic device | |
US9426284B2 (en) | Methods, systems, and computer readable media for call flow analysis using comparison level indicators | |
US20090089623A1 (en) | Event timing analyzer for a system of instruments and method of analyzing event timing in a system of intruments | |
US7814387B2 (en) | Circuit state scan-chain, data collection system and emulation and verification method | |
CN108092854B (zh) | 基于iec61375协议的列车级以太网设备的测试方法及装置 | |
CN103392311B (zh) | 主控装置、从属装置以及时刻同步方法 | |
Poirier et al. | Accurate offline synchronization of distributed traces using kernel-level events | |
KR20150133220A (ko) | 스큐가 있는 다중 레인 통신 링크에서의 타임스탬프 보정 | |
US8060847B2 (en) | Clock model for formal verification of a digital circuit description | |
CN112054939A (zh) | 一种高精度时钟同步的精度测试方法和装置 | |
CN110708133A (zh) | 一种基于fpga的系统内时钟同步和时间同步的方法及装置 | |
CN111181800A (zh) | 测试数据处理方法、装置、电子设备及存储介质 | |
CN1804648B (zh) | 自动测试装置校准因子的递增产生 | |
CN112702231B (zh) | 一种网络延时的测量方法及系统 | |
CN114328122A (zh) | 一种io全生命周期时延监测方法及相关装置 | |
CN100334846C (zh) | 一种基于通用pc的高精度网络时延测量方法 | |
CN114167829B (zh) | 一种时钟同步测试方法以及装置 | |
CN104408001B (zh) | 高精度多路数据同步采集装置 | |
CN113704045B (zh) | 一种时钟同步测试方法、系统及芯片 | |
JP2012021981A (ja) | 複合的に時間測定を行う方法および装置 | |
CN115796091A (zh) | Fpga仿真验证平台的多fpga全局同步触发方法及系统 | |
CN114884605A (zh) | 基于fpga实现网络节点时间同步的方法 | |
CN110492961B (zh) | 高精度的过程层以太网交换机系统时间同步方法和系统 | |
US20120240128A1 (en) | Memory Access Performance Diagnosis | |
CN100468997C (zh) | 抖动图形产生装置及方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |