CN112042127A - 用于跨多个空间上分开的级来执行模数转换的系统和方法 - Google Patents

用于跨多个空间上分开的级来执行模数转换的系统和方法 Download PDF

Info

Publication number
CN112042127A
CN112042127A CN201980028558.1A CN201980028558A CN112042127A CN 112042127 A CN112042127 A CN 112042127A CN 201980028558 A CN201980028558 A CN 201980028558A CN 112042127 A CN112042127 A CN 112042127A
Authority
CN
China
Prior art keywords
time
asic
signal
digital converter
delta modulator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980028558.1A
Other languages
English (en)
Inventor
S·F·乌祖诺夫
E·D·托泰夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP18164336.2A external-priority patent/EP3547542A1/en
Priority claimed from EP18164296.8A external-priority patent/EP3547541A1/en
Application filed by Koninklijke Philips NV filed Critical Koninklijke Philips NV
Publication of CN112042127A publication Critical patent/CN112042127A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/52—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00
    • G01S7/52017—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S15/00 particularly adapted to short-range imaging
    • G01S7/52023—Details of receivers
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B11/00—Transmission systems employing sonic, ultrasonic or infrasonic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M3/00—Conversion of analogue values to or from differential modulation
    • H03M3/30—Delta-sigma modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明提供了一种用于将模拟信号从探头传输到远程处理单元的信号处理系统。该系统包括：在探头处的第一ASIC，其适于接收模拟探头信号。第一ASIC包括异步sigma‑delta调制器，其中，异步sigma‑delta调制器适于：接收模拟探头信号；并且输出二进制比特流。该系统还包括：在远程处理单元处的第二ASIC，其适于接收二进制比特流。异步还可以包括时间增益函数电路，第一ASIC还可以包括多路复用器，第二ASIC还可以包括时间数字转换器。时间数字转换器可以是流水线型时间数字转换器。

Description

用于跨多个空间上分开的级来执行模数转换的系统和方法
技术领域
本发明涉及信号处理领域，并且更具体地涉及在超声系统内跨多个空间上分开的级的信号处理的领域。
背景技术
在超声探头的构造中，需要高电压技术来驱动声换能器元件并且放大所接收的信号。然而，这些高电压技术不适于实现较复杂的功能(例如，模数转换(ADC)和数字信号处理(DSP))，这仅仅是由于这些技术节点中的晶体管的大特征尺寸，这导致过高的面积和功耗、以及过低的速度。该问题推动朝向包含最小功能的高电压集成电路的系统选择，最小功能足以将信号传输到能够执行所需的信号处理以便生成超声图像的单独的低电压集成电路。低电压集成电路意味着小特征尺寸的晶体管，其可以在速度和功耗方面具有最先进的能力，同时保持其小尺寸。
通常，高电压集成电路位于超声探头本身内，而低电压集成电路位于经由电缆连接到探头的后端处理单元内。因此，由高电压集成电路接收的模拟信号必须在高电压集成电路与低电压集成电路之间传播。由于必须保持信号完整性以便在接收端处对其正确地解读，因此模拟信号传播本质上是困难的。这因以下各项而进一步复杂化：沿着电缆的可变传播距离、互连电缆线内的信号耗散以及多个干扰信号的存在。另外，新兴的应用通常需要在2D配置下的增加数量的超声换能器，这进而导致必须被传播到后端处理系统的采集数据通道的数量的增加。
另外，必须考虑通常在前端用于减少以模拟方式被传输到后端的数据量的模拟波束成形的限制。在最大动态范围、空间分辨率和最大帧速率方面，模拟波束成形对可实现性能带来了限制。
最后，所有数据都必须以稳健的方式被传输到波束成形器。对于许多非多路复用通道，由于需要许多并行电缆，因此这可能是困难且昂贵的过程。由于声探头中的大数量的通道，因此在单条线路上尽可能地多路复用更多的通道是有益的；然而，存在与多个模拟信号的多路复用相关联的许多困难。
因此，需要提供用于将模拟信号从一个集成电路传播到另一个集成电路而不需要大量的额外硬件的稳健手段。
发明内容
本发明由权利要求来限定。
根据依据本发明的一个方面的示例，提供了一种用于将模拟信号从探头传输到远程处理单元的信号处理系统，包括：
在所述探头处的第一ASIC，其适于接收模拟探头信号，其中，所述第一ASIC包括：
异步sigma-delta调制器，其中，所述异步sigma-delta调制器适于：
接收所述模拟探头信号；并且
输出二进制比特流；
在所述远程处理单元处的第二ASIC，其适于接收所述二进制比特流。
探头(例如，超声探头)适于接收模拟信号。探头形成信号处理系统的一部分，信号处理系统的另一部分是远程处理单元，远程处理单元通常与探头分开一定的可变距离。在一些应用中，远程处理单元可以与探头位于同一壳体内，并且甚至可以占用同一印刷电路板(PCB)；然而，在其他应用中，远程处理单元可以与探头分开若干米的电缆。
保持模拟信号的完整性对于使用远程处理单元可靠地解读由探头接收的信号是至关重要的。准确的解读对于诸如超声之类的医学应用尤其重要。当传播模拟信号时，尤其在那些模拟信号是弱的情况下或者在多个模拟信号正被并行传播并且遭受干扰的情况下，通常难以保持信号完整性。此外，在相当大的距离上传播模拟信号是昂贵的，因为这需要阻抗匹配，阻抗匹配进而将取决于电缆的类型和长度。
通过对模拟信号执行异步sigma-delta调制，模拟信号被转换为数字时域信号，其中幅度信息被编码在时域中，从而允许以更大的稳健性并且以对干扰的更低敏感性来将信号传播到远程处理单元。另外，能够以稳健的方式实现对所有个体换能器的大规模并行读出；然而，在第一ASIC中执行模拟读出和数字化的替代方式更加难以实现。
根据依据本发明的一个方面的示例，提供了一种用于将模拟信号从探头传输到远程处理单元的信号处理系统(100)，包括：
在所述探头处的第一ASIC，其适于接收从对象内的成像深度采集的模拟探头信号，其中，所述第一ASIC包括：
异步sigma-delta调制器，其中，所述异步sigma-delta调制器适于：
接收所述模拟探头信号；并且
输出二进制比特流；
在所述远程处理单元处的第二ASIC，其适于接收所述二进制比特流，并且其中：
所述异步sigma-delta调制器包括：
时间增益函数电路，其适于基于所述成像深度来改变所述异步sigma-delta调制器的时间增益函数，其中，所述时间增益函数适于：
控制所述异步sigma-delta调制器的反馈增益，从而控制所述异步sigma-delta调制器的动态范围。
异步sigma-delta调制器通常能够被编程为适应传入信号的大动态范围。然而，由于超声信号的性质(其中，较长的信号采集窗口导致较小的信号幅度)，因此通常不能够以固定的动态范围覆盖所有传入信号幅度。
通过在异步sigma-delta调制器的反馈环路内提供具有可调整时间增益函数的时间增益函数电路，能够控制异步sigma-delta调制器的动态范围，使得瞬时(在每个控制设置下)动态范围针对预期传入信号的幅度被调整。因此，可以通过时间增益函数电路来随着时间调整异步sigma-delta调制器的动态范围。通常，由于与时间和给定扫描深度的关系，所以随着时间执行调整。然而，调整也可以由用户例如以非时间同步的方式完成，以便将当前动态范围优化为期望观看属性，例如降低可检测的信号水平以对较小的深度进行成像。
在一个实施例中，信号处理系统还包括数据通道，所述数据通道适于将二进制比特流从第一ASIC传播到第二ASIC。
数据通道可以跨可变距离来传播二进制比特流，这取决于应用。例如，在典型的超声系统中，远程处理单元可以与探头位于同一PCB上，这意味着数据通道将仅覆盖短距离。替代地，在超声导管的情况下，数据通道可以适于跨若干米来传播二进制比特流，以便到达远程处理单元。
在一些实施例中，第一ASIC以大于或等于1.8V(例如，2.5V)的电压进行操作，并且其中，第二ASIC以小于或等于1.8V(例如，1.1V)的电压进行操作。
以这种方式，能够在第一ASIC上容纳具有较高电压要求的部件，而在第二ASIC上容纳具有较低电压要求的那些部件，从而消除对通过全部以相同的电压来操作各个部件而牺牲他们的效率的需求。另外，第一ASIC与第二ASIC之间的这种划分提供了用于以对于它们的操作所需的高电压(例如，75V)来驱动和偏置超声换能器的能力。
在一种布置中，异步sigma-delta调制器包括低噪声放大器。
以这种方式，能够放大低幅度信号(例如，朝向采集窗口的结束而采集的深度超声反射信号)，而不显著降低信噪比。通过将低噪声放大器集成到异步sigma-delta调制器中，能够降低信号处理系统的复杂度和实现成本。
在另外的布置中，异步sigma-delta调制器还包括与以下各项连接的反馈电容器：
低噪声放大器的输出；以及
低噪声放大器的输入。
因此，可以通过反馈电容器将LNA配置为电荷或电流积分器。可以将反馈信息以电流或电荷形式添加在LNA输入处，这取决于由LNA在该输入节点处提供的虚拟接地。
在一个实施例中，异步sigma-delta调制器还包括低通滤波器。
在各个实施例中，异步sigma-delta调制器还包括异步二进制量化器。
在一种布置中，异步sigma-delta调制器包括反馈数模转换器。
以这种方式，通过低通滤波器的特性和异步量化器的迟滞，能够控制异步sigma-delta调制器环路内的信号的相移，使得自激振荡达到大于或等于输入信号频带的奈奎斯特频率的10倍的频率，从而减少由于高幅度输入信号而进入信号频带的杂散信号的数量。
在一些布置中，第一ASIC还包括声换能器元件，其中，声换能器元件适于接收传入声信号并且输出声信号。替代地，声换能器是电连接到第一ASIC的单独的换能器元件，例如压电换能器。
在一个实施例中，第二ASIC包括解调器。
以这种方式，第二ASIC可以基于由异步sigma-delta调制器生成的二进制比特流来提取信息，例如由第一ASIC接收的声信号的幅度。
在另外的实施例中，解调器适于：
接收二进制比特流；并且
输出经重构的模拟信号；以及
第二ASIC还包括：适于接收经重构的模拟信号的模数转换器。
在各个实施例中：
探头是超声探头；并且
远程处理单元是后端信号处理单元。
以这种方式，能够通过将由探头接收的声超声信号转换为二进制比特流来将这些信号可靠地传输到远程处理单元。这种传输可以发生在各种距离内，这取决于应用。例如，在常规超声系统中，探头和远程处理单元可以位于同一探头壳体内；然而，在超声导管中，探头和远程处理单元可以分开若干米的电缆。
根据依据本发明的一个方面的示例，提供了一种用于将模拟信号从探头传输到远程处理单元的方法，该方法包括：
在探头处的第一ASIC处接收模拟信号；
对模拟信号执行异步sigma-delta调制，从而生成二进制比特流；以及
在远程处理单元处的第二ASIC处从数据通道接收二进制比特流。
根据依据本发明的一个方面的示例，提供了一种用于将模拟信号从探头传输到远程处理单元的方法，该方法包括：
在探头处的第一ASIC处接收来自对象内的成像深度的模拟信号；
通过异步sigma-delta调制器对模拟信号执行异步sigma-delta调制，从而生成二进制比特流；以及
在远程处理单元处的第二ASIC处从数据通道接收二进制比特流，并且其中：
对模拟信号执行异步sigma-delta调制包括：
基于成像深度来改变异步sigma-delta调制器的时间增益函数，其中，时间增益函数适于：
控制异步sigma-delta调制器的反馈增益，从而控制异步sigma-delta调制器的动态范围。
在一个实施例中，模拟信号包括超声信号。
根据依据本发明的一个方面的示例，提供了一种包括计算机程序代码单元的计算机程序，当所述计算机程序在计算机上运行时，所述计算机程序代码单元适于实现上述方法。
根据依据本发明的一个方面的示例，提供了一种异步sigma-delta调制器，其中，所述异步sigma-delta调制器包括：
时间增益函数电路，其适于改变所述异步sigma-delta调制器的时间增益函数，其中，所述时间增益函数适于：
控制所述异步sigma-delta调制器的反馈增益，从而控制所述异步sigma-delta调制器的动态范围。
在一个实施例中，所述时间增益函数电路包括具有开关电流阵列的数模转换器，所述开关电流阵列包括：
多个电流源，其中，每个电流源提供不同的电流；
多个开关，其中，每个开关连接到电流源，并且其中：
当开关处于闭合位置中时，相关联的电流源被启用；并且
当开关处于打开位置中时，相关联的电流源被停用；以及
控制接口，其适于控制多个开关的位置。
ASDM的反馈信号通常被实现为由输出的二进制状态或电荷源(例如，电容器)来控制的电流，电荷源是通过LNA反馈中的积分电容器来放电的，而放电过程同样通过输出二进制状态来控制。
以这种方式，时间增益函数可以通过在每个位置中的多个开关来控制。通过将电流源实现为使得每个电流是不同的，能够通过时间增益函数来实现异步sigma-delta调制器的多种动态范围。
在另外的实施例中，控制接口包括适于接收用户输入的用户接口。
在又一实施例中，用户输入包括针对多个开关中的每个开关的位置的指定。
在另一或另外的实施例中，用户输入包括异步sigma-delta调制器的期望动态范围。
以这种方式，用户能够手动地改变异步sigma-delta调制器的动态范围。这可以直接发生，例如选择开关电流阵列中的哪些开关应当打开或闭合，或者这可以通过用户的间接选择而发生，例如选择期望功能，期望功能进而导致开关电流阵列的开关位置的改变。
在一种布置中，多个电流源各自包括开关电容器。
根据依据本发明的一个方面的示例，提供了一种用于控制异步sigma-delta调制器的动态范围的系统，该系统包括：
根据前述权利要求中的任一项所述的异步sigma-delta调制器；以及
幅度检测器，其适于向异步sigma-delta调制器提供控制信号，其中，控制信号适于改变时间增益函数电路的时间增益函数。
在一个实施例中，异步sigma-delta调制器包括控制器，该控制器适于基于控制信号来自动地改变时间增益函数电路的时间增益函数。
以这种方式，能够将异步sigma-delta调制器的时间增益函数以及因此动态范围的改变完全自动化。
在一种布置中，幅度检测器包括计数器。
在一个实施例中，幅度检测器适于接收异步sigma-delta调制器的输出。
在另外的实施例中，控制信号是基于异步sigma-delta调制器的输出的幅度的。
通过直接检测异步sigma-delta调制器的输出的幅度，能够将响应于传入信号而对异步sigma-delta调制器的动态范围的调整更加准确地自动化，从而提高输出信号的准确度。此外，异步sigma-delta调制器反馈环路还可以防止来自大输入信号的过载，或者可以与增益提升相结合地使用，以便实现对来自较大深度的小信号的接收。
替代地，可以在传递到异步sigma-delta调制器环路中的量化器之前对信号执行幅度检测，因为此时的信号幅度将与输入信号的幅度成比例。
在一些实施例中，该系统还包括与异步sigma-delta调制器和幅度检测器串联连接的低通滤波器。
在各种布置中，该系统还包括超声换能器。
根据依据本发明的一个方面的示例，提供了一种用于控制异步sigma-delta调制器的动态范围的方法，该方法包括：
获得模拟信号；
对所述模拟信号执行异步sigma-delta调制，从而生成二进制比特流；
基于所述异步sigma-delta调制器的信号来改变所述异步sigma-delta调制器内的时间增益函数电路的时间增益函数；
基于所述时间增益函数来控制所述异步sigma-delta调制器的反馈增益，从而控制所述异步sigma-delta调制器的所述动态范围。
在一个实施例中，控制时间增益函数电路的时间增益函数包括：
对二进制比特流执行幅度检测，从而生成输出幅度数据；
基于输出幅度数据来生成控制信号；以及
基于控制信号来改变时间增益函数电路的时间增益函数。
根据依据本发明的一个方面的示例，提供了一种用于执行模数转换的系统，该系统包括：
探头，其具有第一ASIC，其中，所述第一ASIC适于：
接收模拟信号；并且
输出包括异步时域脉冲的二进制比特流；
处理单元，其具有第二ASIC，其中，所述第二ASIC包括时间数字转换器，所述时间数字转换器适于：
接收所述二进制比特流；并且
基于时间数字转换来从所述二进制比特流生成数字输出；以及
数据通道，其适于将所述二进制比特流从所述第一ASIC传播到所述第二ASIC，其中，所述第一ASIC和所述第二ASIC在空间上是分开的。
探头(例如，超声探头)适于接收模拟信号。探头形成信号处理系统的一部分，信号处理系统的另一部分是处理单元，处理单元通常与探头分开一定的可变距离。在一些应用中，远程处理单元可以与探头位于同一壳体内，并且甚至可以占用同一PCB；然而，在其他应用中，远程处理单元可以与探头分开若干米的电缆。
保持模拟信号的完整性对于使用处理单元可靠地解读由探头接收的信号是至关重要的。这在诸如超声之类的医学应用的情况下尤其重要。当传播模拟信号时，尤其在那些模拟信号是弱的情况下或者在多个模拟信号正被并行传播并且遭受干扰的情况下，通常难以保持信号完整性。此外，在相当大的距离上传播模拟信号是昂贵的，因为这需要阻抗匹配，阻抗匹配进而将取决于电缆的类型和长度。
通过处理模拟信号以便生成幅度信息可以被编码在其中的数字时域信号，能够使信号以更大的稳健性并且以对干扰的更低敏感性传播到远程处理单元。数字时域信号然后可以由远程处理单元使用时间数字转换来解读，以便生成用于解读原始模拟信号的数字数据，而没有模拟信号传播的困难。通过在远程处理单元处采用时间数字转换来执行解码，能够将时域信号直接数字化。
在一个实施例中，时间数字转换器包括流水线型时间数字转换器，所述流水线型时间数字转换器包括：
粗糙时间数字转换器，其中，所述粗糙时间数字转换器适于：
接收所述二进制比特流；并且
输出：
粗糙数字输出；以及
粗糙残留时间；以及
精细时间数字转换器块，其适于接收所述粗糙残留时间，其中，所述精细时间数字转换器块包括：
串联连接的一个或多个精细时间数字转换器，每个适于：
从所述串联中的先前的精细或粗糙时间数字转换器接收传入残留时间；
将传出残留时间输出到所述串联中的后续精细时间数字转换器；并且
输出精细数字输出。
在一个实施例中，第一ASIC包括异步sigma-delta调制器。
以这种方式，能够将模拟信号转换为二进制比特流而无需时钟信号，从而减少用于将模拟信号转换为数字时域信号所需的部件的数量。
在一些实施例中，异步sigma-delta调制器包括低噪声放大器。
以这种方式，能够放大低幅度信号(例如，朝向采集窗口的结束而采集的深度超声反射信号)，而不显著降低信噪比。
在一种布置中，异步sigma-delta调制器包括低通滤波器。
在各种布置中，异步sigma-delta调制器包括异步量化器。
在一个实施例中，异步sigma-delta调制器包括数模转换器。
以这种方式，能够控制异步sigma-delta调制器环路内的信号的相移，使得自激振荡达到大于或等于输入信号频带的奈奎斯特频率的10倍的频率，从而减少由于高幅度输入信号而进入信号频带的杂散信号的数量。
在一个实施例中，第一ASIC以大于或等于1.8V(例如，2.5V)的电压进行操作。
在一种布置中，第二ASIC以小于或等于1.8V(例如，1.1V)的电压进行操作。
以这种方式，能够在第一ASIC上容纳具有较高电压要求的部件，而在第二ASIC上容纳具有较低电压要求的那些部件，从而消除对于通过全部以相同的电压来操作各个部件而牺牲他们的效率的需求。
在一个实施例中，数据通道包括单线路传播通道。
根据依据本发明的一个方面的示例，提供了一种用于跨探头和远程处理单元来对模拟信号执行模数转换的方法，该方法包括：
在探头处的第一ASIC处获得模拟信号；
使用第一ASIC来处理模拟信号，从而基于模拟信号来生成二进制比特流，其中，二进制比特流包括异步时域脉冲；
将二进制比特流从第一ASIC传播到处理单元处的第二ASIC，其中，第二ASIC在空间上是与第一ASIC分开的；
通过被容纳在第二ASIC上的时间数字转换器来对二进制比特流执行时间数字转换，从而生成数字输出。
在一个实施例中，使用第一ASIC来处理模拟信号包括对模拟信号执行异步sigma-delta调制。
在一些实施例中，将二进制比特流从第一ASIC传播到第二ASIC包括执行单线路传播。
在一种布置中，模拟信号包括超声信号。
根据依据本发明的一个方面的示例，提供了一种包括计算机程序代码单元的计算机程序，当计算机程序在计算机上运行时，计算机程序代码单元适于实现上述方法。
根据依据本发明的一个方面的示例，提供了一种用于对分别来自单独通道的多个模拟信号进行多路复用的方法，该方法包括：
获得多个模拟信号，每个模拟信号是从单独通道获得的，其中，每个单独通道与通道标识符相关联；
对多个模拟信号中的每个模拟信号执行异步sigma-delta调制，从而基于多个模拟信号来生成多个量化时域信号，其中，每个量化时域信号包括一个或多个边沿定时事件，边沿定时事件与量化时域信号内的信号边沿有关；以及
基于每个信号的一个或多个边沿定时事件和通道标识符以异步方式来对多个量化时域信号进行多路复用，从而生成其中边沿定时事件与通道标识符相关联的多路复用信号。
并行地传播许多信号是困难且昂贵的；然而，对多个模拟信号的多路复用是非常难以实现的。
因此，通过处理模拟信号以便生成数字时域信号，能够更加容易地对多个信号进行多路复用。以异步方式执行这种处理允许执行多路复用而无需时钟。另外，将通道标识符与边沿定时事件包括在一起允许在传播之后根据通道来分开多路复用信号，从而允许多路复用信号由后端处理系统解读。
通过执行异步sigma-delta调制，多个模拟信号中的每个模拟信号在时域中被转换为二进制比特流。通过以异步方式执行sigma-delta调制，消除对于时钟信号的需求，从而减少用于执行多路复用操作所需的部件的数量以及电路本身的功率耗散。
在一个实施例中，对多个量化时域信号进行多路复用包括：
针对每个量化时域信号：
识别边沿定时事件；并且
基于从其中获得相关联的模拟信号的通道利用通道标识符来标记边沿定时事件；以及
基于多个量化时域信号来生成多路复用信号，其中，多路复用信号包括经标记的边沿定时事件。
通过利用通道标识符来标记每个边沿定时事件，能够在每个通道的基础上从多路复用信号中提取信息。以这种方式，多路复用信号可以携带定时和通道信号数据。
在一些实施例中，边沿定时事件包括上升信号边沿。
在一种布置中，边沿定时事件包括下降信号边沿。
通过将信号的上升边沿和下降边沿标识为边沿定时事件，能够在多路复用信号内传送更大的信息深度，从而允许在稍后的级处对多路复用信号进行解码。
在一个实施例中，该方法还包括对多路复用信号进行解码。
在另外的实施例中，对多路复用信号进行解码包括对多路复用信号执行时间数字转换。
对多路复用信号的解码允许多路复用信号例如在被传播到单独的处理位置之后被解读。以这种方式，能够将来自多个不同的信号源的信息组合为单个信号，以简单且稳健的方式发送所述信号，并且在单独的位置处对其进行解读。
在另一实施例中，解码包括为多路复用信号的每个边沿定时事件加时间戳。
在又一实施例中，解码包括记录在接收到多路复用信号的每个边沿定时事件之间的时间。
通过为每个边沿定时事件加时间戳和/或测量在接收到每个边沿定时事件之间的时间，能够确定每个事件的相对定时。以这种方式，并且考虑每个边沿定时事件的通道标识符，能够更准确地解读来自多路复用信号的原始模拟信号。
在一种布置中，解码包括在数字域中重构多个模拟信号。
根据依据本发明的一个方面的示例，提供了一种包括计算机程序代码单元的计算机程序，当所述计算机程序在计算机上运行时，计算机程序代码单元适于实现上述方法。
根据依据本发明的一个方面的示例，提供了一种用于对多个模拟信号进行多路复用的系统，该系统包括：
模拟信号接收器，其包括分别适于获得模拟信号的多个通道，并且其中，每个通道与通道标识符相关联；
信号处理器，其包括异步sigma-delta调制器，并且适于对多个模拟信号中的每个模拟信号执行异步sigma-delta调制，从而基于多个模拟信号来生成多个量化时域信号，其中，每个量化时域信号包括一个或多个边沿定时事件，边沿定时事件与量化时域信号内的信号边沿有关；以及
多路复用器，其适于基于每个信号的一个或多个边沿定时事件和通道标识符来以异步方式对多个时域信号进行多路复用，从而生成其中边沿定时事件与通道标识符相关联的多路复用信号。
在一个实施例中，模拟信号接收器包括超声换能器。
在一种布置中，该系统还包括时间数字转换器。
根据依据本发明的一个方面的示例，提供了一种流水线型时间数字转换器，多路流水线型时间数字转换器包括：
粗糙时间数字转换器，其中，多路粗糙时间数字转换器适于：
接收二进制比特流；并且
输出：
粗糙数字输出；以及
粗糙残留时间；以及
精细时间数字转换器块，其适于接收所述粗糙残留时间，其中，所述精细时间数字转换器块包括：
串联连接的一个或多个精细时间数字转换器，每个适于：
从所述串联中的先前的精细或粗糙时间数字转换器接收传入残留时间；
将传出残留时间输出到所述串联中的后续精细时间数字转换器；并且
输出精细数字输出。
通常，在时间数字转换器设计中，在分辨率与停滞时间(测量结束到新测量开始之间的时间)之间存在权衡。能够使两个参数最大化；然而，这是以过度的功耗为代价，这在诸如超声系统之类的系统中是不可行的。
粗糙时间数字转换器以低频率进行操作以便保持低功耗。然后需要确定由粗糙时间数字转换器执行的测量中的误差，以便实现高分辨率。该误差(被称为时间残留)由后续的精细时间数字转换器进行测量，后续的精细时间数字转换器进而产生误差，该误差由另外的精细时间数字转换器进行测量，以此类推，直到达到期望分辨率为止。
另外，当精细时间数字转换器块正在处理初始粗糙时间数字转换器的残留时间时，初始粗糙时间数字转换器可以开始另一次时间测量，从而减少整个系统的停滞时间。
在一个实施例中，粗糙时间数字转换器包括环形振荡器。
在另外的实施例中，环形振荡器包括多个反相器。
在另一或另外的实施例中，环形振荡器包括多个延迟单元。
通过在粗糙时间数字转换器内采用环形振荡器，能够使时间数字转换器生成其自身的时钟信号，从而消除对于包括用于系统的单独的外部时钟的需求。以这种方式，可以降低粗糙时间数字转换器的复杂度和功率需求。
在环形振荡器内包括延迟单元可以导致信号的分辨率更高，具有小于1ps的潜在时间分辨率，并且降低了噪声。
在一种布置中，粗糙时间数字转换器包括时间放大器。
在另外的布置中，时间放大器适于生成脉冲序列。
在又一实施例中，脉冲序列放大器是D触发器脉冲序列时间放大器。
时间数字转换器以给定的时间分辨率进行操作，根据其操作分辨率在每个给定的时间间隔接受输入信号一次。如果具有低于时间数字转换器的操作分辨率的宽度的输入信号(例如，脉冲)到达输入处，则时间数字转换器将无法测量该信号。
通过在时间数字转换器内包括时间放大器，能够将传入信号的脉冲宽度人为地加宽给定倍数，从而使得能够通过时间数字转换器测量该信号，而无需时间数字转换器的硬件的显著增加(这原本对于显著地提高分辨率将是需要的)。
脉冲序列放大器允许准确的线性增益，该线性增益易于编程为在时间范围内达到期望扩展范围。能够使用D触发器架构来实现脉冲序列放大器。
能够通过在(选通的)延迟线路的连续元件(其形成脉冲序列放大器的一部分)之间实现不规律分布的延迟来减少被引入到由脉冲序列放大器生成的脉冲序列的偏移。延迟的分配比是取决于技术的，并且可以跨各实现方式变化。
在一个实施例中，粗糙时间数字转换器包括选择器单元。
在另外的实施例中，选择器单元包括D触发器。
在另一或另外的实施例中，选择器单元包括独热转换器。
在又一或另外的实施例中，选择器单元包括二进制编码器。
以这种方式，选择器单元可以以相对简单的方式来实现，并且可以立即产生表示延迟的编码字。
在一种布置中，一个或多个精细时间数字转换器的串联各自包括：
1.5比特时间数字转换器；以及
时间放大器。
1.5比特时间数字转换器允许简单地实现精细时间数字转换器块。用于实现精细时间数字转换器的时间数字转换器的类型可以根据流水线型时间数字转换器的实现方式而变化。
根据依据本发明一个方面的示例，提供了一种用于执行时间数字转换的方法，该方法包括：
获得传入信号；
对传入信号执行粗糙时间数字转换，从而生成：
粗糙数字输出；以及
粗糙残留时间；以及
对传入残留时间执行一系列的一个或多个精细时间数字转换，从而生成：
传出残留时间；以及
精细数字输出；
其中，传入残留时间包括：
由粗糙时间数字转换器生成的粗糙残留时间；或者
由一个或多个精细时间数字转换器的串联中的先前的精细流水线型时间数字转换器生成的传出残留时间。
在一个实施例中，传入信号包括一系列时域脉冲。
根据依据本发明的一个方面的示例，提供了一种包括计算机程序代码单元的计算机程序，当所述计算机程序在计算机上运行时，计算机程序代码单元适于实现上述方法。
附图说明
现在将参考附图来详细地描述本发明的示例，在附图中：
图1示出了信号处理系统的示意图；
图2示出了异步sigma-delta调制器的示意图；
图3示出了图1的信号处理系统的处理链；
图4示出了包括时间增益函数电路的异步sigma-delta调制器的实施例的示意图；
图5示出了在图4中所示的时间增益函数电路的实施例；
图6示出了在图1中所示的探头的实施例；
图7示出了图1的包括多路复用器的信号处理系统的实施例；
图8示出了由异步sigma-delta调制器生成的若干示例性信号的绘图；
图9示出了图1的包括时间数字转换器的信号处理系统的实施例；
图10示出了流水线型时间数字转换器的示意图；
图11示出了粗糙时间数字转换器的示意图；以及
图12显示了精细时间数字转换器的示意图。
具体实施方式
在第一方面中，提供了一种用于将模拟信号从探头传输到远程处理单元的信号处理系统。该系统包括：在探头处的第一ASIC，其适于接收模拟探头信号。第一ASIC包括异步sigma-delta调制器，其中，异步sigma-delta调制器适于：接收模拟探头信号；并且输出二进制比特流。该系统还包括：在远程处理单元处的第二ASIC，其适于接收二进制比特流。
图1示出了信号处理系统100的示意图。该信号处理系统包括第一ASIC 110和第二ASIC 120，其中，第一ASIC位于探头130上，并且第二ASIC位于远程处理单元上。
在图1中所示的示例中，该信号处理系统形成超声系统的一部分，其中，容纳第一ASIC 110的探头130还包括声换能器阵列140，声换能器阵列适于发送超声信号并且接收来自对象的回声信号。在第一ASIC内是多个异步sigma-delta调制器150，每个被连接到声换能器阵列的相关联的换能器元件160。
图2更加详细地示出了与换能器元件160串联连接的异步sigma-delta调制器150。在该示例中，提供了用于探头130的每个换能器元件或读出通道的异步sigma-delta调制器。
异步sigma-delta调制器是可以维持固有的稳定振荡(被表示为极限环)的闭环非线性系统，这些系统将其输入信号的幅度中的信息转换为其输出信号中的时间信息。极限环振荡是由于自激振荡机制导致的，自激振荡机制是受闭环异步sigma-delta调制器的部件(例如，环路滤波器170和二进制量化器180)支配的。对于超声系统，输入信号通常具有在2.5-5MHz的范围中的频率。在这种情况下，异步sigma-delta环路的自激振荡将具有50MHz的频率，该频率然后通过输入信号进行调制。
由异步sigma-delta调制器150执行的幅度时间转换没有量化噪声，并且由于环路的噪声整形属性，其可以以非常高的准确度来实现。在给定的低频带内可实现的性能是由异步sigma-delta调制器的自激振荡频率和实现方式的热噪声来确定的。由异步sigma-delta调制器生成的二进制时域信号被馈送到第二ASIC 120以用于进一步处理。在第二ASIC中，可以利用简单的低通滤波来对幅度信息进行解码，或者可以对二进制时域信号执行额外的进一步处理。在没有输入信号的情况下，异步sigma-delta调制器以(其通过闭环的构造来控制的)被称为极限环空闲频率或中心频率的频率来产生具有50％占空比的正负脉冲序列。
换句话说，异步sigma-delta调制器150在时域中将幅度信息编码在二进制比特流中。以这种方式，信号传播变成二进制(数字)，这意味着可以以对于对后续处理元件的干扰和串扰高得多的稳健性以及较低成本来在第一110ASIC与第二120ASIC之间传播信号。
根据本申请，第一ASIC 110可以在1.8V、2.5V或3.3V下操作，并且第二ASIC 120可以在从1.8V往下到1.1V或更低的电压下操作。在超声系统的示例中，换能器阵列可以在高达75V的电压下操作。
在图2中所示的示例中，异步sigma-delta调制器是使用被定制用于从超声换能器采集信号的部件以特定方式来构造的。具体地，输入低噪声放大器190(LNA)被并入异步sigma-delta调制器环路中。
可以通过反馈电容器200来将LNA 190配置为电荷或电流积分器。可以将该电容器的反馈信号以电流或电荷形式添加到LNA输入处，这取决于在该输入节点处提供的虚拟接地。需要额外的环路级来控制异步sigma-delta调制器环路中的相移，以便确保在超过输入信号频带的奈奎斯特频率至少10倍的频率处实现自激振荡。需要这种高振荡频率来防止在接收高幅度输入信号时杂散分量进入信号频带。环路滤波器170还可以以无源方式实现，例如使用电阻器和电容器。
该环路以产生二进制输出信号的异步二进制量化器180结束。量化器可以直接驱动反相器，反相器进而可以例如经由数字缓冲器来驱动到另一个处理步骤(例如，第二ASIC)的链接。
在Ouzounov,S等人(2006)，Analysis and Design of High-PerformanceAsynchronous Sigma-Delta Modulators With a Binary Quantizer，IEEE Journal ofSolid-State Circuits，41(3)，第588-596页中进一步讨论了异步sigma-delta调制器的操作。
在图3中，示出了用于一个换能器元件160的处理链，其中，声超声信号由该换能器元件接收并且被传播到异步sigma-delta调制器150，其将声超声信号转换成二进制时域信号。然后，该二进制比特流通过数据通道210传播到第二ASIC，第二ASIC例如可以包括解调器220和模数转换器230。在超声成像探头的典型情况下，数据通道可以是连接两个ASIC的PCB迹线。在其中将信号处理系统被实现为超声导管的情况下，第一ASIC位于导管的尖端。那么，数据通道可以是数百厘米的电流或光学链接，而第二ASIC可以位于单独的后端处理单元处或探头手柄中。
在图3中所示的示例示出了其中为每个换能器元件160提供一个异步sigma-delta调制器150的情况。替代地，可以将若干换能器元件时分复用到一个异步sigma-delta调制器，或者在另一种情况下，可以在每个异步sigma-delta调制器之前或之后，例如使用模拟波束成形来对来自若干换能器元件的数据进行组合。
已经在超声系统的背景下描述了异步sigma-delta调制器的实现方式；然而，可以在其中将传感器(例如，换能器阵列)和后处理电路分开(这可能是由于技术、尺寸或成本限制)是有益的任何情形下应用这种方法。后者的一个示例是DNA测序系统，其中，传感器阵列是一次性的，并且是使用廉价且过时的技术来生产的。另一方面，信号处理是复杂的并且消耗大量功率，因此在更先进的技术节点中最佳地实现。另外的示例是在柔性衬底(例如箔)上的传感器，其不支持用于执行信号处理所需的高质量或小特征尺寸的设备。
在另外的示例中，提供了一种异步sigma-delta调制器，其包括时间增益函数电路，时间增益函数电路适于改变异步sigma-delta调制器的时间增益函数。时间增益函数适于控制异步sigma-delta调制器的反馈增益，从而控制异步sigma-delta调制器的动态范围。
图4示出了异步sigma-delta调制器150’的实施例，其中，可以通过在异步sigma-delta调制器环路中添加额外功能来实现进一步的功率优化。该实施例详尽阐述了通过时间增益控制(TGC)电路240来添加TGC功能。通常，异步sigma-delta调制器可以被设计为具有用于接收输入信号的大动态范围；然而，其可能无法覆盖超声系统所需的整个动态范围。动态范围可以由TGC功能来控制。
时间增益函数可以用于补偿作为成像深度的函数的所接收的回声信号衰减。所接收的回声信号的衰减随着成像深度增加和发射频率增加而增加。信号的成像深度与反射时间相关，这意味着随着时间推进，该信号将越来越衰减。如果不进行补偿，则信号衰减可能导致严重的信号丢失。
通常，TGC功能需要额外的增益级(例如，允许由用户交互式地确定增益的频率相关的滑动电位计)，这些增益级进而占用芯片面积并且消耗大量功率。TGC增益级的控制是缓慢的，并且通常在后端处理单元处执行。检测信号强度并且相应地适配增益的局部控制环路太复杂以至于无法准确地实现，并且将导致过度的功耗。时间增益函数的最简单的示例是随着时间的线性增加，其中，在衰减较高的情况下(例如，当使用高频发射信号时)，可以使用较陡峭的线性函数。此外，TGC功能可以适于适应来自用户的关于什么正被成像的知识。以这种方式，TGC功能实现对成像质量的进一步优化。
如上所讨论的，作为操作原理，异步sigma-delta调制器150’将模拟幅度信息编码在二进制时域信号中。编码是完全异步的，这意味着不需要本地时间参考。通过确定反馈信号的大小，通常将异步sigma-delta调制器环路的动态范围缩放到在换能器元件160处接收的输入信号的最大期望幅度。
为了避免过载，反馈信号强度被设计为比预期出现在异步sigma-deltaa调制器150’输入处的最强输入信号大约强25％。在超声和其他类型的感官信号采集中，预期输入信号以某种已知的函数随着时间变化。例如，在超声的情况下，采集时间窗口越长，则由于信号在身体内的反射越深，到达信号的幅度就越低。通过借助TGC电路240适配反馈信号的强度，可以将异步sigma-delta调制器调整为适应在输入信号幅度范围中的预期变化。
TGC功能的实现方式是基于关于异步sigma-delta调制器环路的第一个操作是从输入信号中减去反馈信号的实现的。应当注意的是，反馈信号是由异步sigma-delta调制器生成的输入信号的时间编码表示。
对于零输入，平均反馈信号也为零。随着输入信号幅度的增加，平均反馈信号也类似地增加。反馈信号无法与输入信号强度匹配的点被称为过载点。异步sigma-delta调制器的动态范围介于零输入与过载点之间。
应当注意的是，在实际的实现方式中，由于异步sigma-delta调制器的构建块，在系统中始终存在一些噪声。噪声水平确定异步sigma-delta调制器的灵敏度，换句话说，异步sigma-delta调制器可以编码并且因此出现在异步sigma-delta调制器的反馈信号中的最小信号幅度。为了检测非常小的信号(在超声的背景下，这可能意味着来自较大深度和/或具有较高频率的信号)，应当将异步sigma-delta调制器的噪声最小化。
可以根据各种成像深度来描述TGC电路的操作。
对于在接近深度处的成像，不需要额外的增益。异步sigma-delta调制器反馈适于在这些条件下处理来自换能器的最大信号而不会过载。这意味着使用了最大反馈信号。应当注意的是，通过考虑噪声而可以编码的最小输入信号还取决于输入信号强度与反馈强度之间的比。当反馈太强(例如，强1000倍)时，用于对这些输入进行准确编码所需的时间太长，这意味着较小的幅度信号对于异步sigma-delta调制器是“不可见的”。
当成像深度被增加时，意味着自开始接收以来已经经过了较长时间，并且期望信号已经变得较弱。在经典的TGC电路中，额外的增益被开启以对此进行补偿。在异步sigma-delta调制器的情况下，这意味着反馈信号可以例如通过对其进行缩放来减弱。这意味着异步sigma-delta调制器可以在输入处检测到较小的幅度信号，从而导致异步sigma-delta调制器的动态范围的整体扩展。对反馈的缩放可以多次并且以离散或连续的方式进行，以考虑较大的成像深度。
图5示出了TGC电路240的可能的可编程反馈实现方式的示例。在这种情况下，TGC电路包括一组电流源(I1,I2,…,IN)，每个电流源具有不同的强度，这组电流源是由系统的用户或通过使用一组开关250的自动环路来选择的。替代地，在TGC电路的实现中可以使用开关电容器网络，其中，电容器的反馈控制异步sigma-delta调制器的动态范围缩放。电容器的充电和放电是由异步sigma-delta调制器的二进制输出信号来控制的。另外，TGC电路能够控制确定异步sigma-delta调制器的动态范围将何时被适配并且适配多少的特性。例如，在超声机中，这可以由用户选择。然而，通常实用的是，自动地适配动态范围，以便避免异步sigma-delta调制器的意外过载。
在异步sigma-delta调制器的背景下，数模转换器通常是二进制数模转换器，这意味着当异步sigma-delta调制器的输出为1时，数模转换器产生正模拟电流。当异步sigma-delta调制器的输出为零时，数模转换器产生负模拟电流。所生成的电流的值(或者在开关电容器阵列的情况下的积分电荷)确定反馈量，并且因此确定异步sigma-delta调制器的动态范围。当以最大深度采集信号时，最小可能的反馈电流应当比来自超声换能器的最大预期电流大至少25％。当在输入信号具有高幅度的情况下执行低深度成像时，类似的规则适用。异步sigma-delta调制器的反馈信号幅度必须超过最大预期输入信号幅度至少25％。
异步sigma-delta调制器的二进制时域输出信号被转换为模拟信号(通常为电流)，该模拟信号被反馈回去并且从输入信号中减去。当反馈信号是电流时，反馈实现方式可以例如采用晶体管的形式，该晶体管作为电流源进行操作并且通过二进制输出以开/关模式来控制。存在两个反馈参数：第一个是电流值，其表示反馈强度和编码能力；并且第二个是电流接通多少时间来对输入信号进行编码。通过缩放该电流源的值或者通过从电流源的库(例如，开关电流阵列)中选择期望值来适配反馈。替代地，可以通过充当电流源的电阻器来实现反馈。
图6示出了在图1中所示的探头130’的实施例，探头包括如图4所示的异步sigma-delta调制器150’和数字幅度检测器260，数字幅度检测器用于估计在异步sigma-delta输入处的信号幅度。该检测器可以由简单的计数器来实现，当从由异步sigma-delta调制器生成的二进制比特流中计数出更多的1或0(其是对输入信号强度的直接度量)时该简单的计数器进行报告。这然后可以被传送到异步sigma-delta调制器，并且更具体地，被传送到TGC电路，以便改变异步sigma-delta调制器环路的TGC功能，从而控制输入的动态范围。由于从输入中减去了异步sigma-delta调制器环路内的反馈信号，并且通过环路操作将来自所述减法的误差及时最小化，因此，较强的反馈信号意味着可以通过环路来处理更高幅度的输入信号。类似地，如果期望处理较低幅度的信号，则需要降低反馈信号的强度。换句话说，异步sigma-delta调制器环路的动态范围被自动地缩放以适合输入信号。
在另外的示例中，提供了一种用于对来自单独通道的多个模拟信号进行多路复用的方法。该方法包括：获得多个模拟信号；以及基于多个模拟信号以异步的方式来生成多个量化时域信号。最后，对多个量化时域信号进行多路复用，从而生成经多路复用的信号，其中，边沿定时事件与通道标识符相关联。
回顾图1，可以看到在各种成像和感测应用中可能需要大的换能器阵列。通常，这些生成大量数据，这些数据在最终结果可用之前经历复杂的信号处理。有时，信号处理需要庞大且耗电的装置，而感测阵列需要保持小尺寸，特别是在需要探头的移动自由度的情况下。那么，这两个处理系统(在图1中所示的示例中，分别是第一ASIC 110和第二ASIC 120)在机械上是分开的，并且通过电缆保持电气连接。通常，电缆包含用于换能器阵列140的每个换能器元件160的单独的引线。在工业上已知为了这种目的，已经使用多达大约260根引线的电缆。该阵列的每个换能器元件生成模拟信号，该模拟信号可以由调节电子设备转换为特定的(电)量。通常，在将模拟信号传播到远程处理设备之前，不进行这种转换，而简单地对模拟信号进行放大。在传感器阵列140的每个换能器元件160与第二ASIC 120上的远程信号处理后端之间具有专用电连接的缺点在于，其不太适于大的阵列尺寸。可以制造具有数百甚至数千根引线的电缆，但是它们太笨重且昂贵。存在一些方法来将来自多个元件的信号组合并且通过单个通道发送它们，这导致电缆引线的数量减少。然而，对模拟信号进行多路复用通常是复杂、耗电且不可靠的过程。
图7示出了图1的信号处理系统100’的实施例，其包括连接到被容纳在探头130”内的第一ASIC上的多个异步sigma-delta调制器150的多路复用器270。在这种情况下，由换能器元件接收的模拟信号被传递通过异步sigma-delta调制器，从而在时域中生成多个二进制比特流，多个二进制比特流然后可以被组合成多路复用信号。以这种方式，可以减少电缆引线数并且允许较大的阵列尺寸。另外，这可以在第一ASIC 110中不使用采样时钟的情况下实现，从而减少了用于在第一ASIC 110与第二ASIC 120之间传播信号所需的部件的数量和功耗。
换句话说，异步sigma-delta调制器150将来自每个换能器元件160的声信号转换到时域。然后，多路复用器270对来自换能器阵列的每个事件进行编码，并且将其通过数据通道210发送到第二ASIC 120。数据通道内的导体的确切数量取决于多路复用器的实现方式。如果选择了全串行通信，则在原理上，可以使用单传输引线和参考引线来实现传输。远程处理单元包括适于解读多路复用信号的第二ASIC 120。在一些示例中，ASIC包括时间数字转换器，其功能在下文进一步描述。使用来自第二ASIC的测量结果，可以在数字域中完全重构二进制比特流。
图8示出了根据信号最初在哪个通道(换能器元件160)被接收而布置的若干示例性二进制比特流的绘图280，每个二进制比特流来自探头130”的异步sigma-delta调制器150。在该示例中，示出了针对三个通道(ch1、ch2和chN)的信号，其中N是通道总数，并且将根据所涉及的应用而变化。每个二进制比特流波形的上升边沿和下降边沿不是同步的，并且可以在任意时刻发生。
由于每个波形的边沿定时事件的定时是重要的，所以多路复用器270可以将每个上升边沿或下降边沿视为单独的边沿定时事件。例如，多路复用器可以利用唯一的(数字)标识符来标记每个边沿定时事件，并且以异步的方式将它们传送到第二ASIC。
例如，如图8所示：在时间t1处，多路复用器用信号通知通道2的上升边沿；在时间t2处，多路复用器用信号通知通道1的上升边沿；在时间t3处，多路复用器用信号通知通道3的下降边沿；等等。
例如，可以通过与表示在适当的时刻处多路复用信号中的边沿定时事件的边沿类型(即上升或下降)的数字相结合来发送与通道号相对应的数字，来实现在图8中所示的信号通知方案。在图8中所示的示例中，在以下时刻处：
-t1：发送与通道2相对应的数字2以及与上升边沿相对应的数字1，
-t2：发送与通道1相对应的数字1以及与上升边沿相对应的数字1
-t3：发送与通道3相对应的数字3以及表示下降边沿的数字0。
取决于多路复用器的架构和到第二ASIC的链接，这些数字的组合可以以并行或串行方式来发送。例如，如果通道总数为三并且选择了并行二进制信号通知，则在t1处，所发送的二进制字可以是101(即，通道号，跟随着边沿类型标识符)，在t2处，所发送的二进制字可以是011，而在t3处，所发送的二进制字可以是110。可以根据应用来选择任何其他适当的实现方式。在第二ASIC处的接收端是事件驱动的，并且将对输入信号的每次变化作出反应。由于排除了出现相同值的两个连续代码(即，同一通道上的两个连续的上升边沿或下降边沿)的情况，因此将不会错过边沿定时事件。
由于由多路复用器270发送每个边沿定时事件标识符的时间与其描述的事件的发生一致，因此能够通过为每个传入事件标识符加时间戳或者通过测量所接收的事件之间的时间，来在第二ASIC 120处重构整个数据流。可能的是，两个或更多个边沿定时事件可以同时发生，特别是对于具有较低时间分辨率的系统。可以并发地检测并发的边沿定时事件，但是对其顺序地处理。这将导致的定时误差将表现为到达第二ASIC的信号中的随机误差，并且将通过噪声整形功能来滤除。换句话说，并发事件可以被缓冲并且顺序地发送，而对准确度具有最小惩罚。
在另外的示例中，提供了一种用于执行模数转换的系统，该系统包括：具有第一ASIC的探头；具有第二ASIC的处理单元；以及数据通道。第一ASIC适于接收模拟信号并且输出包括异步时域脉冲的二进制比特流。第二ASIC适于：接收二进制比特流；并且基于时间数字转换来生成数字输出。数据通道适于将二进制比特流从第一ASIC传播到第二ASIC，其中，第一ASIC和第二ASIC在空间上是分开的。
图9示出了在图3中所示的处理链的实施例，其中，探头130包括换能器元件160和异步sigma-delta调制器150。另外，通过数据通道210与探头内的第一ASIC连接的第二ASIC120包括时间数字转换器290。换句话说，信号处理系统包括跨两种不同的技术(第一110ASIC和第二120ASIC)、并且在一些应用中以距彼此的大距离的空间上分布的异步sigma-delta调制器和时间数字转换器，这取决于超声系统的具体需求。
如上所讨论的，异步sigma-delta调制器将传入的模拟幅度信息编码在二进制时域信号中，并且该编码是完全异步的。因此，时间数字转换器290可以用于从由异步sigma-delta调制器150生成的二进制比特流中取得经编码的幅度信息。在时间数字转换之后，现在具有数字形式的所取得的数据可以用于分析原始模拟信号。在信号处理系统被包括在超声系统内的情况下，所取得的数据可以用于构造超声图像。
由于离开异步sigma-delta调制器150的数据是异步的，所以时间数字转换器290使用内部时钟信号进行操作，以便将传入信号正确地排序和关联。
在当前实施例中，时间数字转换器的时钟频率是所需的停滞时间的函数。停滞时间取决于在信号重构期间同时仍然能够实现所需的SNR的最大可接受误差。
时间数字转换器可以被配置为以多种方式进行操作，例如测量事件之间的时间或者在事件到达时简单地对事件加时间戳；然而，在解读由异步sigma-delta调制器生成的异步信号的情况下，优选的操作模式是在时域中测量两个事件之间的时间长度。这样，将无法为这些事件加时间戳，除非存在累加时间差并且将其表示为从任意起始点经过的总时间的额外电路。当然，可以使用时间戳来代替测量连续事件之间的时间，但是将需要足够准确的时间参考，这将很可能是功率不太高效的。
在其中每个换能器元件160连接到单独的异步sigma-delta调制器150(其被连接到单独的时间数字转换器290)的系统中，第一操作模式可以是优选的。替代地，在其中多个换能器元件连接到单个异步sigma-delta调制器的情况下，时间数字转换器可以在第二模式下操作。在另外的示例中，在其中多个异步sigma-delta调制器的信号被多路复用并且由单个时间数字转换器接收的情况下，如上所述，该时间数字转换器可以在第二模式下操作。
在另外的示例中，提供了一种流水线型时间数字转换器，其包括粗糙时间数字转换器和精细时间数字转换器块。粗糙时间数字转换器适于：接收传入信号并且输出两项：粗糙数字输出；以及粗糙残留时间。精细时间数字转换器块接收粗糙残留时间，并且包括串联连接的一个或多个精细时间数字转换器。一个或多个精细时间数字转换器中的每个适于从该串联中的先前的精细或粗糙时间数字转换器接收传入的残留时间，并且输出两项：到该串联中的后续精细时间数据转换器的传出残留时间；以及精细数字输出。
图10示出了流水线型时间数字转换器300的示意表示。该流水线型时间数字转换器包括粗糙时间数字转换器310和精细时间数字转换器块320，精细时间数字转换器块包括多个精细时间数字转换器330。
通常，需要时间数字转换器来处理时域中的信息，例如由如上所述的异步sigma-delta调制器生成的二进制比特流。在这种情况下，在TDC的输入处的信息信号由一系列事件组成，这些事件由脉冲表示。时间数字转换器可以测量两个脉冲之间的时间，并且将其表示为数字信号。必须以足够的保真度来确定这些脉冲之间的时间，以进行正确的信号处理。
时间数字转换器的若干性能特性对于实现这种保真度是至关重要的。首先，必须以足够的准确度来测量每个时间段，并且转换器必须能够在前一次测量之后足够快地开始后续测量。在测量结束与新测量开始之间的时间被称为停滞时间。在理想场景下，时间数字转换器的停滞时间为零。最后，转换器必须能够检测由第一ASIC 110(并且更具体地，异步sigma-delta调制器150)生成的整个时间段范围。换句话说，时间数字转换器必须具有足够的动态范围。
通常，在传统的时间数字转换器设计中，在分辨率与停滞时间之间存在权衡。增加转换器的分辨率通常导致停滞时间的增加。当然，能够优化两个参数，但是以功耗为代价。例如，连续运行的高频转换器将具有与比特孔径成比例的分辨率，并且停滞时间与操作频率成反比。然而，功率耗散将与两个参数成比例，这意味着这种设计几乎不可行。
在图10中所示的流水线型时间数字转换器300实现了高分辨率和低停滞时间两者，而在功率耗散方面没有妥协。流水线型时间数字转换器包括多个级联的单独的时间数字转换器级。第一级是例如基于环形振荡器或计数器的低延时的粗糙时间数字转换器310，其为了低功耗而以低频率运行。环形振荡器的频率与时间数字转换器的停滞时间成反比。
由粗糙时间数字转换器310进行的每次测量产生被称为残留时间的误差，该误差需要被确定并且解决，以便获得高分辨率。在由精细时间数字转换器330组成的下一级中测量残留。然后将该第二级的残留馈送到另一精细时间数字转换器，并且对此重复直到达到期望分辨率为止。
图11更加详细地示出了粗糙时间数字转换器310。
在图11中所示的实施例中，传入信号首先由多路复用器340接收，多路复用器可以适于将来自多个通道的传入信号组合为单个信号，以被传递通过粗糙时间数字转换器。由多路复用器生成的脉冲可以充当用于时间数字转换器的触发信号。在其中时间数字转换器仅从单个源接收信号的情况下，例如在如上所述将多路复用器包括在第一ASIC 110上的情况下，可以不包括多路复用器340。
为了测量传入信号(被称为触发脉冲)的到达时间，并且产生残留时间，时间数字必须进行两项操作：当触发脉冲到达时存储环形振荡器350的状态；以及将在触发脉冲之后环形振荡器的输出与初始触发脉冲本身组合。第二个操作产生粗糙时间数字转换器的残留时间。另外，环形振荡器耦合到计数器360，计数器用于增加粗糙时间数字转换器的动态范围。
来自环形振荡器的信号和来自多路复用器的触发脉冲两者被传递到选择器370，选择器的核心部件是D触发器。来自环形振荡器的信号充当用于D触发器的时钟信号，而来自多路复用器的触发脉冲充当清除(CLR)信号。D触发器的D门保持在高电平。仅当环形振荡器信号和触发脉冲两者都为高电平时，D触发器的输出以及因此选择器的输出才将上升到高电平。以这种方式，选择器将仅通过在环形振荡器脉冲之后的触发脉冲。
然后，选择器370的输出被传递到生成粗糙残留时间Tcres的时间放大器380，并且被传递到生成粗糙数字输出Dcout的编码器390。在这种情况下，时间放大器是D触发器脉冲序列放大器，并且编码器是二进制编码器。然后，粗糙残留时间Tcres被传递到精细时间数字转换器块320。
图12更加详细地示出了精细时间数字转换器330。
精细时间数字转换器块320的精细时间数字转换器330级中的每个是相同的，并且包括低带宽转换器400，之后是时间放大器410。低带宽转换器包括时间寄存器420和常规时间数字转换器430，两者都适于接收粗糙残留时间Tcres。常规时间数字转换器生成精细数字输出Dfout，其然后可以从精细时间数字转换器输出并且与粗糙数字输出Dcout组合，以生成流水线型时间数字转换器的最终数字输出。
精细数字输出Dfout然后被传递通过数字时间转换器440，并且从由时间寄存器测量的粗糙时间残留Tcres中减去。由于转换是不精确的，因此该减法将导致小的残留时间。然后，其被传递通过时间放大器410，以放大转换器的残留，使得其与下一级的动态范围匹配，从而生成精细残留时间Tfres。时间放大器块将流水线中的各个级的误差信号放大，以便在后续级处实现高分辨率比较。
应当注意的是，低带宽转换器应当可检测到的最大时间段是第一级的操作频率的倒数，并且更具体地是环形振荡器的倒数。
根据给定应用所需的最终数字输出的分辨率，残留时间可以被传递通过任何数量的精细时间数字转换器330级。
通过研究附图、说明书和所附的权利要求书，本领域技术人员在实践所要求保护的发明时可以理解和实现所公开的实施例的其他变型。在权利要求中，词语“包括”不排除其他元件或步骤，并且词语“一”或“一个”不排除多个。在互不相同的从属权利要求中记载某些措施的仅有事实并不指示不能有利地使用这些措施的组合。权利要求中的任何附图标记都不应当被解释为限制范围。

Claims (15)

1.一种用于执行模数转换的系统(100)，所述系统包括：
探头(130)，其具有第一ASIC(110)，其中，所述第一ASIC适于：
接收模拟信号；并且
输出包括异步时域脉冲的二进制比特流；
处理单元，其具有第二ASIC(120)，其中，所述第二ASIC包括时间数字转换器(290)，所述时间数字转换器适于：
接收所述二进制比特流；并且
基于时间数字转换来从所述二进制比特流生成数字输出；以及
数据通道(210)，其适于将所述二进制比特流从所述第一ASIC传播到所述第二ASIC，其中，所述第一ASIC和所述第二ASIC在空间上是分开的。
2.根据权利要求1所述的系统(100)，其中，所述时间数字转换器包括流水线型时间数字转换器(300)，所述流水线型时间数字转换器包括：
粗糙时间数字转换器(310)，其中，所述粗糙时间数字转换器适于：
接收所述二进制比特流；并且
输出：
粗糙数字输出；以及
粗糙残留时间；以及
精细时间数字转换器块(320)，其适于接收所述粗糙残留时间，其中，所述精细时间数字转换器块包括：
串联连接的一个或多个精细时间数字转换器(330)，每个适于：
从所述串联中的先前的精细或粗糙时间数字转换器接收传入残留时间；
将传出残留时间输出到所述串联中的后续精细时间数字转换器；并且
输出精细数字输出。
3.根据权利要求1至2中的任一项所述的系统(100)，其中，所述第一ASIC(110)包括异步sigma-delta调制器(150)。
4.根据权利要求1至3中的任一项所述的系统(100)，其中，所述异步sigma-delta调制器(150)包括低噪声放大器(190)。
5.根据权利要求1至4中的任一项所述的系统(100)，其中，所述异步sigma-delta调制器(150)包括低通滤波器。
6.根据权利要求1至5中的任一项所述的系统(100)，其中，所述异步sigma-delta调制器(150)包括异步量化器(180)。
7.根据权利要求1至6中的任一项所述的系统(100)，其中，所述异步sigma-delta调制器(150)包括数模转换器。
8.根据权利要求1至7中的任一项所述的系统(100)，其中，所述第一ASIC(110)以大于或等于1.8V的电压进行操作，所述电压例如为2.5V。
9.根据权利要求1至8中的任一项所述的系统(100)，其中，所述第二ASIC(120)以小于或等于1.8V的电压进行操作，所述电压例如为1.1V。
10.根据权利要求1至9中的任一项所述的系统(100)，其中，所述数据通道(210)包括单线路传播通道。
11.一种用于跨探头(130)和远程处理单元来对模拟信号执行模数转换的方法，所述方法包括：
在所述探头处的第一ASIC(110)处获得模拟信号；
使用所述第一ASIC来处理所述模拟信号，从而基于所述模拟信号来生成二进制比特流，其中，所述二进制比特流包括异步时域脉冲；
将所述二进制比特流从所述第一ASIC传播到所述处理单元处的第二ASIC(120)，其中，所述第二ASIC在空间上是与所述第一ASIC分开的；
通过被容纳在所述第二ASIC上的时间数字转换器来对所述二进制比特流执行时间数字转换，从而生成数字输出。
12.根据权利要求11所述的方法，其中，使用第一ASIC(110)来处理所述模拟信号包括：对所述模拟信号执行异步sigma-delta调制。
13.根据权利要求11至12中的任一项所述的方法，其中，将所述二进制比特流从所述第一ASIC(110)传播到所述第二ASIC(120)包括：执行单线路传播。
14.根据权利要求11至13中的任一项所述的方法，其中，所述模拟信号包括超声信号。
15.一种包括计算机程序代码单元的计算机程序，当所述计算机程序在计算机上运行时，所述计算机程序代码单元适于实现根据权利要求11至14中的任一项所述的方法。
CN201980028558.1A 2018-03-27 2019-03-26 用于跨多个空间上分开的级来执行模数转换的系统和方法 Pending CN112042127A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP18164336.2A EP3547542A1 (en) 2018-03-27 2018-03-27 Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP18164296.8 2018-03-27
EP18164296.8A EP3547541A1 (en) 2018-03-27 2018-03-27 Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP18164336.2 2018-03-27
PCT/EP2019/057639 WO2019185658A1 (en) 2018-03-27 2019-03-26 Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages

Publications (1)

Publication Number Publication Date
CN112042127A true CN112042127A (zh) 2020-12-04

Family

ID=65818032

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980028558.1A Pending CN112042127A (zh) 2018-03-27 2019-03-26 用于跨多个空间上分开的级来执行模数转换的系统和方法

Country Status (4)

Country Link
US (1) US11936398B2 (zh)
EP (1) EP3776862A1 (zh)
CN (1) CN112042127A (zh)
WO (1) WO2019185658A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115798491A (zh) * 2023-01-29 2023-03-14 深圳时识科技有限公司 音频特征提取装置、方法、芯片和电子设备

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019185658A1 (en) * 2018-03-27 2019-10-03 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
CZ308685B6 (cs) * 2019-12-08 2021-02-17 Pavel Ing. Trojánek Zařízení pro přesné měření časových intervalů

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080103827A (ko) * 2007-05-25 2008-11-28 고려대학교 산학협력단 파이프라인 시간 디지털 변환기의 스테이지 블록 회로,이를 이용하는 파이프라인 시간 디지털 변환기 및 씨모스온도센서
US7515084B1 (en) * 2007-03-22 2009-04-07 Hrl Laboratories, Llc Analog to digital converter using asynchronous pulse technology
CN101577549A (zh) * 2008-04-04 2009-11-11 英飞凌科技股份有限公司 多输出时间数字转换器
CN102055476A (zh) * 2009-11-06 2011-05-11 财团法人工业技术研究院 管线式时间数字转换器
CN102386924A (zh) * 2011-09-21 2012-03-21 北京工业大学 低电压异步逐次逼近模数转换器及转换方法
WO2014195739A1 (en) * 2013-06-06 2014-12-11 Elektrotehnicki Fakultet Sveucilista U Energy-efficient system for distant measurement of analogue signals

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7501968B2 (en) 2006-12-15 2009-03-10 Honeywell International, Inc. Integrated multi-mode sensor
US7746256B2 (en) 2007-10-05 2010-06-29 Infineon Technologies Ag Analog to digital conversion using irregular sampling
US7859442B2 (en) 2007-10-05 2010-12-28 Jorg Daniels Asynchronous sigma delta analog to digital converter using a time to digital converter
TWI347085B (en) * 2009-10-09 2011-08-11 Ind Tech Res Inst Pipeline time-to-digital converter
US8451159B1 (en) * 2011-11-14 2013-05-28 Texas Instruments Incorporated Pipelined ADC with a VCO-based stage
US9582452B2 (en) 2013-06-05 2017-02-28 The Boeing Company Sensor network using pulse width modulated signals
US9154172B1 (en) * 2013-12-31 2015-10-06 Hrl Laboratories, Llc Time encoded circuits and methods and a time encoder based beamformer for use in receiving and transmitting applications
US9300315B2 (en) 2014-06-16 2016-03-29 The Trustees Of Columbia University In The City Of New York Systems and methods for implementing error-shaping alias-free asynchronous flipping analog to digital conversion
GB2532015B (en) 2014-11-04 2018-12-26 Cirrus Logic Int Semiconductor Ltd Improved analogue-to-digital convertor
US9705518B2 (en) 2015-12-02 2017-07-11 Butterfly Network, Inc. Asynchronous successive approximation analog-to-digital converter and related methods and apparatus
EP3547546A1 (en) * 2018-03-27 2019-10-02 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP3547545A1 (en) * 2018-03-27 2019-10-02 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
WO2019185658A1 (en) * 2018-03-27 2019-10-03 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP3547544A1 (en) * 2018-03-27 2019-10-02 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP3547542A1 (en) * 2018-03-27 2019-10-02 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP3547541A1 (en) * 2018-03-27 2019-10-02 Koninklijke Philips N.V. Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
CN111919388B (zh) * 2018-03-27 2024-02-20 皇家飞利浦有限公司 用于跨多个在空间上分开的级执行模数转换的系统和方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7515084B1 (en) * 2007-03-22 2009-04-07 Hrl Laboratories, Llc Analog to digital converter using asynchronous pulse technology
KR20080103827A (ko) * 2007-05-25 2008-11-28 고려대학교 산학협력단 파이프라인 시간 디지털 변환기의 스테이지 블록 회로,이를 이용하는 파이프라인 시간 디지털 변환기 및 씨모스온도센서
CN101577549A (zh) * 2008-04-04 2009-11-11 英飞凌科技股份有限公司 多输出时间数字转换器
CN102055476A (zh) * 2009-11-06 2011-05-11 财团法人工业技术研究院 管线式时间数字转换器
CN102386924A (zh) * 2011-09-21 2012-03-21 北京工业大学 低电压异步逐次逼近模数转换器及转换方法
WO2014195739A1 (en) * 2013-06-06 2014-12-11 Elektrotehnicki Fakultet Sveucilista U Energy-efficient system for distant measurement of analogue signals

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115798491A (zh) * 2023-01-29 2023-03-14 深圳时识科技有限公司 音频特征提取装置、方法、芯片和电子设备

Also Published As

Publication number Publication date
US20210050861A1 (en) 2021-02-18
WO2019185658A1 (en) 2019-10-03
EP3776862A1 (en) 2021-02-17
US11936398B2 (en) 2024-03-19

Similar Documents

Publication Publication Date Title
CN111919388B (zh) 用于跨多个在空间上分开的级执行模数转换的系统和方法
US11936398B2 (en) Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP1840564A2 (en) Digital beamforming apparatus with a sigma-delta A/D converter
US11218162B2 (en) Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
US6696843B1 (en) Device and method for ultrasonic measurement of a fluid flow rate comprising a sigma-delta band pass analog-to-digital converter
EP3547542A1 (en) Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP3547545A1 (en) Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP3547541A1 (en) Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
EP3547544A1 (en) Systems and methods for performing analog-to-digital conversion across multiple, spatially separated stages
RU2006124053A (ru) Двухпороговый обнаружитель сигналов панорамного приемника последовательного анализа
KR101656705B1 (ko) 기준 신호 및 펄스 신호를 이용한 반사 거리를 판별할 수 있는 레이더 장치
CA2410422A1 (en) Method and apparatus of producing a digital depiction of a signal
KR101463062B1 (ko) 신호 처리 장치 및 방법, 그를 이용한 수신기 그리고 거리 측정 장치
WO2004088253A3 (de) Mit ultraschall arbeitendes füllstandsmessgerät
CN114204920B (zh) 信号处理电路
RU2215298C2 (ru) Способ определения места повреждения кабеля линий электропередачи и связи с помощью метода маркера и устройство для его осуществления
Havskov et al. Analog to digital converter
KR20030053512A (ko) Ｒｆ 전력 측정
RU58826U1 (ru) Аналого-цифровой преобразователь
SU1633439A1 (ru) Информационно-измерительна система
TW412684B (en) Laser method and device for range-finding
RU2097915C1 (ru) Устройство для преобразования аналогового сигнала оптического датчика в цифровой код
CN112816991A (zh) 基于低电压复杂信号的超声检测方法
Lim Signal processing apparatus for multiplex transmission Patent
Raath et al. Logarithmic analogue to digital conversion for processing acoustic signals

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination