CN112042093A - 双供电c型线缆应用中的动态vconn交换 - Google Patents

双供电c型线缆应用中的动态vconn交换 Download PDF

Info

Publication number
CN112042093A
CN112042093A CN201980028162.7A CN201980028162A CN112042093A CN 112042093 A CN112042093 A CN 112042093A CN 201980028162 A CN201980028162 A CN 201980028162A CN 112042093 A CN112042093 A CN 112042093A
Authority
CN
China
Prior art keywords
terminal
denfet
voltage
coupled
pump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980028162.7A
Other languages
English (en)
Inventor
尼古拉斯·博德尼亚鲁克
普拉迪普·巴杰帕伊
戈德温·杰拉尔德·阿鲁拉潘
哈米德·霍达班德卢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN112042093A publication Critical patent/CN112042093A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/263—Arrangements for using multiple switchable power supplies, e.g. battery and AC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J1/00—Circuit arrangements for dc mains or dc distribution networks
    • H02J1/10—Parallel operation of dc sources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Power Sources (AREA)

Abstract

一种用于USB C型线缆的半导体设备包括：第一端子，其从线缆的第一端耦接至第一VCONN线；第二端子，其从线缆的第二端耦接至第二VCONN线；充电泵；以及开关电路，其耦接至第一端子和第二端子。开关电路包括：第一漏极扩展n型场效应晶体管(DENFET)，其耦接在第一端子与半导体设备的内部电源之间；第一泵开关，其耦接在充电泵与第一DENFET的栅极之间；第二DENFET，其耦接在第二端子与内部电源之间；以及第二泵开关，其耦接在充电泵与第二DENFET的栅极之间。

Description

双供电C型线缆应用中的动态VCONN交换
相关申请
该申请是于2018年9月6日提交的美国非临时申请第16/123,157号的国际申请，该美国非临时申请要求于2018年4月27日提交的LT.S临时申请第62/663,382号的优先权的权益，上述所有申请通过引用整体并入本文。
技术领域
本公开内容涉及电子电路领域，尤其涉及USB C型线缆控制器芯片。
背景技术
电子电路可以包括单独的电子部件，例如电阻器、晶体管、电容器、电感器和二极管等，这些单独的电子部件通过电流可以流过的导线或迹线连接。电子电路可以使用分立的部件来构造，或者更普遍地可以被集成在其中部件和互连形成在公共基板例如硅上的集成电路(IC)中。
附图说明
在附图的各个图中以示例而非限制的方式示出本公开内容。
图1是根据各种实施方式的根据用于双供电C型线缆应用中的动态VCONN交换的技术所配置的半导体设备的框图。
图2是根据实施方式的使用电子标记线缆组件(EMCA)控制器的USB C型线缆的电路图。
图3是根据实施方式的USB全功能C型插头接口的端子图。
图4是示出根据实施方式的在双供电C型线缆应用中向EMCA控制器提供电力并执行动态VCONN交换的半导体设备的电路图。
图5是根据实施方式的在双供电C型线缆应用中使EMCA控制器通电并执行动态VCONN交换的方法的流程图。
图6是根据实施方式的使用EMCA控制器的USB C型线缆的电路图，该EMCA控制器耦接至USB C型线缆的C型插头接口中的每一个。
具体实施方式
可以通过来自通用串行总线(USB)C型线缆的相对端的VCONN供电线中的任一个为USB C型线缆控制器供电。USB C型线缆控制器将以3.0V或小于3.0V的供电电压使任一供电线断电。控制器还将承受至大于20V的VBUS的短暂短路。目前，可以通过使用从VCONN面向内部电源的隔离二极管从(在线缆的第一端处的)第一VCONN线或(在线缆的第二端处)第二VCONN线中的任一者为C型线缆控制器供电。
然而，这些隔离二极管可能具有大的电压降。在最小VCONN电压值为3.0V的情况下，相对于线缆半导体设备(例如C型线缆内的集成电路芯片)的电压降可能导致芯片操作问题。如果在外部实现隔离二极管以具有较小的电压降，则线缆材料成本会增加。在VBUS短路事件期间，二极管可能不能防止内部线缆芯片电压升高，这可能导致半导体设备被损坏。
为了解决这些缺陷和其他缺陷，一些实施方式可能利用n型场效应晶体管(NFET)开关来实现第一VCONN至VDDD(例如，芯片的内部电源，例如Vddd_core)路径和第二VCONN至VDDD路径。NFET开关可以被实现为可以在漏极侧(例如，VCONN侧)承受大于20V的漏极扩展NFET(DENFET)晶体管。DENFET也可以被实现为低电压阈值晶体管以减小其电阻和尺寸。
在各种实施方式中，DENFET栅极可以由例如五伏的电压供应装置(例如，充电泵)驱动，这可以具有两个益处。首先，在从VCONN线向VDDD供应电流时，泵电压可以使DENFET的电阻最小化。其次，当VCONN线路输入端之一被短路至相邻的20V VBETS端子时，泵电压可以限制VDDD上的电压。DENFET不会使高于Vgs＝Vg-Vt的电压通过，其中Vg是DENFET栅极电压，Vgs是栅极至源极电压差，并且Vt是DENFET阈值电压，该DENFET阈值电压在理想情况下为零伏特或接近零伏特。在特定实施方式中，这可以将(Vddd_core的)静态电压限制为不超过约4.5V。
响应于芯片上电，DENFET栅极电压被耦接在VCONN端子与栅极之间的电阻器弱拉到相关联的VCONN供电。为了防止在VBETS短路事件期间损坏栅极，可以使用二极管钳位装置(例如二极管链)将栅极电压钳位至不超过约6V。在一根VCONN线(例如，第一VCONN线)正在有效地向VDDD供应电流时，另一根VCONN线(例如，第二VCONN线)不应被恢复供电。这是通过将第二DENFET的栅极电压驱动至地来实现的，这将关断第二DENFET并将恢复供电电流限制至小于1微安。当第二VCONN线变成有效(例如，超过阈值电压)时，逻辑电路可以执行交换操作，在交换操作中第二VCONN线的第二DENFET被导通，同时第一VCONN线的第一DENFET被关断以便将第一DENFET的栅极电压驱动至地。
在一个实施方式中，半导体设备被配置用于通用串行总线(ETSB)C型线缆，例如用作电子标记线缆组件(EMCA)控制器。半导体设备可以包括：第一端子，用于从USB C型线缆的第一端耦接至第一VCONN线；第二端子，用于从USB C型线缆的第二端耦接至第二VCONN线；充电泵；以及开关电路，其耦接至第一端子和第二端子。开关电路可以包括：第一DENFET，其耦接在第一端子与半导体设备的内部电源之间；第一泵开关，其耦接在充电泵与第一DENFET的栅极之间；第二DENFET，其耦接在第二端子与内部电源之间；以及第二泵开关，其耦接在充电泵与第二DENFET的栅极之间。如将详细描述的，开关电路可以被配置成在第一端子与第二端子之间分别来回地将电源从第一VCONN线或第二VCONN线之一动态地切换到半导体设备的内部电源(例如VDDD)。
以这种方式，取决于第一VCONN线和第二VCONN线中哪一个的电压上升至阈值电压，半导体设备可以启用在线缆各端之间动态地交换电源。出于说明的目的，假设以下用例场景：移动电话与也通过电池供电的另一手持式设备例如扫描仪一起使用。移动电话可能已经完全充满，因此最初移动电话可能有助于例如通过VCONN或VBUS连接为扫描仪供电。然而，随着时间推移，移动电话可能变得几乎耗尽了电池电力，但是扫描仪可能具有较多电力或者可能已插入交流电源。在这种情况下，电力的汲取可能会交换方向，并且被从扫描仪拉至移动电话用于为移动电话的电池充电。设想了许多可能要求通过USB C型线缆交换电力流动的方向的其他场景。
USB使能的电子设备或系统可以符合通用串行总线(USB)规范的至少一个发行版本。这样的USB规范的示例包括但不限于USB规范修订版本2.0、USB 3.0规范、USB 3.1规范和/或其各种补充(例如，便携式(On-The-Go)或OTG)、版本和勘误表。USB规范通常限定设计和构建标准通信系统和外围设备所需的差分串行总线的特征(例如，属性、协议定义、交易类型、总线管理、编程接口等)。例如，USB使能的外围设备通过USB使能的主机设备的USB端口附接至该主机设备以形成USB使能的系统。USB 2.0端口包括5V的电力电压线(表示为VBUS)、数据线的差分对(表示为D+或DP以及D-或DN)以及用于电力返回的接地线(表示为GND)。USB 3.0端口也提供VBUS线、D+线、D-线和GND线用于与USB 2.0向下兼容。另外，为了支持较快的差分总线(USB超高速总线)，USB 3.0端口还提供了发送器数据线的差分对(表示为SSTX+和SSTX-)、接收器数据线的差分对(表示为SSRX+和SSRX-)、用于供电的电力线(表示为DPWR)和用于电力返回的接地线(表示为DGND)。USB 3.1端口提供与USB 3.0端口相同的线以向下兼容USB 2.0和USB 3.0通信，但是通过被称为增强型超高速的一系列功能扩展了超高速总线的性能。
在USB C型规范的各种发行版本(release)和/或版本(例如，2014年8月11日的发行版本1.0、2015年4月3日的发行版本1.1或其后续版本/版本)中定义了一种用于USB连接器的最新技术(称为USB C型)。USB C型规范定义了可以支持通过在USB-PD规范的各种修订版本/版本中定义的较新的USB电力传输协议进行的USB通信以及电力传输的C型插座、C型插头和C型线缆。
USB C型功能和要求的示例可以包括但不限于根据USB 2.0和USB3.0/USB 3.1的数据和其他通信、C型线缆的机电定义和性能要求、C型插座的机电定义和性能要求、C型插头的机电定义和性能要求、C型对传统线缆组件和适配器的要求、基于C型的设备检测和接口配置的要求、优化C型连接器的电力传输的要求等。
根据USB C型规范，C型端口提供VBUS线、D+线、D-线、GND线、SSTX+线、SSTX-线、SSRX+线和SSRX-线等(参见图3的示例性C型插头接口)。另外，C型端口还提供用于边带功能的信号传递的边带使用(表示为SBU)线以及用于发现、配置和管理通过C型线缆的连接的配置信道(表示为CC)线。C型端口可以与C型插头和/或C型插座相关联。为了便于使用，C型插头和C型插座被设计为无论插头到插座的取向如何均可以操作的可逆对。因此，被布置为标准C型插头或插座的标准USB C型连接器针对以下提供引脚：四根VBUS线、四根接地返回(GND)线、两根D+线(DP1和DP2)、两根D-线(DN1和DN2)、两根SSTX+线(SSTXP1和SSTXP2)、两根SSTX-线(SSTXN1和SSTXN2)、两根SSRX+线(SSRXP1和SSRXP2)、两根SSRX-线(SSRXN1和SSRXN2)、两根CC线(CC1和CC2)以及两根SBU线(SBU1和SBU2)等。
一些USB使能的电子设备可能符合特定修订版本和/或特定版本(例如，2012年7月5日发布的修订版本1.0、2014年8月11日发布的修订版本2.0等，或其后续修订版本/版本)的USB-PD规范。USB-PD规范定义了一种标准协议，该标准协议被设计成通过USB C型端口在单根USB C型线缆上提供更灵活的电力传输以及数据通信，来使得USB使能设备的功能最大化。USB-PD规范还描述了用于管理通过USB C型线缆以高达100W功率进行电力传输所必需的架构、协议、电力供应行为、参数和线缆。根据USB-PD规范，与旧USB规范(例如，USB 2.0规范、USB 3.1规范、USB电池充电规范1.1/1.2版等)中所允许的电流和/或电压相比，具有USBC型端口的设备(例如，USB使能的设备)可以通过USB C型线缆协商(negotiate)较多电流和/或较高或较低电压。例如，USB-PD规范定义了可以在一对USB使能的设备之间协商的电力传输合同(PD合同)的要求。PD合同可以指定两个设备都可以接纳的电力水平和电力传递方向，并且可以根据任一设备的请求和/或响应于各种事件和状况例如电力角色交换、数据角色交换、硬重置、电源故障等(例如，在不将设备拔出的情况下)动态地进行重新协商。
图1是根据各种实施方式的根据用于双供电C型线缆应用中的动态VCONN交换的技术配置的半导体设备100的框图。在图1所示的实施方式中，半导体设备100是在单个半导体管芯上制造的集成电路(IC)控制器。例如，IC控制器可以是来自由加利福尼亚州圣何塞的Cypress Semiconductor公司开发的CMGx(或者CCG*或CCG3PA*)USB C型EMCA控制器家族的单芯片IC设备。“CMG”代表线缆标记生成。在另一示例中，IC控制器可以是作为片上系统(SoC)制造的单芯片IC。在其他实施方式中，IC控制器可以是封装在单个半导体封装中的多芯片模块。在其他部件中，IC控制器可以包括CPU子系统102、外围互连114、系统资源116、存储装置117、各种输入/输出(I/O)块118(例如，I/O块118A至I/O块118N)和USB-PD子系统120。存储装置117可以是通过C型接口可编程的，用于存储供应商特定的、设备特定的和线缆特定的配置数据。
CPU子系统102可以包括耦接至系统互连112的一个或更多个CPU(中央处理单元)104、闪速存储器106、SRAM(静态随机存取存储器)108和ROM(读取存储器)110。CPU 104是可以在IC设备或SoC设备中操作的合适的处理器。在一些实施方式中，可以利用大量门控时钟来优化CPU以用于低功率操作，并且CPU可以包括使得CPU能够在各种电源状态下操作的各种内部控制器电路。例如，CPU可以包括唤醒中断控制器，该唤醒中断控制器被配置成将CPU从休眠状态唤醒，从而使得能够在IC芯片处于休眠状态时“切断”电力。闪速存储器106是被配置成用于存储数据、程序和/或其他固件指令的非易失性存储器(例如，NAND闪存、NOR闪存等)。闪速存储器106被紧密耦接在CPU子系统102内以改善访问时间。SRAM 108是被配置用于存储通过CPU 104访问的数据和固件指令的易失性存储器。ROM 110是被配置用于存储启动例程、配置参数以及其他固件参数和设置的只读存储器(或其他合适的存储介质)。系统互连112是系统总线(例如，单级的或多级的高级高性能总线，或AHB)，该系统总线被配置作为将CPU子系统102的各个部件彼此耦接的接口以及CPU子系统的各个部件与外围互连114之间的数据和控制接口。
外围互连114是外围总线(例如，单级或多级AHB)，该外围总线在CPU子系统102与其外围设备以及其他资源之间提供主要数据和控制接口，其他资源例如系统资源116、I/O块118和USB-PD子系统120。外围互连114可以包括各种控制器电路(例如直接存储器访问或DMA控制器)，各种控制器电路可以被编程为在外围块之间传递数据而不给CPU子系统102增加负担。在各种实施方式中，CPU子系统102的部件中的每一个和外围互连114可以随CPU、系统总线和/或外围总线的每种选择或类型而不同。
系统资源116可以包括支持IC控制器在其各种状态和模式下的操作的各种电子电路和部件。例如，系统资源116可以包括诸如集成振荡器(例如，用于消除对外部时钟的需要)、上电复位(POR)电路、电压和电流基准生成器等的电路。系统资源116可以还包括使得IC控制器能够以几种不同的电压水平和/或电流水平从外部源汲取电力和/或向外部源提供电力并且支持控制器在几种电源状态119(例如，深度休眠、休眠和活动(active)状态)下操作的电路。在一些实施方式中，系统资源还可以包括提供IC控制器使用的各种时钟的时钟子系统以及实现各种控制器功能例如外部复位的电路。
USB-PD子系统120向USB C型端口提供接口，并且被配置成支持USB通信以及其他USB功能例如电力传输和电池充电。USB-PD子系统120可以包括C型端口上所需的静电放电(ESD)保护电路。USB-PD子系统120还可以包括C型收发器和物理层逻辑(PHY)，其被配置为集成基带PHY电路以执行物理层传输中涉及的各种数字编码/解码功能(例如，双相标记码-BMC编码/解码、循环冗余校验-CRC等)和模拟信号处理功能。USB-PD子系统120还提供如USB-PD规范所要求的终端电阻器(RP和RD)及其开关以通过C型线缆实现连接检测、插头取向检测和电力传输角色。IC控制器(和/或其USB-PD子系统120)还可以被配置成响应在USB-PD规范中定义的通信，例如启动分组SOP、SOP'和SOP”消息传递。
在其他电路中，USB-PD子系统120还可以包括：用于提供VBUS至CC短路保护的电路；用于利用第一VCONN线上的终端电阻器RA提供VBUS至第一VCONN1短路保护的电路；用于利用第二VCONN线上的终端电阻器RA提供VBUS至第二VCONN短路保护的电路；电子标记线缆应用(EMCA)协议引擎逻辑；以及用于支持C型通信信道(CC)
线上的通信的通信信道PHY(CC BB PHY)逻辑。
根据本文所描述的技术，IC控制器还可以包括参考如下文所描述的半导体设备或EMCA控制器所公开的附加部件。
图2是根据实施方式的使用EMCA控制器201的USB C型线缆200的电路图。USB C型线缆200包括第一C型插头204A和第二C型插头204B，其各自处于线缆的一端处。另外如图3所示，每个C型插头204A和204B均包括针对各种线的端子，所述各种线包括以上详细讨论的VBUS线、VCONN线、CC线、超高速和高速线以及GND。除VCONN线之外的所有线均从线缆的一端连接至另一端。
图2的实施方式是其中单个EMCA控制器201(例如，CMG1芯片)被部署在ETSB C型线缆200中的无源EMCA应用之一。因为开关电路(例如，图4中的408)要被插入在穿过EMCA控制器201的VCONN线内，所以将VCONN线划分为(来自第一C型插头204A的)第一VCONN线和(来自第二C型插头204B的)第二VCONN线。EMCA控制器201的第一端子耦接至第一VCONN线，并且EMCA控制器201的第二端子耦接至第二VCONN线。来自C型插头204A和204B两者的CC线也耦接至EMCA控制器201。
图3是根据实施方式的ETSB全功能C型插头接口300的端子图。由于先前已经讨论了该C型插头接口300的各个方面，因此此处简化其描述。SSTX+线、SSTX-线、SSRX+线和SSRX-线可以与被示出为TX+线、TX-线、RX+线和RX-线的线相对应。存在四个VBETS端子，并且注意，这四个VBETS端子之一(B4)靠近VCONN端子(B5)。由于这个原因，EMCA控制器201(例如，在线缆被插入时)遭受从(来自C型插头204A或204B的)VBETS端子之一短路到相对应的VCONN端子的短路风险。因此，如参照图4所讨论的，将短路保护集成到EMCA控制器201的扩展设计中。
图4是示出根据实施方式的在双供电C型线缆应用中向EMCA控制器提供电力并执行动态VCONN交换的半导体设备400的电路图。在一个实施方式中，该半导体设备是图2所示的EMCA控制器201。半导体设备400可以包括第一端子404A、第二端子404B、开关电路408和核心电路系统420。第一端子404A可以被配置成耦接至USB C型线缆200内的第一VCONN线，并且第二端子被配置成耦接至USB C型线缆200内的第二VCONN线。
在各个实施方式中，开关电路408可以包括第一漏极扩展n型场效应晶体管(DENFET)406A、第二DENFET 406B、第一泵开关412A、第二泵开关412B、第一二极管钳位装置416A、第二二极管钳位装置416B、第一上拉电阻器(Rpui)、第二上拉电阻器(Rpu2)、第一静电放电(ESD)电阻器(RESDI)和第二ESD电阻器(RESD2)。在一个实施方式中，电阻器Rpui和Rpu2每个均是一兆欧(1MΩ)电阻器。在一个实施方式中，ESD电阻器(RESDI和RESDI)将分别针对来自第一端子或第二端子中的任一者的过电流浪涌提供静电放电(ESD)。
在实施方式中，核心电路系统420包括：内部电源424，在本文中也称为Vddd_core(或VDDD)；电压检测电路426；充电泵428和控制逻辑430。在一个实施方式中，电压检测电路426可以被合并为控制逻辑430的一部分。内部电源424一旦从第一VCONN线或第二VCONN线之一通电，就可以工作以使半导体设备400中的其他部件通电并进入活动模式。
在一些实施方式中，充电泵428可以是被设计成使DENFET 406A或406B之一完全通电的五伏特充电泵，这具有至少两个益处。首先，当从VCONN线之一向内部电源424供应电流时，充电泵428使DENFET的“导通”电阻最小化。其次，当VCONN电压输入端之一被短路至20VVBUS时，充电泵428会限制内部电源424上的电压。DENFET不会使高于Vgs＝Vg-Vt的电压通过，其中Vg是DENFET栅极电压，Vgs是栅极至源极电压差，并且Vt是DENFET阈值电压。对于半导体设备400，DENFET将(内部电源424的)静态电压限制为不超过4.5V。
控制逻辑430可以是如下的固件或硬件逻辑：如将更详细地说明的，固件或硬件逻辑被设计成检测各种电压电平并对第一泵开关412A和第二泵开关412B进行控制以选择是通过第一VCONN线还是第二VCONN线为半导体设备400供电。
在一个实施方式中，第一DENFET 406A耦接在第一端子404A与核心电路系统420之间以包括内部电源424。在这种情况下，第一DENFET406A的扩展漏极可以耦接至第一端子404A，同时其源极耦接至电阻器RESDI的一端。电阻器RESDI的另一端可以进而耦接至核心电路系统420。电阻器Rpui耦接在第一端子404A与第一DENFET 406A的栅极之间。第一泵开关412A耦接在第一DENFET 406A的栅极与地之间并且受控制逻辑430控制。第一二极管钳位装置416A耦接在第一DENFET 406A的栅极与地之间。
在一个实施方式中，第二DENFET 406B耦接在第二端子404B与核心电路系统420之间以包括内部电源424。在这种情况下，第二DENFET406B的扩展漏极可以耦接至第二端子404B，同时其源极耦接至电阻器RESD2的一端。电阻器RESD2的另一端可以进而耦接至核心电路系统420。电阻器Rpu2耦接在第二端子404B与第二DENFET 406B的栅极之间。第二泵开关412B耦接在第二DENFET 406B的栅极与地之间并且受控制逻辑430控制。第二二极管钳位装置416B耦接在第二DENFET 406B的栅极与地之间。
在这些实施方式中，充电泵428可以耦接至第一泵开关412A和第二泵开关412B中的每一个。控制逻辑430可以向第一泵开关412A和第二泵开关412B发送信号以确定哪个泵开关被导通(被拉高至充电泵电压)以及哪个泵开关被关断(被拉低至地，这确保了VCONN线不被恢复供电)。在一个实施方式中，第一DENFET 406A和第二DENFET 406B是低电压DENFET开关以使得输入端子与内部电源424之间下降低电压，从而将更多的电力传递到Vddd_core中。
在各个实施方式中，半导体设备400可以首先在第一C型插头204A或第二C型插头204B之一被插入另一设备上的USB插座中或电源插座中之后上电。出于说明的目的，假设线缆的第一端被插入，从而通过第一C型插头204A将电压递送到第一VCONN线上。第一上拉电阻器Rpui可以充当至第一DENFET 404A的栅极的弱电压上拉，从而使得第一DENFET能够导通。当第一DENFET栅极电压被上拉至第一VCONN线电压时，第一DENFET 406A将电压VCONN-VtDENFET传递至内部电源424，其中VtDENFET是DENFET的阈值电压。该阈值电压在理想情况下为零，但实际上可以在高达0.5V的范围内变动。已经验证了通过第一VCONN线供应的电压足够高以使半导体设备400成功启动，例如，使得内部电源242升高到约1.65伏特以上。
在半导体设备400启动(例如，经过上电模式)之后，可以启用充电泵428，从而使泵电压(vpump)上升至约五伏特(或泵电压设置为的任何电压)。此时，第一泵开关412A可以将泵电压传递至第一DENFET406A的栅极，并且内部电源(vddd_core)电压可以增加至以下中的最小值：(1)第一VCONN线上的电压；以及(2)泵电压减去DENFET阈值电压(VtDENFET)。该模式可以支持半导体设备400在正常操作期间所需的较高活动(active)电流。
在VBUS短路事件(例如，VBUS至第一VCONN短路)期间，第一VCONN线电压可能会增加至VBUS电压，例如20V或大于20V。1MΩ电阻器Rpui和跨二极管钳位装置416A的最大电压的组合可以将DENFET栅极上的电压限制至最大电压，例如不超过约五伏特至六伏特。根据设计，DENFET的漏极可以承受高电压(大于20V)。这意味着即使在VCONN为20V或大于20V的情况下，半导体设备400也可以正常操作。二极管钳位装置中的每一个可以由多个二极管连接的NFET制成以在上拉电阻器中的每一个对电流进行限制的同时将电压钳位至期望电平(例如，如刚刚讨论的5V至6V)。因此，在一个实施方式中，二极管钳位装置416A和416B中的每一个可以包括串联的五个(或六个)一伏特NFET。在一些实施方式中，耦接在每个对应的DENFET源极与内部电源424之间的ESD电阻器(RESDI和RESD2)用于防止在第一VCONN引脚(或第二VCONN引脚)上的ESD事件期间可能从第一VCONN线(或第二VCONN线)流向核心电路系统420的ESD电流。
在各种另外的实施方式中，以上参照第一VCONN线和开关电路408中耦接至第一端子404A的那一半的讨论同样适用于第二VCONN线和开关电路408中耦接至第二端子404B的那一半。
在实施方式中，如将参照图5更详细地讨论的，控制逻辑430可以向第一泵开关412A和第二泵开关412B发送多个信号，以取决于是否已经检测到来自第一VCONN线和第二VCONN线中的一者或两者的阈值电压来将第一泵开关412A和第二泵开关412B导通或关断。这些信号在图4中被示出为至第一泵开关412A的第一开关禁用信号(sw disable_1)和第一开关使能有效信号(sw_en_act_1)以及至第二泵开关412B的第二开关禁用信号(sw_disable_2)和第二开关使能有效信号(sw_en_act_2)。阈值电压可以通过核心电路系统420的电压检测电路426检测。
图5是根据实施方式的在双供电C型线缆应用中为EMCA控制器供电并执行动态VCONN交换的方法500的流程图。方法500可以由包括硬件(例如，电路系统、专用逻辑、可编程逻辑、微代码等)的处理逻辑来执行。在一个实施方式中，方法500完全地或至少部分地由控制逻辑430(图4)执行，并且可以被执行以操作半导体设备400。在如将要说明的转变到活动模式之前，特别是在上电模式下，该方法的一些步骤可以由开关电路408的电路系统有机地执行。
参照图5，方法500可以开始于根据在第一端子处从第一VCONN线接收到的跨耦接在第一端子与第一DENFET的栅极之间的第一上拉电阻器(Rpui)下降的电压使第一DENFET通电(505)。可替选地或另外地，该初始上电可以通过根据在第二端子处从第二VCONN线接收到的跨耦接在第二端子与第二DENFET的栅极之间的第二上拉电阻器(Rpu2)下降的电压使第二DENFET通电而发生。方法500可以继续进行以下处理：响应于该电压通过第一DENFET(和/或第二DENFET)传递至内部电源(Vddd_core)，使半导体设备的内部电源通电(510)。方法500可以继续进行以下处理：使内部电源通电至足以使半导体设备的上电复位(POR)电路无效(deassert)的电平(520)。
在各种实施方式中，在块505至块520处执行的步骤可以被理解为涵盖半导体设备400的上电模式。起点是第一VCONN供电和第二VCONN供电均为0V，并且半导体设备未通电。如先前所描述的，当VCONN供电中的一者或两者上升到足以开始为半导体设备400供电时，电阻Rupi或Rup2上的弱上拉分别使得足够的电压能够传递至vddd_core，以使半导体器件400退出上位复电并启动。在上电模式期间，VCONN控制信号两者均被设置为sw_disable*＝0且sw_en_act*＝0，这使得弱上拉电阻器(Rupi和Rup2)能够控制DENFET的栅极。
继续参照图5，响应于半导体设备400的上电，方法500可以在上电、转变到活动模式并且操作半导体设备400的控制逻辑430以使第一DENFET完全通电之后继续进行。500可以继续进行以下操作：启用耦接至第一泵开关和第二泵开关的充电泵(525)。此时，半导体设备400准备从第一VCONN供电或第二VCONN供电中选择向半导体设备400供电。
方法500可以继续进行以下处理：处理逻辑检测来自第一VCONN线或第二VCONN线的超过阈值电压(例如，在一个实施方式中为2.7V)的电压(530)。USB C型线缆可能会在此时被拔出，因此，如果第一VCONN线或第二VCONN线均未检测到足够高的电压，则方法500可能会循环返回到上电模式(505)。然而，如果来自第一VCONN线的电压或者来自第一VCONN线和第二VCONN线两者的电压超过阈值电压，则方法500可以继续进行以下处理：处理逻辑使第一泵开关导通以将泵电压从充电泵传递至第一DENFET的栅极，从而完全激活第一DENFET(535)。这可以通过将第一开关使能有效信号(sw_en_act_1)设置为1来执行，这会将泵电压驱动到第一DENFET的栅极上。方法500可以继续进行以下处理：处理逻辑将第二泵开关关断以禁用第二DENFET，这会将第二DENFET的栅极拉至地(540)。这可以通过将至第二泵开关的第二开关使能有效信号(sw_en_act_2)设置为0并且将至第二泵开关的第二开关禁用信号(sw_disable_2)设置为1来执行，这会将第二DENFET的栅极拉至地，从而禁用第二泵开关。
继续参照图5，如果替代地在块530处，第二VCONN线上的电压超过阈值电压，则方法500可以继续进行以下处理：处理逻辑使第一泵开关导通以将泵电压从充电泵传递至第一DENFET的栅极，从而完全激活第一DENFET(545)。这可以通过将第二开关使能有效信号(sw_en_act_2)设置为1来执行，该会将泵电压驱动到第二DENFET的栅极上。方法500可以继续进行以下处理：处理逻辑将第二泵开关关断以禁用第二DENFET，这会将第二DENFET的栅极拉至地(550)。这可以通过将至第一泵开关的第一开关使能有效信号(sw_en_act_1)设置为0并将至第一泵开关的第一开关禁用信号(sw_disable_l)设置为1来执行，这会将第一DENFET的栅极拉至地，从而禁用第一泵开关。执行块545和块550的步骤可以完成将在第一VCONN线上对半导体设备供电交换至在第二VCONN线上对半导体设备供电。
假设正在第一VCONN线上例如通过第一DENFET为半导体设备400供电，则方法500可以继续进行以下处理：处理逻辑检测来自第二VCONN线的电压是否超过阈值电压(555)。如果来自第二VCONN线的电压超过阈值电压，则方法500可以如先前参照块545和块550讨论的继续执行电源交换。
此外，假设正在第二VCONN线上例如通过第二DENFET为半导体设备400供电，则方法500可以继续进行以下处理：处理逻辑检测来自第一VCONN线的电压是否超过阈值电压(555)。如果来自第一VCONN线的电压超过阈值电压，则方法500可以如先前参照块535和块540讨论的继续执行电源交换。以这种方式，可以取决于电压以及超过阈值电压的第一端子和第二端子来执行在第一VCONN线与第二VCONN线之间交换电源并返回至第一VCONN线的轮询。
另外，参照图4，在某些情况下，在任一给定端子处触发阈值电压之间的转变可能缓慢。例如，由于逻辑通常在约零伏特处的0与约5伏特处的1之间变化，因此在2.5伏特附近的缓慢转变可能导致在第一端子与第二端子之间供电的快速交换。该活动可能在如参照图5描述的转变中引起未知状态。为了防止未知状态，电压检测电路426可以包括磁滞以将电压检测器锁存为0或1的逻辑值并防止快速转变。在另一实施方式中，控制逻辑430可以适于如下逻辑滤波：仅在达到静态电压电平达预定时间段之后触发对达到逻辑0或逻辑1的检测。
例如，在一个实施方式中，方法500可以包括：处理逻辑(在图5的块555处)检测到在超过阈值电压与未超过阈值电压之间来回变动的来自第二端子的电压的多个连续变化。方法500可以继续以下处理：处理逻辑在导通第二泵开关并关断第一泵开关、以引起经由第二端子供电的交换之前，等待直至来自第二端子的电压超过阈值电压达预定的时间量。
图6是使用EMCA控制器的USB C型线缆600的电路图，该EMCA控制器耦接至USB C型线缆600的C型插头接口中的每一个。例如，在该替选实施方式中，USB C型线缆600可以包括第一C型插头接口604A和第二C型插头接口604B。第一EMCA控制器601A可以包括第一VCONN端子，该第一VCONN端子耦接至USB C型线缆600的第一端的第一VCONN线，例如，耦接至第一C型插头接口604A。第二EMCA控制器601B可以包括第二VCONN端子，该第二VCONN端子耦接至USB C型线缆600的第二端的第二VCONN线，例如，耦接至第二C型插头接口604B。在一些实施方式中，第一EMCA控制器601A和第二EMCA控制器601B中仅最靠近连接至USB B型线缆的主机(例如，下行端口或DFP)的控制器可以被上电。
在所示出的实施方式中，第一EMCA控制器601A和第二EMCA控制器601B中的每一个的第二VCONN端子可以保持悬空(不连接)。在另一实施方式中，第一EMCA控制器601A和第二EMCA控制器601B中的每一个可以包括开关电路408的一半电路系统，例如，仅与通过第一端子为芯片供电相关联的电路系统，第一端子在线缆的每一端处耦接至唯一的VCONN线。CC线也可以耦接至第一EMCA控制器601A和第二EMCA控制器601B中的每一个。
在图6的实施方式中，因为第一EMCA控制器601A和第二EMCA控制器601B中的每一个可以分别仅检测来自第一VCONN线的电压和第二VCONN线的电压并相应地为各自的控制器供电，所以用于控制双切换的控制逻辑430不是必需的。因此，控制逻辑430可以适于仅取决于电压端子处的电压是否超过阈值电压来导通或关断单个泵开关。可替选地，即使第二端子保持悬空，控制逻辑430也可以保持不变并且仍然按预期起作用。
在图2和图6的实施方式中示出的EMCA控制器被布置在无源USB C型线缆中。无源线缆与有源线缆之间的区别在于，除了C型控制器芯片外，有源线缆还具有允许较长线缆的时钟和数据恢复(CDR)芯片(具有诸如中继器、桥接器等部件)。CDR芯片可以用于TX*和RX*线上的高速数据。
在以上描述中，阐述了许多细节。然而，对于受益于本公开内容的本领域普通技术人员明显的是，可以在没有这些具体细节的情况下实践本公开内容的实施方式。在一些情况下，为了避免使描述模糊，以框图的形式而不是详细地示出公知的结构和设备。
具体实施方式的某些部分按照对计算机存储器内的数据比特进行操作的算法和符号表示而呈现。这些算法描述和表示是数据处理领域的技术人员用于将他们的工作实质最有效地传达给本领域的其他技术人员的手段。此处，算法通常被认为是导致期望结果的步骤的自身一致的序列。这些步骤是对物理量进行物理操纵所需的步骤。通常，尽管不是必须的，但是这些量采用能够被存储、传输、组合、比较和以其他方式处理的电信号或磁信号的形式。已经证明有时主要出于通用目的将这些信号称为比特、值、元素、符号、字符、项、数字等是方便的。
然而，应当牢记，所有这些术语以及类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非特别声明，否则如根据以上讨论明显的是，可以理解，在整个描述中，利用术语例如“接收”、“调节”等的讨论指的是计算系统或类似电子计算设备的动作和处理，计算系统或类似电子计算设备操纵计算系统的寄存器和存储器内被表示为物理(例如，电子)量的数据并将这些数据转换成在计算系统存储器或寄存器或其他这样的信息存储、传输或显示设备内被类似地表示为物理量的其他数据。
本文所使用的词语“示例”或“示例性”意指用作示例、实例或说明。在本文中被描述为“示例”或“示例性”的任何方面或设计不必一定被解释为比其他方面或其他设计优选或有利。相反，词语“示例”或“示例性”的使用旨在以具体的方式来呈现构思。如本申请中所使用的，术语“或”旨在意指包含性的“或”而非排他性的“或”。也就是说，除非另有指定或根据上下文是清楚的，否则“X包括A或B”旨在意指任何自然的包含性排列。也就是说，如果X包括A、X包括B或者X包括A和B两者，则在任何前述情况下都满足“X包括A或B”。另外，除非另有指定或根据上下文清楚地针对单数形式，否则在本申请和所附权利要求中使用的冠词“一”和“一个”通常应当被解释为意指“一个或更多个”。此外，除非如此描述，否则贯穿全文术语“实施方式”或“一个实施方式”或者“实施方式”或“一个实施方式”的使用不旨在意指同一实施方式或实施方式。
本文所描述的实施方式还可以涉及用于执行本文中的操作的装置。该装置可以是针对所需目的而专门构造，或者可以包括通过该装置中存储的固件选择性激活或重新配置的通用硬件。这样的固件可以存储在非暂态性计算机可读存储介质中，例如但不限于只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、闪速存储器或适于存储电子指令的任何类型的存储介质。术语“计算机可读存储介质”应被视为包括存储一个或更多个指令集的单个介质或多个介质。术语“计算机可读介质”还应该被视为包括能够存储、编码或承载由硬件执行的指令集并且使硬件执行本实施方式的方法中的任何一种或更多种方法的任何介质。因此，术语“计算机可读存储介质”应当被视为包括但不限于固态存储器、光学介质、电磁介质、能够存储由硬件执行的指令集并且使硬件执行本实施方式的方法中的任何一种或更多种方法的任何介质。
以上描述阐述了许多具体细节，例如具体系统、部件、方法等的示例，以便提供对本公开内容的若干实施方式的良好理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践本公开内容的至少一些实施方式。在其他实例中，为了避免使本公开内容不必要地模糊，未详细描述而是以简单的框图格式呈现公知的部件或方法。因此，以上阐述的具体细节仅是示例性的。特定实施方式可以不同于这些示例性细节，并且仍然被认为在本公开内容的范围内。
应当理解，以上描述旨在是说明性的而非限制性的。在阅读并理解以上描述之后，许多其他实施方式对本领域技术人员将是明显的。因此，应当参照所附权利要求连同这些权利要求所赋予的等同物的全部范围来确定本公开内容的范围。
在以上描述中，出于说明的目的，阐述了许多具体细节以便提供对本公开内容的透彻理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践本公开内容。在其他实例中，为了避免不必要地模糊对该描述的理解，未详细示出而是以框图示出公知的电路、结构和技术。
在描述中对“一个实施方式”或“实施方式”的引用意指结合该实施方式描述的特定特征、结构或特性包括在公开内容的至少一个实施方式中。位于本描述中的各个位置的短语“在一个实施方式中”不一定是指同一实施方式。

Claims (20)

1.一种用于通用串行总线(USB)C型线缆的半导体设备，所述半导体设备包括：
第一端子，用于从所述USB C型线缆的第一端耦接至第一VCONN线；
第二端子，用于从所述USB C型线缆的第二端耦接至第二VCONN线；
充电泵；以及
开关电路，其耦接至所述第一端子和所述第二端子，所述开关电路包括：
第一漏极扩展n型场效应晶体管(DENFET)，其耦接在所述第一端子与所述半导体设备的内部电源之间；
第一泵开关，其耦接在所述充电泵与所述第一DENFET的栅极之间；
第二DENFET，其耦接在所述第二端子与所述内部电源之间；以及
第二泵开关，其耦接在所述充电泵与所述第二DENFET的栅极之间。
2.根据权利要求1所述的半导体设备，其中，所述开关电路被配置成在所述第一端子与所述第二端子之间分别来回地将电源从所述第一VCONN线和所述第二VCONN线之一动态地切换到所述半导体设备的内部电源。
3.根据权利要求1所述的半导体设备，还包括耦接至所述内部电源、所述第一泵开关和所述第二泵开关的硬件逻辑，所述硬件逻辑用于在启动时：
检测来自所述第一端子或所述第二端子之一的电压；并且
导通所述第一泵开关或所述第二泵开关中与所述第一端子或所述第二端子中被检测到所述电压的端子相对应的泵开关，以将泵电压从所述充电泵分别传递至所述第一DENFET或所述第二DENFET之一的栅极。
4.根据权利要求3所述的半导体设备，其中，为了检测所述电压，所述硬件逻辑包括电压检测电路，所述电压检测电路用于检测来自所述第一端子或所述第二端子之一的大于阈值电压的电压。
5.根据权利要求3所述的半导体设备，其中，所述硬件逻辑还用于：
在启动期间，针对所述第一泵开关和所述第二泵开关中的每一个，将开关禁用信号和开关使能有效信号设置为0；并且
响应于对来自所述第一端子的电压的检测：
将至所述第一泵开关的开关使能有效信号设置为1；
将至所述第二泵开关的开关使能有效信号设置为0；以及
将至所述第二泵开关的开关禁用信号设置为1。
6.根据权利要求1所述的半导体设备，还包括：
第一电阻器，其耦接在所述第一端子与所述第一DENFET的栅极之间；
第一二极管钳位装置，其耦接在所述第一DENFET的栅极与地之间；
第二电阻器，其耦接在所述第二端子与所述第二DENFET的栅极之间；以及
第二二极管钳位装置，其耦接在所述第二DENFET的栅极与地之间。
7.根据权利要求1所述的半导体设备，还包括：
第一电阻器，其耦接在所述第一DENFET的源极与所述半导体设备的内部电源之间；
第二电阻器，其耦接在所述第二DENFET的源极与所述内部电源之间；并且
其中，所述第一电阻器和所述第二电阻器分别用于针对来自所述第一端子或所述第二端子中的任一者的过电流浪涌提供静电放电(ESD)保护。
8.一种方法，包括：
操作用于通用串行总线(USB)C型线缆的半导体设备，所述半导体设备包括第一端子、耦接在所述第一端子与内部电源之间的第一漏极扩展n型场效应晶体管(DENFET)、耦接至所述第一DENFET的栅极的第一泵开关、以及耦接至所述第一泵开关的控制逻辑，其中，操作所述半导体设备包括：
根据在所述第一端子处接收到的跨耦接在所述第一端子与所述第一DENFET的栅极之间的电阻器而下降的电压，使所述第一DENFET通电；
响应于所述电压通过所述第一DENFET传递至所述半导体设备的内部电源，使所述内部电源通电；
响应于所述内部电源的通电，使所述半导体设备上电；以及
响应于所述半导体设备的上电，操作所述半导体设备的控制逻辑以使所述第一DENFET完全通电，从而进入所述半导体设备的活动模式。
9.根据权利要求8所述的方法，其中，使所述内部电源通电至使所述半导体设备的上电复位电路无效的电压电平。
10.根据权利要求8所述的方法，其中，所述半导体设备还包括第二端子、耦接在所述第二端子与所述内部电源之间的第二DENFET、耦接至所述第二DENFET的栅极和所述控制逻辑的第二泵开关，并且其中，操作所述控制逻辑还包括：
启用耦接至所述第一泵开关和所述第二泵开关的充电泵；
通过电压检测电路进行下述第一检测：来自所述第一端子的电压超过阈值电压；以及
响应于所述第一检测：
导通所述第一泵开关以将泵电压从所述充电泵传递至所述第一DENFET的栅极，以完全激活所述第一DENFET；并且
关断所述第二泵开关以禁用所述第二DENFET，这会将所述第二DENFET的栅极拉至地。
11.根据权利要求10所述的方法，其中，操作所述控制逻辑还包括：
在所述半导体设备通电期间，针对所述第一泵开关和所述第二泵开关中的每一个泵开关，将开关禁用信号和开关使能有效信号设置为0；并且
响应于对来自所述第一端子的电压的检测：
将至所述第一泵开关的开关使能有效信号设置为1；
将至所述第二泵开关的开关使能有效信号设置为0；以及
将至所述第二泵开关的开关禁用信号设置为1。
12.根据权利要求10所述的方法，其中，对来自所述第一端子的电压的第一检测还包括检测来自所述第二端子的大于所述阈值电压的第二电压。
13.根据权利要求10所述的方法，还包括：
通过所述电压检测电路进行下述第二检测：来自所述第二端子的电压超过所述阈值电压；
响应于所述第二检测：
导通所述第二泵开关以将所述泵电压从所述充电泵传递至所述第二DENFET的栅极，以完全激活所述第二DENFET；并且
关断所述第一泵开关以禁用所述第一DENFET，这会将所述第一DENFET的栅极拉至地。
14.根据权利要求13所述的方法，还包括：
检测在超过所述阈值电压与不超过所述阈值电压之间来回变动的来自所述第二端子的电压的多个连续变化；并且
在导通所述第二泵开关并且关断所述第一泵开关、以引起经由所述第二端子供电的交换之前，等待直至来自所述第二端子的电压超过所述阈值电压达预定的时间量。
15.一种系统，包括：
USB C型线缆的第一端处的第一USB C型插头；
第一VCONN线，其耦接至所述第一USB C型插头；以及
第一集成电路(IC)控制器，其包括：
第一端子，其耦接至所述第一VCONN线；
第一漏极扩展n型场效应晶体管(DENFET)，其耦接在所述第一端子与所述第一IC控制器的第一内部电源之间；
第一泵开关，其耦接在第一充电泵与所述第一DENFET的栅极之间；以及
第一硬件逻辑，其耦接至所述第一泵开关、所述第一充电泵和所述第一内部电源，所述第一硬件逻辑用于：
检测来自所述第一端子的电压；并且
响应于对来自所述第一端子的电压的检测而导通所述第一泵开关，以将泵电压从所述第一充电泵传递至所述第一DENFET的栅极。
16.根据权利要求15所述的系统，还包括：
所述USB C型线缆的第二端处的第二USB C型插头；
第二VCONN线，其耦接至所述第二USB C型插头；以及
第二IC控制器，其包括：
第二端子，其耦接至所述第二VCONN线；
第二DENFET，其耦接在所述第二端子与第二内部电源之间；
第二泵开关，其耦接在第二充电泵与所述第二DENFET的栅极之间；以及
第二硬件逻辑，其耦接至所述第二泵开关、所述第二充电泵和所述第二内部电源，所述第二硬件逻辑用于：
检测来自所述第二端子的电压；并且
响应于对来自所述第二端子的电压的检测而导通所述第二泵开关，以将泵电压从所述第二充电泵传递至所述第二DENFET的栅极。
17.根据权利要求15所述的系统，还包括：
所述ETSB C型线缆的第二端处的第二ETSB C型插头；
第二VCONN线，其耦接至所述第二ETSB C型插头；并且
其中，所述第一IC控制器还包括：
第二端子，其耦接至所述USB C型线缆的第二VCONN线；
第二DENFET，其耦接在所述第二端子与所述第一内部电源之间；以及
第二泵开关，其耦接在所述第一充电泵与所述第二DENFET的栅极之间；并且
其中，所述第一硬件逻辑还耦接至所述第二泵开关，并且用于：
检测来自所述第二端子的阈值电压；
响应于对来自所述第二端子的电压的检测而导通所述第二泵开关，以将泵电压从所述第一充电泵传递至所述第二DENFET的栅极；以及
关断所述第一泵开关。
18.根据权利要求17所述的系统，其中，所述硬件逻辑还用于：
在启动期间，针对所述第一泵开关和所述第二泵开关中的每一个，将开关禁用信号和开关使能有效信号设置为0；并且
响应于对来自所述第二端子的电压的检测：
将至所述第二泵开关的开关使能有效信号设置为1；
将至所述第一泵开关的开关使能有效信号设置为0；以及
将至所述第一泵开关的开关禁用信号设置为1。
19.根据权利要求17所述的系统，其中，所述第一IC控制器还包括：
第一电阻器，其耦接在所述第一端子与所述第一DENFET的栅极之间；
第一二极管钳位装置，其耦接在所述第一DENFET的栅极与地之间；
第二电阻器，其耦接在所述第二端子与所述第二DENFET的栅极之间；以及
第二二极管钳位装置，其耦接在所述第二DENFET的栅极与地之间。
20.根据权利要求17所述的系统，其中，所述第一IC控制器还包括：
第一电阻器，其耦接在所述第一DENFET的源极与所述第一内部电源之间；
第二电阻器，其耦接在所述第二DENFET的源极与所述第一内部电源之间；并且
其中，所述第一电阻器和所述第二电阻器分别用于针对来自所述第一端子或所述第二端子中的任一者的过电流浪涌提供静电放电(ESD)保护。
CN201980028162.7A 2018-04-27 2019-04-01 双供电c型线缆应用中的动态vconn交换 Pending CN112042093A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201862663382P 2018-04-27 2018-04-27
US62/663,382 2018-04-27
US16/123,157 2018-09-06
US16/123,157 US10317969B1 (en) 2018-04-27 2018-09-06 Dynamic VCONN swapping in dual-powered type-C cable applications
PCT/US2019/025117 WO2019209466A1 (en) 2018-04-27 2019-04-01 Dynamic vconn swapping in dual-powered type-c cable applications

Publications (1)

Publication Number Publication Date
CN112042093A true CN112042093A (zh) 2020-12-04

Family

ID=66767472

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980028162.7A Pending CN112042093A (zh) 2018-04-27 2019-04-01 双供电c型线缆应用中的动态vconn交换

Country Status (4)

Country Link
US (3) US10317969B1 (zh)
CN (1) CN112042093A (zh)
DE (1) DE112019002202T5 (zh)
WO (1) WO2019209466A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6995557B2 (ja) * 2017-10-06 2022-01-14 マクセル株式会社 中継装置、受信装置、及びそれらを用いた伝送システム
US10317969B1 (en) 2018-04-27 2019-06-11 Cypress Semiconductor Corporation Dynamic VCONN swapping in dual-powered type-C cable applications
US10381787B1 (en) * 2018-05-21 2019-08-13 Cypress Semiconductor Corporation Voltage protection for universal serial bus type-C (USB-C) connector systems
CN112214430B (zh) * 2019-07-11 2022-10-14 纬联电子科技(中山)有限公司 USB Type-C接头检测方法和双重用途端口装置
CN110381095B (zh) * 2019-09-16 2019-12-20 广东高云半导体科技股份有限公司 一种片上系统及设备、通信系统
US11594879B2 (en) * 2020-07-10 2023-02-28 Infineon Technologies Austria Ag Multi-power supply monitoring, operation, and control
TWI737509B (zh) * 2020-09-30 2021-08-21 嘉雨思科技股份有限公司 Usb-c連接線及其usb-c連接線訊號判斷之方法
CN112100102B (zh) * 2020-11-03 2021-02-09 武汉精测电子集团股份有限公司 接口管理电路、图形信号发生器及usb type-c转接线

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009075902A (ja) * 2007-09-21 2009-04-09 Fujitsu Ltd パワーデバイス及び記憶装置
US8704550B2 (en) 2007-11-29 2014-04-22 Texas Instruments Incorporated Architecture for VBUS pulsing in UDSM processes
US9130400B2 (en) * 2009-09-24 2015-09-08 Apple Inc. Multiport power converter with load detection capabilities
US20110266624A1 (en) 2010-04-30 2011-11-03 Texas Instruments Incorporated Electrostatic discharge protection having multiply segmented diodes in proximity to transistor
US10001799B2 (en) 2014-03-24 2018-06-19 Nokia Technologies Oy Pull-down circuitry for an apparatus
JP5986145B2 (ja) * 2014-07-02 2016-09-06 レノボ・シンガポール・プライベート・リミテッド ポータブル・デバイス、ケーブル・アセンブリおよびｕｓｂシステム
US9501118B2 (en) * 2014-11-19 2016-11-22 Dell Products L.P. Information handling system multi-purpose connector guide pin structure
US9874913B2 (en) * 2014-12-23 2018-01-23 Intel Corporation Apparatus and methods for power conflict resolution in power delivery systems
US9871524B2 (en) * 2015-04-17 2018-01-16 Samsung Electronics Co., Ltd. Integrated circuit and cable assembly including the same
US9400546B1 (en) 2015-06-19 2016-07-26 Cypress Semiconductor Corporation Low-power implementation of Type-C connector subsystem
US9740261B2 (en) * 2015-08-31 2017-08-22 Texas Instruments Incorporated USB power delivery dead-battery control
US9899925B2 (en) 2015-12-15 2018-02-20 Google Llc Two stage structure for power delivery adapter
EP3193436B1 (en) * 2016-01-15 2019-10-30 Nxp B.V. Charge pump circuit driving a load connection switch
US10326296B2 (en) * 2016-02-01 2019-06-18 Qualcomm Incorporated Dual-phase operation for concurrently charging a battery and powering a peripheral device
KR102511514B1 (ko) * 2016-02-03 2023-03-20 삼성전자주식회사 다양한 충전 방식을 이용한 고속 충전 방법 및 장치
US10673423B2 (en) * 2016-04-28 2020-06-02 Texas Instruments Incorporated Fast turn-on power switch
US9727123B1 (en) 2016-05-13 2017-08-08 Cypress Semiconductor Corporation Configurable and power-optimized integrated gate-driver for USB power-delivery and type-C SoCs
FR3051570B1 (fr) 2016-05-23 2019-11-22 STMicroelectronics (Alps) SAS Dispositif de regulation a faible chute de tension, en particulier capable de supporter des tensions d'alimentation compatibles avec la norme usb type c
US10431939B2 (en) 2016-05-26 2019-10-01 Qualcomm Incorporated Over-voltage protection systems and methods
US9800233B1 (en) 2016-05-26 2017-10-24 Silicon Laboratories Inc. Voltage clamp circuits and related methods
US10067554B2 (en) 2016-05-26 2018-09-04 Silicon Laboratories Inc. VCONN pull-down circuits and related methods for USB type-C connections
US10078616B2 (en) * 2016-05-26 2018-09-18 Silicon Laboratories Inc. System, USB Type-C connector and method to transmit encoded data
US20180109134A1 (en) * 2016-10-13 2018-04-19 Intersil Americas LLC Power monitoring for output voltage support
WO2018128690A1 (en) * 2016-11-03 2018-07-12 Semtech Corporation System and method to manage power for port controller based power supplies using a common power source
US10152448B2 (en) 2016-11-29 2018-12-11 Nxp B.V. Resistor module of a USB interface device and a method of operating a resistor module of a USB interface device
JP6787214B2 (ja) * 2017-03-27 2020-11-18 ブラザー工業株式会社 充電器及び充電制御方法
JP6878102B2 (ja) * 2017-04-07 2021-05-26 キヤノン株式会社 電子機器及びその制御方法
US10579119B2 (en) * 2017-05-23 2020-03-03 Cirrus Logic, Inc. Active charge through of a peripheral device
US11112844B2 (en) * 2017-05-24 2021-09-07 Qualcomm Incorporated Universal serial bus (USB) type-C and power delivery port with scalable power architecture
JP6943668B2 (ja) * 2017-07-28 2021-10-06 ローム株式会社 電子機器
US10531530B2 (en) * 2017-10-03 2020-01-07 Dell Products, L.P. Controlling a power adaptor light-emitting diode (LED) indicator
US11093020B2 (en) * 2017-10-04 2021-08-17 Intel Corporation Flexible multiport USB type-C power management
US11101673B2 (en) * 2018-03-13 2021-08-24 Cypress Semiconductor Corporation Programmable gate driver control in USB power delivery
US10866628B2 (en) * 2018-04-10 2020-12-15 Texas Instruments Incorporated Low-power mode for a USB type-C power delivery controller
US10879686B2 (en) * 2018-04-12 2020-12-29 Cypress Semiconductor Corporation Overcurrent protection for universal serial bus Type-C (USB-C) connector systems
US10855069B2 (en) * 2018-04-17 2020-12-01 Texas Instruments Incorporated USB type-C/PD controller having integrated VBUS to CC short protection
US10317969B1 (en) * 2018-04-27 2019-06-11 Cypress Semiconductor Corporation Dynamic VCONN swapping in dual-powered type-C cable applications
US10503240B1 (en) * 2018-05-21 2019-12-10 Cypress Semiconductor Corporation Power supply architecture for USB-C controllers

Also Published As

Publication number Publication date
US10317969B1 (en) 2019-06-11
US11262827B2 (en) 2022-03-01
US10719112B2 (en) 2020-07-21
US20190332150A1 (en) 2019-10-31
US20200409440A1 (en) 2020-12-31
DE112019002202T5 (de) 2021-03-04
WO2019209466A1 (en) 2019-10-31

Similar Documents

Publication Publication Date Title
CN112074996B (zh) 用于通用串行总线c型（usb-c）连接器系统的过电压保护
US11262827B2 (en) Dynamic VCONN swapping in dual-powered type-C cable applications
US11658476B2 (en) Voltage protection for universal serial bus Type-C (USB-C) connector systems
US11372468B2 (en) Power supply architecture for USB-C controllers
JP6813392B2 (ja) ＵＳＢ電力供給且つＴｙｐｅ−Ｃ ＳｏＣ用の設定可能な及び電力最適化された集積化ゲートドライバ
CN107491159B (zh) Type-C连接器子系统的低功率实现
CN112005457B (zh) 通用串行总线c型(usb-c)连接器系统的过电流保护
US9348382B2 (en) Method and apparatus for providing power to an electronic device
CN111837312A (zh) Usb电力输送中的可编程栅极驱动器控制
CN112005447B (zh) 用于通用串行总线c型(usb-c)连接器系统的反向电流保护
US11641100B2 (en) Short circuit recovery in universal serial bus type-c power delivery (USB-C/PD) systems
CN116819220A (zh) Usb-c控制器、用于检测故障的系统和多端口usb-c控制器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination