CN112038383A - 一种显示面板、制备方法及显示装置 - Google Patents
一种显示面板、制备方法及显示装置 Download PDFInfo
- Publication number
- CN112038383A CN112038383A CN202010959570.9A CN202010959570A CN112038383A CN 112038383 A CN112038383 A CN 112038383A CN 202010959570 A CN202010959570 A CN 202010959570A CN 112038383 A CN112038383 A CN 112038383A
- Authority
- CN
- China
- Prior art keywords
- layer
- sub
- display panel
- pixels
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 6
- 239000000758 substrate Substances 0.000 claims abstract description 83
- 230000000149 penetrating effect Effects 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 154
- 238000000034 method Methods 0.000 claims description 43
- 238000005516 engineering process Methods 0.000 claims description 35
- 238000000206 photolithography Methods 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 14
- 239000002346 layers by function Substances 0.000 claims description 13
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000005538 encapsulation Methods 0.000 claims description 4
- 238000004806 packaging method and process Methods 0.000 claims description 4
- 230000008569 process Effects 0.000 description 17
- 238000010586 diagram Methods 0.000 description 14
- 239000011159 matrix material Substances 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000012986 modification Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- 230000002159 abnormal effect Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000012044 organic layer Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000001878 scanning electron micrograph Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y40/00—Manufacture or treatment of nanostructures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/805—Electrodes
- H10K50/81—Anodes
- H10K50/813—Anodes characterised by their shape
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/122—Pixel-defining structures or layers, e.g. banks
Landscapes
- Engineering & Computer Science (AREA)
- Nanotechnology (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Optics & Photonics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供了一种显示面板、制备方法及显示装置，其中，所述显示面板包括：衬底基板；设置于所述衬底基板第一侧的多个像素驱动电路；设置于所述衬底基板与所述第一侧相对的第二侧的多个阳极、像素界定层和发光功能层，所述像素界定层包括多个开口；其中，各个所述阳极通过贯穿所述衬底基板的过孔与相应的所述像素驱动电路电连接，所述过孔在所述衬底基板的正投影完全落入对应的所述阳极在所述衬底基板的正投影的区域范围内，且至少部分所述过孔位于所述开口所在的区域内。用于提高显示面板的显示品质。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种显示面板、制备方法及显示装置。
背景技术
有机发光二极管(Organic Light-Emitting Diode，OLED)显示面板具有结构简单、响应速度快、主动发光、低功耗等优点，在手机、平板、电视等显示领域已经有了广泛的应用。
如图1所示为现有OLED显示面板的其中一种结构示意图，该显示面板的叠层结构包括依次背离基板(Substrate)设置的缓冲层(Buffer)、有源层(ACT)、栅极绝缘层(GI)、栅极层(Gate)、层间绝缘层(ILD)、第一源漏极层(SD1)、第一钝化层(PVX1)、第二源漏极层(SD2)、平坦层(PLN)、第一阳极层(AND1)、第二钝化层(PVX2)、第二阳极层(AND2)、像素界定层(PDL)、发光功能层(EL)和阴极层(Cathode)。不仅叠层结构中存在的PVX2拖尾(tail)极易导致显示面板中部分位置不发光，而且PVX2所致的段差极易导致阴极层断裂异常，从而影响显示面板的显示品质。
发明内容
本发明提供了一种显示面板、制备方法及显示装置，用于提高显示面板的显示品质。
第一方面，本发明实施例提供了一种显示面板，包括：
衬底基板；
设置于所述衬底基板第一侧的多个像素驱动电路；
设置于所述衬底基板与所述第一侧相对的第二侧的多个阳极、像素界定层和发光功能层，所述像素界定层包括多个开口；
其中，各个所述阳极通过贯穿所述衬底基板的过孔与相应的所述像素驱动电路电连接，所述过孔在所述衬底基板的正投影完全落入对应的所述阳极在所述衬底基板的正投影的区域范围内，且至少部分所述过孔位于所述开口所在的区域内。
在一种可能的实现方式中，全部所述过孔位于所述开口所在的区域内。
在一种可能的实现方式中，各个所述阳极同层制备。
在一种可能的实现方式中，所述显示面板包括多个亚像素，各个所述亚像素包括阵列排布的多个子像素，所述多个子像素对应所述发光功能层的同种颜色，且各个所述子像素的所述阳极通过所述过孔与相应的所述像素驱动电路电连接。
在一种可能的实现方式中，相邻两所述亚像素之间间隔第一预设距离值，同一所述亚像素中相邻两所述子像素的所述阳极之间间隔小于所述第一预设距离值的第二预设距离值。
在一种可能的实现方式中，所述第二预设距离值小于0.001微米。
在一种可能的实现方式中，所述显示面板包括在所述发光功能层背离所述衬底基板的一侧依次设置的阴极层、封装层和透镜层。
第二方面，本发明实施例还提供了一种显示装置，包括：
如上面所述的显示面板。
第三方面，本发明实施例还提供了一种如上面所述的显示面板的制备方法，包括：
通过TGV技术在所述衬底基板上开设多个所述过孔；
在所述衬底基板的所述第一侧形成所述多个像素驱动电路；
在所述衬底基板的所述第二侧形成一整层电极层；
利用纳米压印技术和光刻技术对所述电极层进行处理，形成所述多个阳极；
利用光刻技术在所述多个阳极背离所述衬底基板的一侧形成包括所述多个开口的所述像素界定层；
利用光刻技术在所述像素界定层背离所述衬底基板的一侧形成所述发光功能层。
在一种可能的实现方式中，所述利用纳米压印技术和光刻技术对所述电极层进行处理，形成所述多个阳极，包括：
利用纳米压印技术对所述电极层进行处理，控制对应所述发光功能层同种颜色的多个子像素中相邻两子像素的所述阳极之间间隔第二预设距离值；
利用所述光刻技术对处理后的所述电极层进行处理，控制多个亚像素中相邻两所述亚像素之间间隔大于所述第二预设距离值的第一预设距离值，其中，各个所述亚像素包括阵列排布的所述多个子像素。
在一种可能的实现方式中，在所述利用光刻技术在所述像素界定层背离所述衬底基板的一侧形成所述发光功能层之后，所述方法还包括：
在所述发光功能层背离所述衬底基板的一侧依次形成阴极层、封装层和透镜层。
本发明的有益效果如下：
本发明实施例提供了一种显示面板、制备方法及显示装置，其中，该显示面板包括衬底基板，设置在该衬底基板第一侧的多个像素驱动电路，设置于衬底基板与第一侧相对的第二侧的多个阳极、像素界定层和发光功能层，该像素界定层包括多个开口，各个阳极通过贯穿衬底基板的过孔与相应的像素驱动电路电连接，各个过孔在衬底基板的正投影完全落入对应的阳极在衬底基板的正投影的区域范围内，且至少部分过孔位于开口所在的区域内。也就是说，将像素驱动电路和阳极分别设置于衬底基板的相对两侧，且各个阳极通过贯穿衬底基板的过孔与像素驱动电路电连接，这样的话，保证了衬底基板同侧设置各个阳极的平坦化，从而提高了显示面板的显示品质。
附图说明
图1为现有OLED显示面板的其中一种结构示意图；
图2为图1中两层阳极搭接处的其中一种示意图；
图3为图2中区域P所对应的SEM图；
图4为本发明实施例提供的一种显示面板的其中一种结构示意图；
图5为本发明实施例提供的一种显示面板的其中一种结构示意图；
图6为相关技术中亚像素中子像素的其中一种矩阵分割示意图；
图7为相关技术中阳极相关膜层呈漏斗状的其中一种结构示意图；
图8为采用图7设计时发光功能层的其中一种出光方向示意图；
图9为本发明实施例提供的一种显示面板的其中一种结构示意图；
图10为本发明实施例提供的一种显示面板的其中一种结构示意图；
图11为本发明实施例提供的一种显示装置的结构示意图；
图12为本发明实施例提供的一种显示面板的制备方法的方法流程图；
图13为图12中相关步骤对应的其中一种工艺流程图；
图14为本发明实施例提供的一种显示面板的制备方法中步骤S104的其中一种方法流程图；
图15为图14中相关步骤对应的其中一种工艺流程图；
图16为本发明实施例提供的一种显示面板的制备方法中在步骤S106之后所对应的工艺流程图。
附图标记说明：
10-衬底基板；20-像素驱动电路；101-第一侧；102-第二侧；30-阳极；40-像素界定层；400-开口；50-发光功能层；100-过孔；200-有源层；201-栅极绝缘层；202-栅极层；203-层间绝缘层；204-源漏极层；205-钝化层；PX-亚像素；spx-子像素；300-显示面板；1000-导电体；60-电极层；70-阴极层；80-封装层；90-透镜层。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例的附图，对本发明实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例。并且在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。基于所描述的本发明的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
除非另外定义，本发明使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本发明中使用的“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同，而不排除其他元件或者物件。
需要注意的是，附图中各图形的尺寸和形状不反映真实比例，目的只是示意说明本发明内容。并且自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。
在现有技术中，在使用如图1所示的OLED显示面板的过程中，两层阳极在PVX2交叠处极易因PVX2拖尾(tail)而导致两层阳极搭接在一起，从而导致OLED显示面板中部分位置不发光，如图2为图1中两层阳极搭接处的其中一种示意图。此外，PVX2所致的段差极易导致阴极断裂异常，从而影响显示面板的显示品质，如图3为图2中区域P所对应的扫描电子显微镜(Scanning Electrion Microscope，SEM)图。
鉴于此，本发明实施例提供了一种显示面板、制备方法及显示装置，用于提高OLED显示面板的显示品质。
如图4所示为本发明实施例提供的一种显示面板的其中一种结构示意图，具体来讲，该显示面板包括：
衬底基板10；
设置于衬底基板10第一侧101的多个像素驱动电路20；
设置于衬底基板10与第一侧101相对的第二侧102的多个阳极30、像素界定层40和发光功能层50，像素界定层40包括多个开口400；
其中，各个阳极30通过贯穿衬底基板10的过孔100与相应的像素驱动电路20电连接，过孔100在衬底基板10的正投影完全落入对应的阳极30在衬底基板10的正投影的区域范围内，且至少部分过孔100位于开口400所在的区域内。
在本发明实施例中，衬底基板10可以是玻璃基基板，还可以是硅基基板，在此不做限定。
在本发明实施例中，显示面板所包括的多个像素驱动电路20可以设置于衬底基板10的第一侧101，各个像素驱动电路20可以是顶栅结构的驱动电路，还可以是底栅结构的驱动电路，在此不做限定。如图4所示为像素驱动电路20为顶栅结构的情况。
在本发明实施例中，如图5所示为显示面板的其中一种结构示意图，具体来讲，像素驱动电路20包括依次背离衬底基板10设置的有源层200、栅极绝缘层201、栅极层202、层间绝缘层203、通过贯穿层间绝缘层203和栅极绝缘层201的另一过孔与有源层200电连接的源漏极层204，以及钝化层205，该源漏极层204通过贯穿层间绝缘层203和栅极绝缘层201的其它过孔与各个阳极30电连接。当然，在实际应用中，还可以根据实际需要来设定像素驱动电路20的相关膜层，在此不做详述了。
在本发明实施例中，显示面板所包括的多个阳极30、像素界定层40和发光功能层50可以设置于衬底基板10与第一侧101相对的第二侧102，在第二侧102，多个阳极30、像素界定层40和发光功能层50依次背离衬底基板10设置。其中，阳极30可以是包括两层电极层以及设置在这两层电极层之间的金属层，两层电极层的材料可以为氧化铟锡、氧化铟锌，在此不再限定，设置在这两层电极层之间的金属层可以为银(Ag)。发光功能层50可以空穴注入层(HIL)、空穴传输层(HTL)、发光层(EL)、电子传输层(ETL)和电子注入层(EIL)，从而保证显示面板的发光显示。此外，像素界定层40包括多个开口400，从而保证显示面板的像素开口率。
在本发明实施例中，各个阳极30通过贯穿衬底基板10的过孔100与相应的像素驱动电路20电连接，在为多个阳极30时，相应地有多个过孔100贯穿衬底基板10，每个阳极30通过相应的过孔100与相应的像素驱动电路20电连接，从而保证了像素驱动电路20对像素的驱动，保证了显示面板的显示功能。
在本发明实施例中，为了保证各个阳极30与对应像素驱动电路20间的电连接，可以在衬底基板10的各个过孔100中沉积或者蒸镀导电体1000，该导电体1000可以是铜(Cu)，也可以是其它金属材料在此不做限定，其中，在导电体1000为Cu时，由于其较好的导电性能不仅保证了各阳极30与像素驱动电路20间的良好连接，而且保证了显示面板的低成本制作。
在本发明实施例中，过孔100在衬底基板10的正投影完全落入对应的阳极30在衬底基板10的正投影的区域范围内，这样的话，阳极30完全覆盖住过孔100，如此一来，在衬底基板10的第一侧101设置多个阳极30时，能够在兼顾多个阳极30平坦化的同时，保证阳极30与过孔100中导电体1000的充分接触，进而保证阳极30与像素驱动电路20间的良好连接。
在本发明实施例中，至少部分过孔100位于开口400所在的区域内。在具体实施过程中，可以是部分过孔100位于开口400所在的区域内，比如，显示面板的显示区内除靠近非显示区外的阳极30对应的过孔100可以位于相应像素界定层40的开口400区域内之外，显示区内靠近非显示区的阳极30对应的过孔100可以被像素界定层40完全遮挡。此外，还可以是全部过孔100位于开口400所在的区域内，其中，在全部过孔100位于开口400所在的区域内时，保证了所有阳极30的共面平坦化设计，从而提高了显示面板的显示品质。
在本发明实施例中，各个阳极30同层制备，从而简化了显示面板的制作工艺，提高了显示面板的制作效率。
在本发明实施例中，显示面板包括多个亚像素PX，各个亚像素PX包括阵列排布的多个子像素spx，多个子像素spx对应发光功能层50的同种颜色，且各个子像素spx的阳极30通过过孔100与相应的像素驱动电路20电连接。
在具体实施过程中，多个亚像素PX可以是包括多个红色亚像素、多个绿色亚像素和多个蓝色亚像素，当然，还可以根据实际应用需要来设置多个亚像素的颜色，在此不做限定。无论哪种颜色的亚像素，各个亚像素PX包括阵列排布的多个子像素spx，比如，单个亚像素PX的子像素spx排布的矩阵大小可以是N×M，其中，N和M为正整数，同一亚像素PX中的多个子像素spx对应该发光功能层50的同种颜色。
在本发明实施例中，同一亚像素PX中的各个子像素spx分别对应的阳极30通过各自所对应的过孔100与相应的像素驱动电路20电连接。也就是说，一个子像素spx对应一个阳极30，且对应一个像素驱动电路20，从而能够通过一个像素驱动电路20实现对一个子像素spx的驱动，从而保证显示面板的显示效果。
本发明人在实际研究中发现，传统的液晶显示(Liquid Crystal Display，LCD)及OLED显示局限在2D显示，随着半导体技术及工艺的进步，图像处理技术突飞猛进，目前的图像处理硬件实现了微型化、高效化和低发热的特性，3D显示逐步提上日程。另外，各种3D显示的光学方案日新月异，为3D显示技术的普及奠定了基础。目前3D显示技术和产品仍旧集中在LCD面板显示中，基于OLED的3D显示比较罕见。
目前对OLED来说，裸眼3D显示技术主要实现方式包括视柱状透镜式、差屏障式、指向光源式和多层显示式，各种方式存在各自的优缺点。
光场3D显示的技术为裸眼3D显示技术中的一种，相对于常规的3D显示面板，其直接将显示组件集成到背板中，使得显示器更加的轻薄，节能。具体原理为R、G、B亚像素发出的光经过柱状透镜后形成特定的光场，当人眼位于特定的位置时，左右眼分别接受来自不同光场的两个显示画面，若两个画面在拍摄时存在一定的视差，那么就可以在人脑中形成3D显示效果。
现有为了提高光场3D的显示品质，往往需要将亚像素进行子像素级的矩阵分割，可以是对R、G、B亚像素的子像素进行矩阵大小为N×M大小的分割，比如，将R亚像素的子像素进行4×4矩阵大小的分割，如图6所示。在现有技术中，一旦采用矩阵分割，外环子像素的阳极PLN过孔可以设计在PDL膜层下方，但内环子像素的阳极PLN过孔却只能放在对应子像素的正下方，极易导致内环子像素对应阳极的不平坦，造成阳极相关膜层呈如图7所示的漏斗状，相应地，内环子像素对应的发光功能层的出光方向如图8所示，这样的话，内环子像素的发光方向、亮度均一性与外环子像素存在差异，进而降低了光场3D的显示品质。
目前，为了避免内环子像素对应阳极的不平坦，往往采用1×N矩阵大小来对亚像素的子像素进行分割，此时无内环子像素，相邻两子像素对应的阳极间的结构关系可以是如图1所示的其中一种叠层情况，由于相邻两子像素间存在PVX拖尾，极易导致发光异常，由于PVX段差极易导致阴极断裂问题，从而影响光场3D的显示品质。
在本发明实施例中，通过采用图9所示的显示面板的结构示意图，以此来提高光场3D的显示品质。具体地，将显示面板所包括的各个亚像素PX进行矩阵划分，这样的话，各个亚像素PX将包括阵列排布的多个子像素spx，并将每个亚像素PX中各个子像素spx对应的阳极通过过孔100与相应的像素驱动电路20电连接。如此一来，所有亚像素PX中各个子像素spx对应的阳极均设置在衬底基板10的同一侧，且共面设计，从而保证了所有子像素spx对应的阳极的平坦化设计，进而保证了光场3D的发光均一性，进一步地提高了显示品质。
在本发明实施例中，相邻两亚像素PX之间间隔第一预设距离值，同一亚像素PX中相邻两子像素spx的阳极之间间隔小于所述第一预设距离值的第二预设距离值。在具体实施过程中，相邻两亚像素PX之间间隔的第一预设距离值可以是这两个亚像素PX中的相邻子像素spx的阳极30之间间隔的距离值，比如，相邻两亚像素A和B中，两个相邻子像素中一个子像素a位于亚像素A的边缘，另一个子像素b位于亚像素B的边缘，相邻亚像素A和B之间间隔的第一预设距离值可以是子像素a的阳极与子像素b的阳极之间的距离，当然，还可以根据实际应用需要来设定相邻两亚像素之间的间隔距离值的计算标准，在此不再详述。此外，同一亚像素PX中相邻两子像素spx的阳极之间间隔为小于所述第一预设距离值的第二预设距离值，所述第一预设距离值和所述第二预设距离值间的关系可以是如图9所示，其中，d1表示第一预设距离值，d2表示第二预设距离值。由于所述第二预设距离值较小可以在一定程度上降低光场3D的摩尔纹影响，从而提高光场3D的显示品质。
本发明人在实际研究中发现，受制于现有背板工艺水平，同一亚像素PX中的子像素spx之间的间隔往往为微米级，这样的话，在OLED 3D显示时极易产生严重的摩尔纹异常，从而降低了3D显示的显示品质。具体来讲，当子像素spx不连续发光时，用户观看到透镜区域有亮有暗，所有暗区域连接在一起会形成3D摩尔纹。发明人通过仿真模拟可知当相邻两子像素spx间的间隔值小于0.05μm时，摩尔纹程度可以控制在5％以内，此时基本上不影响光场3D的显示效果。
在本发明实施例中，将同一所述亚像素PX中相邻两子像素spx的阳极之间间隔的第二预设距离值设置为小于0.001μm，这样的话，同一所述亚像素PX中相邻两子像素spx的阳极之间间隔的距离值处于纳米级，此时，摩尔纹程度较低，从而保证了光场3D的显示效果。
在本发明实施例中，如图10所示为显示面板的其中一种结构示意图，具体来讲，显示面板包括在发光功能层50背离衬底基板10的一侧依次设置的阴极层70、封装层80和透镜层90。该透镜层可以是柱状透镜，从而实现了显示面板3D显示的功能。在具体实施过程中，封装层可以是包括两层无机层和设置在这两层无机层之间的有机层，从而避免了外界水氧对显示面板的侵蚀，进而提高了3D显示的显示品质。
基于同一发明构思，如图11所示本发明实施例还提供了一种显示装置，包括：上面所述的显示面板300。该显示装置解决问题的原理与前述显示面板300相似，因此该显示装置的实施可以参见前述显示面板300的实施，重复之处不再赘述。
在具体实施过程中，本发明实施例提供的显示装置可以为手机，还可以为平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。对于该显示装置的其它必不可少的组成部分均为本领域的普通技术人员应该理解具有的，在此就不做赘述，也不应作为对本发明的限制。
基于同一发明构思，如图12所示，本发明实施例还提供了一种显示面板的制备方法，包括：
S101：通过TGV技术在所述衬底基板上开设多个所述过孔；
S102：在所述衬底基板的所述第一侧形成所述多个像素驱动电路；
S103：在所述衬底基板的所述第二侧形成一整层电极层；
S104：利用纳米压印技术和光刻技术对所述电极层进行处理，形成所述多个阳极；
S105：利用光刻技术在所述多个阳极背离所述衬底基板的一侧形成包括所述多个开口的所述像素界定层；
S106：利用光刻技术在所述像素界定层背离所述衬底基板的一侧形成所述发光功能层。
在具体实施过程中，步骤S101至步骤S106的具体实现过程如下：
首先，通过玻璃通孔(Through Glass Via，TGV)技术在衬底基板10上开设多个过孔100，然后，可以在各个过孔100中沉积或者蒸镀导电体1000，该导电体1000可以为Cu。然后，在衬底基板10的第一侧101形成多个像素驱动电路。然后，在衬底基板10的第二侧102形成一整层电极层，比如，可以是在第二侧102依次沉积氧化铟锡、Ag、氧化铟锡。然后，利用纳米压印技术和光刻技术对电极层进行处理，形成多个阳极30，比如，可以是先用纳米压印技术来对电极层进行处理，然后再用光刻技术对处理后的电极层进行处理，从而形成多个阳极30。然后，利用光刻技术在多个阳极30背离衬底基板10的一侧形成包括多个开口400的像素界定层40。然后，利用光刻技术在像素界定层40背离衬底基板10的一侧形成发光功能层50。其中，光刻技术的具体实现同现有技术，在此不再赘述。步骤S101至步骤S106对应的具体工艺流程图如图13所示，其中，标号60为电极层。
在本发明实施例中，通过TGV技术可以实现所有阳极30的平坦化，从而保证了出光方向的均匀性以及亮度的均匀性，进而保证了显示面板的显示品质。
在本发明实施例中，如图14所示，步骤S104：利用纳米压印技术和光刻技术对所述电极层进行处理，形成所述多个阳极，包括：
S201：利用纳米压印技术对所述电极层进行处理，控制对应所述发光功能层同种颜色的多个子像素中相邻两子像素的所述阳极之间间隔第二预设距离值；
S202：利用所述光刻技术对处理后的所述电极层进行处理，控制多个亚像素PX中相邻两所述亚像素PX之间间隔大于所述第二预设距离值的第一预设距离值，其中，各个所述亚像素PX包括阵列排布的所述多个子像素。
在本发明实施例中，步骤S201至步骤S202的具体实现过程如下：
在具体实施过程中，由于电极层和像素驱动电路分别设置在衬底基板10的相对两侧，且电极层位于衬底基板10的同一侧，这样的话，在电极层具有较好的平坦性的同时，可以利用纳米压印技术对该电极层进行处理，控制对应发光功能层50同种颜色的多个子像素spx的阳极30之间间隔第二预设距离值。然后，利用光刻技术对处理后的电极层进行处理，控制多个亚像素PX中相邻两亚像素PX之间间隔大于第二预设距离值的第一预设距离值，其中，各个亚像素PX包括阵列排布的多个子像素spx。如图15所示为步骤S201至步骤S202对应的其中一种工艺流程图。
在本发明实施例中，利用纳米压印技术实现了亚像素PX中各子像素spx的阳极30共平面，这样的话，各个子像素spx的发光面均可以在3D显示透镜的焦平面上，进而保证了3D显示的显示品质。
此外，在本发明实施例中，无需为阳极30单独设置平坦层PLN，以及无需通过贯穿PLN的过孔来实现与像素驱动电极的电连接，相应地无需在该过孔中设置源漏极层204，从而简化了制作工艺，提高了显示面板的制作效率。
在本发明实施例中，在步骤S106：在所述利用光刻技术在所述像素界定层背离所述衬底基板的一侧形成所述发光功能层之后，所述方法还包括：
在所述发光功能层背离所述衬底基板的一侧依次形成阴极层、封装层和透镜层。
在具体实施过程中，如图16所示为在步骤S106之后所对应的工艺流程图。
在本发明实施例中，步骤S102：在所述衬底基板的所述第一侧形成所述多个像素驱动电路，包括：
在所述衬底基板的第一侧依次形成有源层200、栅极层202、层间绝缘层203和源漏极层204的图案。对各个像素驱动电路的制作工艺同现有技术，在此不做详述。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本申请进行各种改动和变型而不脱离本申请的精神和范围。这样，倘若本申请的这些修改和变型属于本申请权利要求及其等同技术的范围之内，则本申请也意图包含这些改动和变型在内。
Claims (11)
1.一种显示面板，其特征在于，包括：
衬底基板；
设置于所述衬底基板第一侧的多个像素驱动电路；
设置于所述衬底基板与所述第一侧相对的第二侧的多个阳极、像素界定层和发光功能层，所述像素界定层包括多个开口；
其中，各个所述阳极通过贯穿所述衬底基板的过孔与相应的所述像素驱动电路电连接，所述过孔在所述衬底基板的正投影完全落入对应的所述阳极在所述衬底基板的正投影的区域范围内，且至少部分所述过孔位于所述开口所在的区域内。
2.如权利要求1所述的显示面板，其特征在于，全部所述过孔位于所述开口所在的区域内。
3.如权利要求1所述的显示面板，其特征在于，各个所述阳极同层制备。
4.如权利要求1所述的显示面板，其特征在于，所述显示面板包括多个亚像素，各个所述亚像素包括阵列排布的多个子像素，所述多个子像素对应所述发光功能层的同种颜色，且各个所述子像素的所述阳极通过所述过孔与相应的所述像素驱动电路电连接。
5.如权利要求4所述的显示面板，其特征在于，相邻两所述亚像素之间间隔第一预设距离值，同一所述亚像素中相邻两所述子像素的所述阳极之间间隔小于所述第一预设距离值的第二预设距离值。
6.如权利要求5所述的显示面板，其特征在于，所述第二预设距离值小于0.001微米。
7.如权利要求4所述的显示面板，其特征在于，所述显示面板包括在所述发光功能层背离所述衬底基板的一侧依次设置的阴极层、封装层和透镜层。
8.一种显示装置，其特征在于，包括：
如权利要求1-7任一项所述的显示面板。
9.一种如权利要求1-7任一项所述的显示面板的制备方法，其特征在于，包括：
通过TGV技术在所述衬底基板上开设多个所述过孔；
在所述衬底基板的所述第一侧形成所述多个像素驱动电路；
在所述衬底基板的所述第二侧形成一整层电极层；
利用纳米压印技术和光刻技术对所述电极层进行处理，形成所述多个阳极；
利用光刻技术在所述多个阳极背离所述衬底基板的一侧形成包括所述多个开口的所述像素界定层；
利用光刻技术在所述像素界定层背离所述衬底基板的一侧形成所述发光功能层。
10.如权利要求9所述的制备方法，其特征在于，所述利用纳米压印技术和光刻技术对所述电极层进行处理，形成所述多个阳极，包括：
利用纳米压印技术对所述电极层进行处理，控制对应所述发光功能层同种颜色的多个子像素中相邻两子像素的所述阳极之间间隔第二预设距离值；
利用所述光刻技术对处理后的所述电极层进行处理，控制多个亚像素中相邻两所述亚像素之间间隔大于所述第二预设距离值的第一预设距离值，其中，各个所述亚像素包括阵列排布的所述多个子像素。
11.如权利要求9所述的制备方法，其特征在于，在所述利用光刻技术在所述像素界定层背离所述衬底基板的一侧形成所述发光功能层之后，所述方法还包括：
在所述发光功能层背离所述衬底基板的一侧依次形成阴极层、封装层和透镜层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010959570.9A CN112038383A (zh) | 2020-09-14 | 2020-09-14 | 一种显示面板、制备方法及显示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010959570.9A CN112038383A (zh) | 2020-09-14 | 2020-09-14 | 一种显示面板、制备方法及显示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112038383A true CN112038383A (zh) | 2020-12-04 |
Family
ID=73589137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010959570.9A Pending CN112038383A (zh) | 2020-09-14 | 2020-09-14 | 一种显示面板、制备方法及显示装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112038383A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097420A (zh) * | 2021-04-07 | 2021-07-09 | 京东方科技集团股份有限公司 | 电极结构及其制备方法、显示基板、显示装置 |
| CN115458702A (zh) * | 2022-11-09 | 2022-12-09 | 惠科股份有限公司 | 显示面板及显示装置 |
| WO2023070524A1 (zh) * | 2021-10-29 | 2023-05-04 | 京东方科技集团股份有限公司 | 像素排布结构及其驱动方法和显示基板及其制备方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715228A (zh) * | 2013-12-26 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN106601777A (zh) * | 2016-12-28 | 2017-04-26 | 武汉华星光电技术有限公司 | 双面显示装置 |
| CN108511493A (zh) * | 2018-04-02 | 2018-09-07 | 上海天马微电子有限公司 | 有机发光显示面板及其制作方法、有机发光显示装置 |
| CN110429100A (zh) * | 2018-07-20 | 2019-11-08 | 广东聚华印刷显示技术有限公司 | 显示面板及其制备方法和应用 |
| CN110824725A (zh) * | 2019-11-26 | 2020-02-21 | 京东方科技集团股份有限公司 | 3d显示基板、3d显示装置及显示方法 |
-
2020
- 2020-09-14 CN CN202010959570.9A patent/CN112038383A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103715228A (zh) * | 2013-12-26 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
| CN106601777A (zh) * | 2016-12-28 | 2017-04-26 | 武汉华星光电技术有限公司 | 双面显示装置 |
| CN108511493A (zh) * | 2018-04-02 | 2018-09-07 | 上海天马微电子有限公司 | 有机发光显示面板及其制作方法、有机发光显示装置 |
| CN110429100A (zh) * | 2018-07-20 | 2019-11-08 | 广东聚华印刷显示技术有限公司 | 显示面板及其制备方法和应用 |
| CN110824725A (zh) * | 2019-11-26 | 2020-02-21 | 京东方科技集团股份有限公司 | 3d显示基板、3d显示装置及显示方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097420A (zh) * | 2021-04-07 | 2021-07-09 | 京东方科技集团股份有限公司 | 电极结构及其制备方法、显示基板、显示装置 |
| CN113097420B (zh) * | 2021-04-07 | 2024-04-05 | 京东方科技集团股份有限公司 | 电极结构及其制备方法、显示基板、显示装置 |
| WO2023070524A1 (zh) * | 2021-10-29 | 2023-05-04 | 京东方科技集团股份有限公司 | 像素排布结构及其驱动方法和显示基板及其制备方法 |
| CN115458702A (zh) * | 2022-11-09 | 2022-12-09 | 惠科股份有限公司 | 显示面板及显示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7342157B2 (ja) | 画素アレイ及び表示装置 | |
| CN104022139B (zh) | 一种有机电致发光显示面板及显示装置 | |
| WO2018113236A1 (zh) | 有机电致发光显示面板及其制作方法、显示装置 | |
| CN107579102A (zh) | 显示面板及显示装置 | |
| CN112470287B (zh) | 一种显示基板及相关装置 | |
| CN112038383A (zh) | 一种显示面板、制备方法及显示装置 | |
| US11723234B2 (en) | Display backplane, manufacturing method thereof, and display device | |
| US11257868B2 (en) | Display substrate, fabricating method thereof and display device | |
| US20230189606A1 (en) | Display panel and method of manufacturing the same | |
| US20220416195A1 (en) | Display panel, manufacturing method therefor, and display apparatus | |
| CN114730800B (zh) | 像素阵列及显示装置 | |
| US20230165098A1 (en) | Display substrate, manufacturing method thereof and three-dimensional display apparatus | |
| US20240049579A1 (en) | Display panel | |
| CN113410268A (zh) | 显示面板、显示面板的制造方法及显示装置 | |
| US20200098844A1 (en) | Organic light-emitting diode display screen and electronic device | |
| CN218158982U (zh) | 触控结构、触控显示面板以及显示装置 | |
| CN216213464U (zh) | 显示基板、显示装置 | |
| US11818920B2 (en) | Display panel and manufacturing method thereof, display device | |
| WO2022141628A1 (zh) | 一种显示基板及相关装置 | |
| WO2022052192A1 (zh) | 像素阵列及显示装置 | |
| CN110047879B (zh) | 一种显示面板以及电子装置 | |
| US20240032376A1 (en) | Pixel array and display device | |
| US20240237458A9 (en) | Display substrate and display apparatus | |
| CN103560211B (zh) | 有机电致发光器件的制作方法及制作的有机电致发光器件 | |
| WO2022170479A1 (zh) | 显示基板及其制作方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20201204 |
|
| RJ01 | Rejection of invention patent application after publication |