CN112037834A - 电子设备及操作电子设备中的存储单元的方法 - Google Patents

电子设备及操作电子设备中的存储单元的方法 Download PDF

Info

Publication number
CN112037834A
CN112037834A CN201911241650.4A CN201911241650A CN112037834A CN 112037834 A CN112037834 A CN 112037834A CN 201911241650 A CN201911241650 A CN 201911241650A CN 112037834 A CN112037834 A CN 112037834A
Authority
CN
China
Prior art keywords
memory cell
threshold voltage
voltage
memory
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911241650.4A
Other languages
English (en)
Other versions
CN112037834B (zh
Inventor
潘尚炫
李范锡
李禹太
金泰勋
张桓埈
崔惠晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN112037834A publication Critical patent/CN112037834A/zh
Application granted granted Critical
Publication of CN112037834B publication Critical patent/CN112037834B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/15—Current-voltage curve
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/77—Array wherein the memory element being directly connected to the bit lines and word lines without any access device being used

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本申请提供一种电子设备以及操作电子设备中的存储单元的方法。电子设备可以包括半导体存储器。半导体存储器可以包括：字线；位线；以及存储单元，其耦接到字线和位线并且设置在字线与位线之间，所述存储单元包括可变电阻层，所述可变电阻层不管储存在存储单元中的数据的值如何都保持在非晶态，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。

Description

电子设备及操作电子设备中的存储单元的方法
相关申请的交叉引用
本申请要求2019年6月4日提交的申请号为10-2019-0066089的韩国专利申请的优先权，其公开的全部内容通过引用合并于此。
技术领域
本公开的实施例总体而言涉及存储电路或存储器件及其在电子设备中的应用。
背景技术
近来，随着电子设备或电器趋向于小型化、低功耗、高性能、多功能等，对能够将数据储存在各种电子设备或电器(诸如计算机、便携式通信设备等)中的半导体器件存在需求。因此，已经对能够利用如下特性储存数据的半导体器件进行了研究：半导体器件根据施加到其上的电压或电流而在不同的电阻状态之间切换。半导体器件的示例包括电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、铁电随机存取存储器(FRAM)、磁性随机存取存储器(MRAM)、电熔丝等。
发明内容
实施例提供了一种用于从电阻式存储器稳定地读取数据的电子设备。
根据本公开的一方面，提供一种包括半导体存储器的电子设备，其中所述半导体存储器包括：字线；位线；以及存储单元，其耦接到字线和位线并且设置在字线与位线之间，所述存储单元包括可变电阻层，所述可变电阻层不管储存在存储单元中的数据的值如何都保持在非晶态，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。
根据本公开的另一方面，提供一种包括半导体存储器的电子设备，其中所述半导体存储器包括：字线；位线，其与字线交叉；以及存储单元，其耦接到字线和位线并且设置在字线与位线之间，每个存储单元包括可变电阻层，所述可变电阻层不管储存在存储单元中的数据的值如何都处于非晶态，其中，将存储单元之中的选中存储单元从关断状态编程为高电阻非晶态的复位操作是通过将亚阈值电压施加到选中存储单元来被执行的，其中，将选中存储单元编程为低电阻非晶态的置位操作是通过将导通电压施加到选中存储单元来被执行的。
根据本公开的又一方面，提供一种包括半导体存储器的电子设备，其中所述半导体存储器包括：字线；位线；以及存储单元，其耦接到字线和位线并且设置在字线与位线之间，所述存储单元包括可变电阻层，所述可变电阻层不管储存在存储单元中的数据的值如何都处于非晶态，其中，存储单元根据储存在存储单元中的数据的值而具有第一阈值电压或第二阈值电压，所述第二阈值电压具有比所述第一阈值电压高的电平，其中，通过将比第一阈值电压小的电压施加到存储单元，所述存储单元的第一阈值电压被改变为第二阈值电压。
根据本公开的又另一方面，提供一种用于操作存储单元的方法，该方法包括：通过将具有比存储单元的阈值电压低的电平的亚阈值电压施加到存储单元来执行将存储单元编程为高电阻非晶态的复位操作，其中存储单元包括可变电阻层，所述可变电阻层不管储存在存储单元中的数据的值如何都处于非晶态。
附图说明
现在将在下文中参考附图更全面地描述示例实施例；然而，它们可以以不同的形式实施，并且不应被解释为限于本文中所阐述的实施例。相反，提供这些实施例使得本公开将是彻底和完整的，并且将示例性实施例的范围充分传达给本领域技术人员。
在附图中，为了图示清楚，可能会放大尺寸。将理解的是，当元件被称为在两个元件之间时，它可以是两个元件之间的唯一元件，或者也可以存在一个或更多个中间元件。贯穿全文，相同的附图标记指代相同的元件。
图1示出根据本公开的一个实施例的在电子设备中包括的存储单元。
图2示出根据本公开的一个实施例的在电子设备中包括的存储单元阵列。
图3示出了根据本公开的一个实施例的在电子设备中包括的存储单元阵列的立体图。
图4A是示出根据本公开的一个实施例的存储单元的复位操作的流程图，并且图4B和图4C是示出存储单元的I-V曲线的曲线图。
图5是示出根据本公开的一个实施例的存储单元的置位操作的流程图。
图6是示出根据本公开的一个实施例的存储单元的读取操作的流程图。
图7示出了根据本公开的一个实施例的操作电子设备的方法。
图8是根据本公开的一个实施例的采用存储器件的微处理器的配置图。
图9是根据本公开的一个实施例的采用存储器件的处理器的配置图。
图10是根据本公开的一个实施例的采用存储器件的系统的配置图。
图11是根据本公开的一个实施例的采用存储器件的数据储存系统的配置图。
图12是根据本公开的一个实施例的采用存储器件的存储系统的配置图。
具体实施方式
在下文中，将参考附图详细描述各种实施例。
附图可能不一定按比例绘制，并且在某些情况下，可能已夸大了附图中至少一些结构的比例，以便清楚地示出所描述的示例或实施方式的某些特征。在以多层结构中具有两层或更多层的附图或描述呈现的特定示例中，这些层的相对位置关系或如图所示的布置这些层的顺序反映了针对所描述或示出的示例的特定实施方式，并且不同的相对位置关系或布置这些层的顺序是可能的。另外，多层结构的所描述或示出的示例可以不反映该特定多层结构中存在的所有层(例如，一个或更多个附加层可以存在于两个示出的层之间)。在特定示例中，当所描述或示出的多层结构中的第一层被称为在第二层“上”或“之上”或在衬底上“上”或“之上”时，第一层可以直接形成在第二层或衬底上，但也可以表示在第一层与第二层或衬底之间可以存在一个中间层或更多个其他中间层的结构。贯穿本公开，在本公开的各个附图和实施例中，相同的附图标记指代相同的部分。
图1示出根据本公开的一个实施例的在电子设备中包括的存储单元。
参考图1，电子设备可以包括半导体存储器，并且半导体存储器可以包括行线和列线。行线可以是字线，而列线可以是位线。字线和位线是相对的概念。因此，在另一实施例中，行线可以是位线，而列线可以是字线。本文中，假设行线是字线WL，而列线是位线BL。
半导体存储器可以包括连接到位线BL和字线WL并设置在位线BL与字线WL之间的存储单元MC。存储单元MC可以包括双向阈值开关(OTS)特性，并且存储单元MC的阈值电压通过写入操作来改变，从而可以对存储单元MC进行编程以储存数据。
存储单元MC可以包括具有OTS特性的可变电阻层。可变电阻层具有一个相，并且可变电阻层的此相在存储单元MC的操作中不被改变。可变电阻层的相可以是非晶态，并且可变电阻层的状态在存储单元MC的写入操作中不被改变为晶态。例如，可变电阻层可以包括基于硫族化物的材料，诸如Ge、Sb、Te、As、Se、Si、In、S或Ga。可变电阻层可以是非晶态的硫族化物层。可变电阻层可以具有至少两个电阻状态。可变电阻层可以具有高电阻非晶态或低电阻非晶态。
存储单元MC的阈值电压根据施加到存储单元MC的编程脉冲而改变，并且存储单元MC可以通过改变阈值电压来被编程为至少两个状态，例如，高电阻非晶态和低电阻非晶态。当可变电阻层具有高电阻非晶态时，存储单元MC具有高阈值电压。将存储单元MC编程为高电阻非晶态的操作被称为复位操作，并且通过复位操作存储单元MC被编程为复位状态。另一方面，当可变电阻层具有低电阻非晶态时，存储单元MC具有低阈值电压。将存储单元MC编程为低电阻非晶态的操作被称为置位操作，并且通过置位操作存储单元MC被编程为置位状态。
执行读取操作以读取储存在存储单元MC中的数据。当读取电压被施加到存储单元MC的两端时，根据储存在存储单元MC中的数据的值，存储单元MC处于导电状态或非导电状态。即，存储单元MC通过读取电压而被导通或关断。
因此，具有OTS特性的可变电阻层(其被包括在存储单元MC中)可以用作存储元件以及选择元件。换言之，存储单元MC可以不包括诸如相变元件的存储元件。
图2示出根据本公开的一个实施例的在电子设备中包括的存储单元阵列100。
参考图2，电子设备可以包括半导体存储器，并且半导体存储器可以包括多个字线(例如，WL1至WL3)以及与多个字线WL1至WL3交叉的多个位线(例如，BL1至BL3)。另外，半导体存储器可以包括分别位于多个位线BL1至BL3与多个字线WL1至WL3的交叉点处的多个存储单元(例如，MC11至MC33)。
半导体存储器还可以包括用于控制位线BL1至BL3的列电路110和用于控制字线WL1至WL3的行电路120。行电路120可以是行解码器、字线解码器、或字线驱动器等。行电路120可以基于行地址R_ADD来选择行线WL1至WL3中的一个。列电路110可以是列解码器、位线解码器、或位线驱动器等。列电路110可以基于列地址C_ADD来选择列线BL1至BL3中的一个。因此，连接到选中列线和选中行线并布置在选中列线与选中行线之间的存储单元可以被选择。
尽管图2示出了包括三个位线BL1至BL3和三个字线WL1至WL3的存储单元阵列100，但是这仅仅是为了便于描述，并且实施例不限于此。如果需要，可以改变在单元阵列100中包括的位线的数量和字线的数量。
图3示出了根据本公开的一个实施例的在电子设备中包括的存储单元阵列的立体图。
参考图3，存储单元阵列100可以包括在层叠结构中位于不同水平的列线BL和行线WL。列线BL可以位于行线WL上方或位于行线WL下方。行线WL可以在第一方向I上延伸，而列线BL可以在与第一方向I相叉的第二方向II上延伸。
存储单元MC可以分别设置在列线BL与行线WL的交叉点处。每个存储单元MC可以包括在第三方向III上层叠的下电极11、可变电阻层12和上电极13。第三方向III是与第一方向I和第二方向II交叉的方向，并且可以是与由第一方向I和第二方向II限定的平面垂直的方向。尽管在图3中示出了每个存储单元MC包括可变电阻层12的情况，但是存储单元MC的可变电阻层12可以彼此连接。例如，存储单元MC可以共享可变电阻层12。
列线BL、存储单元MC和行线WL可以构成一个存储器层(deck)。多个存储器层可以在第三方向III上层叠。单元阵列100可以具有多存储器层结构，其中在第三方向III上交替地层叠行线和列线。因此，在第三方向III上的相邻存储器层可以共享行线WL或列线BL。
根据上面参考图3所描述的结构，存储单元MC以交叉点阵列结构布置，并且被层叠以形成多存储器层结构，从而可以提高存储单元的集成度。
图4A至图4C示出了根据本公开的一个实施例的操作存储单元的方法。图4A是示出存储单元的复位操作的流程图，并且图4B和图4C是示出存储单元的I-V曲线的曲线图。在图4B和图4C中，X轴表示施加到存储单元两端的电压V，而Y轴表示在存储单元中流动的电流I。
在该实施例中，存储单元包括具有OTS特性的可变电阻层。
参考图4A，在复位操作中，将亚阈值电压施加到存储单元(S410)。因此，存储单元被编程为高电阻非晶态，并且存储单元在复位操作期间维持非导电状态(即，关断状态)。由于存储单元的可变电阻层具有OTS特性，因此可变电阻层不发生相移，因此维持非晶态。
将参考图4B和图4C描述复位操作。参考图4B和图4C，存储单元的阈值电压Vth根据可变电阻层的电阻状态而变化。另外，存储单元的阈值电压Vth可以根据施加到存储单元的应力而被改变。
当在电压范围(在下文中，称为亚阈值电压范围Rsub)内具有比阈值电压Vth低的电平的电压施加到存储单元的两端时，存储单元的阈值电压Vth被改变。例如，当在亚阈值电压范围Rsub内的编程电压被施加到存储单元时，可变电阻层通过在存储单元中流动的关电流而在结构上被改变。例如，可变电阻层的陷阱密度、激活能等被改变。通过可变电阻层的这种结构变化，可以在维持可变电阻层的非晶态的同时改变可变电阻层的电阻状态。
存储单元的阈值电压Vth增大的程度可以根据施加到存储单元的编程电压的电平或编程电压被施加到存储单元的时长而变化。例如，随着在亚阈值电压范围Rsub内的具有更接近阈值电压Vth的电压电平的编程电压被施加到存储单元，存储单元的阈值电压Vth进一步增大。可选地，随着编程电压被施加到存储单元的时间变长，存储单元的阈值电压Vth进一步增大。
因此，在本公开的实施例中，阈值电压Vth可以通过将在亚阈值电压范围Rsub内的编程电压施加到存储单元而增大，从而执行复位操作。因此，存储单元被编程为高电阻非晶态(即，复位状态)，并且具有复位状态下的阈值电压RESET_Vth。由于在复位操作中将在亚阈值范围Rsub内的电压用作编程电压，因此在复位操作期间存储单元可以不被导通，并且可以被编程为高电阻非晶态。
此时，将亚阈值电压Vsub作为编程电压施加到存储单元，以充分确保读取裕量。亚阈值电压Vsub在亚阈值电压范围Rsub内，并且被选择为其电平低于和接近阈值电压Vth的电平。
当比阈值电压Vth的0.95倍大的电压被施加到存储单元时，存储单元可以被导通，从而存储单元的高电阻非晶态被改变为低电阻非晶态。另外，当比阈值电压Vth的0.7倍小的电压被施加到存储单元时，无法向存储单元施加足够的应力。即，由于没有足量的关电流在存储单元中流动，因此存储单元的阈值电压Vth不会增大。因此，在本公开的实施例中，亚阈值电压Vsub被选择为具有比阈值电压Vth的0.7倍大而比阈值电压Vth的0.95倍小的值。如上所述，亚阈值电压Vsub被选择为具有最接近阈值电压Vth的值，从而当存储单元被编程为复位状态时，存储单元的阈值电压Vth可以充分增大。读取裕量由置位状态下的阈值电压Vth(即，阈值电压SET_Vth)与复位状态下的增大阈值电压(即，阈值电压RESET_Vth)之间的差来确定。结果，可以确保读取裕量。
另外，亚阈值电压Vsub可以作为单个脉冲被施加到存储单元，或者作为多个脉冲被施加到存储单元。当将亚阈值电压Vsub作为多个脉冲施加时，每个脉冲可以具有短的脉冲宽度。阈值电压Vth可以随着向存储单元施加的脉冲的宽度变长而进一步增大。
根据上述操作存储单元的方法，使用亚阈值电压Vsub执行复位操作。因此，与使用大于阈值电压Vth的编程电压的常规写入操作相比，可以使用更低的电流来执行写入操作。因此，可以减少写入操作中的功耗，并且可以通过采用上述方法来实现低功率器件。
图5是示出根据本公开的一个实施例的存储单元的置位操作的流程图。
参考图5，在置位操作中，将存储单元编程为低电阻非晶态(S510)。由于存储单元的可变电阻层具有OTS特性，因此存储单元的可变电阻层不发生相移，因此维持非晶态。处于置位状态的存储单元的阈值电压比处于复位状态的存储单元的阈值电压小。
在一个实施例中，通过导通存储单元来执行置位操作。当存储单元被导通时，存储单元的阈值电压可以通过恢复操作而减小。通过导通存储单元，存储单元可以具有没有漂移的初始低电阻非晶态。因此，存储单元可以被编程为置位状态，并且被编程的单元可以具有初始低电阻非晶态。在置位操作中，使存储单元的应力最小化的脉冲被施加到该存储单元，从而可以将存储单元编程为置位状态(即，较低的低电阻状态)。使应力最小化的脉冲可以为具有低电流水平和短脉冲宽度的脉冲。
在另一实施例中，在亚阈值范围内的电压被施加到存储单元，并且所施加的电压的电平比亚阈值电压Vsub的电平低。例如，具有比存储单元的阈值电压Vth的0.7倍低的电平的电压被施加到存储单元，或者该电压在短时间内被施加到存储单元。存储单元的阈值电压Vth在关断状态下增大，但是可以比在复位状态下增大的小。因此，存储单元被编程为置位状态。
在又一实施例中，不对存储单元执行任何编程操作。未编程的存储单元的阈值电压比在复位状态下的存储单元的阈值电压低。因此，可以看到未对其执行任何复位操作的存储单元被编程为置位状态。
图6是示出根据本公开的一个实施例的存储单元的读取操作的流程图。
参考图6，在读取操作中，通过向存储单元施加读取电压来感测存储单元(S610)。读取电压可以具有在置位状态下的阈值电压SET_Vth与复位状态下的阈值电压RESET_Vth之间的电平。例如，读取电压可以是(SET_Vth+RESET_Vth)/2。
当将读取电压施加到置位状态下的存储单元时，存储单元被导通。当将读取电压施加到复位状态下的存储单元时，存储单元维持关断状态。由于在复位状态下的存储单元在读取操作中未被导通，因此即使在读取操作之后，存储单元也可以维持复位状态。
图7示出了根据本公开的一个实施例的操作电子设备的方法。
参考图7，存储单元阵列包括多个字线WL、多个位线BL和存储单元MC。在下文中，将参考表1至表3描述选中存储单元S的操作。
表1示出了在复位操作中施加到字线WL和位线BL的电压以及施加到存储单元MC的两端的电压。在复位操作中，第一电压被施加到字线WL之中的选中字线sel_WL，而第二电压被施加到位线BL之中的选中位线sel_BL。选中存储单元S耦接到选中字线sel_WL和选中位线sel_BL并且设置在选中字线sel_WL与选中位线sel_BL之间。第一电压和第二电压可以具有不同的极性。
在一个实施例中，第一电压和第二电压可以具有相反的极性。第一电压可以具有负值，而第二电压可以具有正值。例如，第一电压可以具有-0.475*Vth的值，而第二电压可以具有+0.475*Vth的值。Vth可以是具有置位状态的存储单元的阈值电压。因此，+0.95*Vth的亚阈值电压被施加到选中存储单元S的两端。因此，选中存储单元S从关断状态被编程为复位状态。
接地电压被施加到字线WL之中的未选中字线，并且被施加到位线BL之中的未选中位线。因此，不选择连接到未选中位线和未选中字线并设置在未选中位线与未选中字线之间的存储单元，并且每个未选中存储单元的两端被施加0V的电压。
-0.475*Vth的电压被施加到存储单元A的两端，该存储单元A连接到选中字线sel_WL和未选中位线并且设置在选中字线sel_WL与未选中位线之间。+0.475*Vth的电压被施加到存储单元B的两端，该存储单元B连接到选中位线sel_BL和未选中字线并且设置在选中位线sel_BL与未选中字线之间。由于具有比亚阈值电压+0.95*Vth的值小的值的电压被施加到存储单元A和存储单元B，因此存储单元A和存储单元B不被编程为复位状态。本文中，将存储单元A和存储单元B称为“半选中存储单元”。
表1
Figure BDA0002306410350000081
表2示出了在置位操作中施加到字线WL和位线BL的电压以及施加到存储单元MC两端的电压。在置位操作中，第三电压被施加到字线WL之中的选中字线sel_WL，并且第四电压被施加到位线BL之中的选中位线sel_BL。第三电压和第四电压可以具有不同的极性。
在一个实施例中，第三电压和第四电压可以具有相反的极性。第三电压可以具有负值，而第四电压可以具有正值。例如，第三电压可以具有-0.5*Vth的值，而第四电压可以具有+0.5*Vth的值。Vth可以是具有复位状态的存储单元的阈值电压。因此，+Vth的电压被施加到选中存储单元S的两端。因此，选中存储单元S被导通，并且被编程为置位状态。
接地电压被施加到字线WL之中的未选中字线，并且被施加到位线BL之中的未选中位线。因此，不选择连接到未选中位线和未选中字线并设置在未选中位线与未选中字线之间的存储单元，并且未选中存储单元的两端被施加了0V的电压。
将-0.5*Vth的电压施加到连接到选中字线sel_WL和未选中位线并设置在选中字线sel_WL与未选中位线之间的存储单元A的两端。将+0.5*Vth的电压施加到连接到选中位线sel_BL和未选中字线并设置在选中位线sel_BL与未选中字线之间的存储单元B的两端。存储单元A和存储单元B维持关断状态，并且不被编程为置位状态。
表2
Figure BDA0002306410350000091
表3示出了在读取操作中施加到字线WL和位线BL的电压以及施加到存储单元MC的两端的电压。在读取操作中，第一读取电压被施加到字线WL之中的选中字线sel_WL，并且第二读取电压被施加到位线BL之中的选中位线sel_BL。第一读取电压和第二读取电压可以具有不同的极性。
在一个实施例中，第一读取电压和第二读取电压可以具有相反的极性。第一读取电压可以具有负值，而第二读取电压可以具有正值。例如，第一读取电压可以具有-0.5*Vread的值，而第二读取电压可以具有+0.5*Vread的值。Vread的值可以大于在置位状态下的存储单元的阈值电压而小于在复位状态下的存储单元的阈值电压。因此，选中存储单元S的两端被施加了+Vread的电压。因此，当选中存储单元S处于复位状态时，选中存储单元S维持关断状态。当选中存储单元S处于置位状态时，选中存储单元S被导通。
接地电压被施加到字线WL之中的未选中字线，并且被施加到位线BL之中的未选中位线。因此，不选择连接到未选中位线和未选中字线并设置在未选中位线与未选中字线之间的存储单元，并且未选中存储单元的两端被施加了0V的电压。
将-0.5*Vread的电压施加到连接到选中字线sel_WL和未选中位线并设置在选中字线sel_WL与未选中位线之间的存储单元A的两端。将+0.5*Vread的电压施加到连接到选中位线sel_BL和未选中字线并设置在选中位线sel_BL与未选中字线之间的存储单元B的两端。因此，不管所储存的数据如何，存储单元A和存储单元B都维持关断状态。
表3
Figure BDA0002306410350000101
上述实施例的存储电路或半导体器件可以用于各种器件或系统。图8至图12分别示出了采用上述实施例的任何存储电路或半导体器件的器件或系统。
图8是根据本公开的一个实施例的采用存储器件的微处理器1000的配置图。
参考图8，微处理器1000可以执行用于控制和调谐如下一系列过程的任务：从各种外部设备接收数据、处理数据以及将处理结果输出到外部设备。微处理器1000可以包括存储部1010、运算部1020、控制部1030等。微处理器1000可以是如下各种数据处理单元中的任何一个，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、应用程序处理器(AP)等。
存储部1010将数据储存在作为处理器寄存器、或寄存器等的微处理器1000中。存储部1010可以包括如下各种寄存器中的任何一个，诸如数据寄存器、地址寄存器、以及浮点寄存器等。存储部1010可以暂时储存要由运算部1020执行运算的数据、通过执行运算获得的结果数据以及储存了用于执行运算的数据的地址。
存储部1010可以包括根据上述实施例的存储器件。例如，存储部1010可以包括字线、位线以及位于字线与位线之间的存储单元，该存储单元包括处于非晶态的可变电阻层，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。因此，可以改善存储部1010的读取操作特性。结果，还可以改善微处理器1000的读取操作特性。
运算部1020可以根据控制部1030对命令进行解码的结果来执行若干种算术运算或逻辑运算。运算部1020可以包括至少一个算术逻辑部(ALU)等。
控制部1030可以从存储部1010、运算部1020和微处理器1000的外部设备接收信号，提取或解码命令，控制微处理器1000的信号的输入和输出，以及运行由程序表示的处理。
微处理器1000可以另外包括高速缓冲存储部1040，其可以暂时储存要从外部设备输入或要输出到外部设备的数据。高速缓存存储部1040可以通过总线接口1050与存储部1010、运算部1020和控制部1030交换数据。
图9是根据本公开的一个实施例的采用存储器件的处理器1100的配置图。
参考图9，除了包括上面参考图8所述的微处理器的功能之外，处理器1100可以通过还包括各种功能来提高性能并实现多功能。处理器1100可以包括用作微处理器的核单元1110、用于暂时储存数据的高速缓冲存储部1120以及用于在内部设备与外部设备之间传送数据的总线接口1130。处理器1100可以包括多核处理器、图形处理单元(GPU)、以及应用程序处理器(AP)等中的任意一种。
在一个实施例中，核单元1110可以对从外部设备输入的数据执行算术和逻辑运算，并且可以包括存储部1111、运算部1112和控制部1113。
存储部1111可以将数据储存在作为处理器寄存器、寄存器等的处理器1100中。存储部1111可以包括如下各种寄存器中的任意一种，诸如数据寄存器、地址寄存器、以及浮点寄存器等。存储部1111可以暂时储存要由运算部1112执行运算的数据、通过执行运算获得的结果数据以及储存了用于执行运算的数据的地址。
运算部1112可以在处理器1100中执行运算。运算部1112可以根据控制部1113对命令进行解码的结果来执行几种算术运算和/或逻辑运算。运算部1112可以包括至少一个算术逻辑部(ALU)等。
控制部1113可以从存储部1111、运算部1112和处理器1100的外部设备接收信号，提取或解码命令，控制处理器1100的信号的输入和输出，以及运行由程序表示的处理。
高速缓冲存储部1120可以暂时储存数据，以补偿高速运行的核单元1110和低速运行的外部设备之间的数据处理速度的差异。高速缓冲存储部1120可以包括主储存部1121、次级储存部1122和三级储存部1123。通常，高速缓冲存储部1120包括主储存部1121和次级储存部1122，并且在需要高储存容量的情况下，还可以包括三级储存部1123。根据情况需要，高速缓冲存储部1120可以包括更多的储存部。即，在高速缓冲存储部1120中包括的储存部的数量可以根据设计而被改变。
主储存部1121、次级储存部1122和三级储存部1123可以具有用于储存和感测数据的相同或不同的处理速度。当各个储存部1121、1122和1123具有不同的处理速度时，主储存部1121可以在储存部1121、1122和1123之中具有最高的处理速度。高速缓冲存储部1120的主储存部1121、次级储存部1122和三级储存部1123中的至少一个储存部可以包括上述实施例中的一个或多个。例如，高速缓冲存储部1120可以包括字线、位线以及位于字线与位线之间的存储单元，该存储单元包括处于非晶态的可变电阻层，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。因此，可以改善高速缓冲存储部1120的读取操作特性。结果，还可以改善处理器1100的读取操作特性。
尽管在图9中示出了主储存部1121、次级储存部1122和三级储存部1123全部都被配置在高速缓存存储部1120内部的情况，但是高速缓冲存储部1120的主储存部1121、次级储存部1122和三级储存部1123全部可以都被配置在核单元1110的外部，以补偿核单元1110与外部设备之间的数据处理速度的差异。可选地，可以将高速缓冲存储部1120的主储存部1121设置在核单元1110内部，并且可以将次级储存部1122和三级储存部1123配置在核单元1110外部，以增强补偿数据处理速度的差异的功能。可选地，主储存部1121和次级储存部1122可以设置在核单元1110的内部，而三级储存部1123可以设置在核单元1110的外部。
总线接口1130可以连接核单元1110、高速缓冲存储部1120和外部设备，从而在它们之间有效地传输数据。
在另一个实施例中，处理器1100可以包括多个核单元1110，并且多个核单元1110可以共享高速缓冲存储部1120。多个核单元1110和高速缓冲存储部1120可以直接连接或经由总线接口1130连接。多个核单元1110可以以与上述核单元1110的配置相同的方式来配置。在处理器1100包括多个核单元1110的情况下，高速缓存存储部1120的主储存部1121的数量可以对应于多个核单元1110的数量。每个主储存部1121可以被包括在每个核单元1110中。次级储存部1122和三级储存部1123可以被配置在多个核单元1110的外部，并且经由总线接口1130被多个核单元1110共享。主储存部1121的处理速度可以比次级储存部1122的处理速度和三级储存部1123的处理速度快。
在另一个实施例中，主储存部1121和次级储存部1122可以被配置在每个核单元1110中，而三级储存部1123可以被配置在多个核单元1110的外部并且经由总线接口1130被多个核单元1110共享。
根据本实施例的处理器1100还可以包括：嵌入式存储部1140，其储存数据；通信模块单元1150，以有线或无线方式向外部设备发送数据和从外部设备接收数据；存储器控制部1160，其驱动外部存储器件；以及媒体处理部1170，其处理在处理器1100中处理的数据或从外部输入设备输入的数据以及将被处理的数据输出到外部接口设备。此外，处理器1100可以包括多个各种模块和设备。添加到处理器1100的多个模块可以经由总线接口1130而与核单元1110和高速缓冲存储部1120交换数据以及彼此交换数据。
嵌入式存储部1140不仅可以包括易失性存储器，还可以包括非易失性存储器。易失性存储器可以包括DRAM(动态随机存取存储器)、移动DRAM、或SRAM(静态随机存取存储器)等。非易失性存储器可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移力矩随机存取存储器(STTRAM)、或磁性随机存取存储器(MRAM)等。
通信模块单元1150可以包括连接至有线网络的模块、连接至无线网络的模块或两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、或电力线通信(PLC)等，其通过传输线发送和接收数据。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、无线个域网(Zigbee)、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带英特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、或超宽带(UWB)等，其无需传输线即可发送和接收数据。
存储器控制部1160用于管理和处理在处理器1100与根据不同通信标准进行操作的外部储存设备之间传输的数据。存储器控制部1160可以包括各种存储器控制器，例如，可以控制IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、RAID(独立磁盘冗余阵列)、SSD(固态盘)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、USB(通用串行总线)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、以及紧凑型闪存(CF)卡等的设备。
媒体处理部1170可以处理在处理器1100中处理的数据或者从外部输入设备以图像、语音以及其它形式输入的数据，以及将被处理的数据输出到外部接口设备。媒体处理部1170可以包括图形处理单元(GPU)、数字信号处理器(DSP)、高清音频设备(HD音频)、或高清多媒体接口(HDMI)控制器等。
图10是根据本公开的一个实施例的采用存储器件的系统的配置图。
参考图10，作为用于处理数据的装置的系统1200可以执行输入、处理、输出、通信、储存等，以对数据执行一系列操作。系统1200可以包括处理器1210、主存储器件1220、辅助存储器件1230、以及接口设备1240等。本实施例的系统1200可以是使用处理器进行操作的各种电子系统中的任意一种，诸如计算机、服务器、PDA(个人数字助理)、便携式计算机、网络平板电脑、无线电话、移动电话、智能电话、数字音乐播放器、PMP(便携式多媒体播放器)、照相机、全球定位系统(GPS)、摄像机、录音机、远程信息处理、视听(AV)系统、或智能电视等。
处理器1210可以控制对输入的命令的解码和对储存在系统1200中的数据的处理。处理器1210可以包括微处理器单元(MPU)、中央处理单元(CPU)、单核/多核处理器、图形处理单元(GPU)、应用程序处理器(AP)、以及数字信号处理器(DSP)等中的一种或更多种。
主存储器件1220是可以在运行程序时暂时储存、提取和运行来自辅助存储器件1230的程序代码或数据的储存器，并且即使在电源切断时也可以保存所储存的内容。主存储器件1220可以包括根据上述实施例的存储器件。例如，主存储器件1220可以包括字线、位线以及位于字线与位线之间的存储单元，该存储单元包括处于非晶态的可变电阻层，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。因此，可以改善主存储器件1220的读取操作特性。结果，还可以改善系统1200的读取操作特性。
此外，主存储器件1220还可以包括静态随机存取存储器(SRAM)、以及动态随机存取存储器(DRAM)等中的一种或更多种，其在电源切断时会丢失储存在其中的全部内容。与此不同，主存储器件1220可以不包括根据上述实施例的存储器件，并且可以包括静态随机存取存储器(SRAM)、以及动态随机存取存储器(DRAM)等中的一种或更多种。
辅助存储器件1230是用于储存程序代码或数据的存储器件。尽管辅助存储器件1230的速度比主存储器件1220慢，但是辅助存储器件1230可以储存更大量的数据。辅助存储器件1230可以包括根据上述实施例的存储器件。例如，辅助存储器件1230可以包括字线、位线以及位于字线与位线之间的存储单元，该存储单元包括处于非晶态的可变电阻层，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。因此，可以改善辅助存储器件1230的读取操作特性。结果，还可以改善系统1200的读取操作特性。
此外，辅助存储器件1230还可包括数据储存系统，诸如使用磁性的磁带、磁盘、使用光学的激光盘、同时使用磁性和光学的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、或紧凑型闪存(CF)卡等。
在另一个实施例中，辅助存储器件1230可以不包括根据上述实施例的存储器件，而是可以包括数据储存系统，诸如使用磁性的磁带、磁盘、使用光学的激光盘、同时使用磁性和光学的磁光盘、固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、或紧凑型闪存(CF)卡等。
接口设备1240可以在系统1200与外部设备之间执行命令和数据的交换。接口设备1240可以包括小键盘、键盘、鼠标、扬声器、麦克风、显示器、各种人机交互设备(HID)、以及通信设备等中的一种或更多种。通信设备可以包括连接至有线网络的模块、连接至无线网络的模块或两者。有线网络模块可以包括局域网(LAN)、通用串行总线(USB)、以太网、或电力线通信(PLC)等，其通过传输线发送和接收数据。无线网络模块可以包括红外数据协会(IrDA)、码分多址(CDMA)、时分多址(TDMA)、频分多址(FDMA)、无线LAN、无线个域网(Zigbee)、泛在传感器网络(USN)、蓝牙、射频识别(RFID)、长期演进(LTE)、近场通信(NFC)、无线宽带英特网(Wibro)、高速下行链路分组接入(HSDPA)、宽带CDMA(WCDMA)、或超宽带(UWB)等，其无需传输线即可发送和接收数据。
图11是根据本公开的一个实施例的采用存储器件的数据储存系统的配置图。
参考图11，数据储存系统1300可以包括：储存设备1310，其作为用于储存数据的组件而具有非易失性特性；控制器1320，其控制储存设备1310；接口1330，其用于与外部设备进行通信；以及暂时储存设备1340，其用于暂时储存数据。数据储存系统1300可以是盘型设备，诸如硬盘驱动器(HDD)、光盘只读存储器(CDROM)、数字通用盘(DVD)、或固态盘(SSD)等；或卡型设备，诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、或紧凑型闪存(CF)卡等。
储存设备1310可以包括非易失性存储器。非易失性存储器可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、以及磁性随机存取存储器(MRAM)等中的任意一种。
控制器1320可以控制在储存设备1310与接口1330之间的数据交换。为此，控制器1320可以包括处理器1321，其用于处理从数据储存系统1300的外部经由接口1330输入的命令。
接口1330将执行数据储存系统1300与外部设备之间的命令和数据的交换。当数据储存系统1300是卡型设备时，接口1330可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、以及紧凑型闪存(CF)卡等设备中所使用的接口相兼容。当数据储存系统1300是盘型设备时，接口1330可以与诸如IDE(集成电路设备)、SATA(串行高级技术附件)、SCSI(小型计算机系统接口)、eSATA(外部SATA)、PCMCIA(个人计算机存储卡国际协会)、以及USB(通用串行总线)等接口相兼容。接口1330可以与彼此具有不同类型的一个或更多个接口兼容。
暂时储存设备1340可以暂时储存数据，以便根据与外部设备的接口以及控制器和系统的多样化和高性能来在接口1330与存储器件1310之间有效地传输数据。用于暂时储存数据的暂时储存设备1340可以包括根据上述实施例的存储器件。例如，暂时储存设备1340可以包括字线、位线以及位于字线与位线之间的存储单元，该存储单元包括处于非晶态的可变电阻层，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。因此，可以改善暂时储存设备1340的读取操作特性。结果，还可以改善数据储存系统1300的读取操作特性。
图12是根据本公开的一个实施例的采用存储器件的存储系统的配置图。
参考图12，存储系统1400可以包括：存储器1410，其作为用于储存数据的组件而具有非易失性特性；存储器控制器1420，其用于控制存储器1410；接口1430，其用于与外部设备进行通信等。存储系统1400可以是卡型设备，诸如固态盘(SSD)、USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字高容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、或紧凑型闪存(CF)卡等。
用于储存数据的存储器1410可以包括根据上述实施例的存储器件。例如，存储器1410可以包括字线、位线以及位于字线与位线之间的存储单元，该存储单元包括处于非晶态的可变电阻层，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。因此，可以改善存储器1410的读取操作特性。结果，还可以改善存储系统1400的读取操作特性。
另外，存储器1410还可以包括ROM(只读存储器)、NOR快闪存储器、NAND快闪存储器、相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、或磁性存储器随机存取存储器(MRAM)等。
存储器控制器1420可以控制存储器1410与接口1430之间的数据交换。为此，存储器控制器1420可以包括处理器1421，该处理器1421用于对从存储系统1400的外部经由接口1430输入的命令执行操作并对其进行处理。
接口1430将执行存储系统1400与外部设备之间的命令和数据的交换。接口1430可以与在诸如USB存储器(通用串行总线存储器)、安全数字(SD)卡、迷你安全数字(mSD)卡、微型安全数字(微型SD)卡、安全数字大容量(SDHC)卡、记忆棒卡、智能媒体(SM)卡、多媒体卡(MMC)、嵌入式MMC(eMMC)、以及紧凑型闪存(CF)卡等设备中所使用的接口相兼容。接口1430可以与彼此具有不同类型的一个或更多个接口兼容。
存储系统1400还可以包括缓冲存储器1440，其用于根据与外部设备的接口以及存储器控制器和存储系统的多样化和高性能而在接口1430与存储器1410之间有效地传输数据。用于暂时储存数据的缓冲存储器1440可以包括根据上述实施例的存储器件。例如，缓冲存储器1440可以包括字线、位线以及位于字线与位线之间的存储单元，该存储单元包括处于非晶态的可变电阻层，其中，在复位操作中，通过将比存储单元的阈值电压的0.7倍大而比阈值电压的0.95倍小的亚阈值电压施加到存储单元，存储单元被编程为高电阻非晶态。因此，可以改善缓冲存储器1440的读取操作特性。结果，还可以改善存储系统1400的读取操作特性。
此外，缓冲存储器1440还可以包括具有易失性特性的SRAM(静态随机存取存储器)、或DRAM(动态随机存取存储器)等以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移转矩随机存取存储器(STTRAM)、或磁性随机存取存储器(MRAM)等。
在另一个实施例中，缓冲存储器1440可以不包括根据上述实施例的存储器件，但是可以包括具有易失性特性的SRAM(静态随机存取存储器)、或DRAM(动态随机存取存储器)等以及具有非易失性特性的相变随机存取存储器(PRAM)、电阻式随机存取存储器(RRAM)、自旋转移转矩随机存取存储器(STTRAM)、或磁性随机存取存储器(MRAM)等。
在根据本公开的电子设备中，可以改善存储单元的操作特性和可靠性。
本文中已经公开了示例性实施例，并且尽管采用了特定术语，但是仅以一般和描述性意义来使用和解释它们，而不是出于限制性目的。在某些情况下，对于本申请所属的本领域普通技术人员来说显而易见的是，除非另外特别指出，否则结合特定实施例描述的特征、特性和/或元件可以单独使用或与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离如所附权利要求中所阐述的本公开的精神和范围的情况下，可以在形式和细节上进行各种改变。

Claims (29)

1.一种电子设备，包括半导体存储器，
其中，所述半导体存储器包括：
字线；
位线；以及
存储单元，其耦接到所述字线和所述位线并且设置在所述字线与所述位线之间，所述存储单元包括可变电阻层，所述可变电阻层不管储存在所述存储单元中的数据的值如何都保持在非晶态，
其中，在复位操作中，通过将亚阈值电压施加到所述存储单元，所述存储单元被编程为高电阻非晶态，所述亚阈值电压大于所述存储单元的阈值电压的0.7倍而小于所述阈值电压的0.95倍。
2.根据权利要求1所述的电子设备，其中，在所述复位操作期间，所述存储单元维持关断状态。
3.根据权利要求1所述的电子设备，其中，当执行所述复位操作时，所述可变电阻层维持所述非晶态。
4.根据权利要求1所述的电子设备，其中，在置位操作中，所述存储单元被编程为低电阻非晶态。
5.根据权利要求4所述的电子设备，其中，在所述置位操作中，通过导通所述存储单元，所述存储单元的所述阈值电压减小。
6.根据权利要求4所述的电子设备，其中，在所述置位操作中，比所述亚阈值电压小的电压被施加到所述存储单元。
7.根据权利要求4所述的电子设备，其中，在对所述存储单元进行编程的操作中，当所述亚阈值电压被施加到所述存储单元时，所述存储单元被设置为复位状态，而当没有电压被施加到所述存储单元时，所述存储单元被设置为置位状态，所述复位状态对应于所述高电阻非晶态，所述置位状态对应于所述低电阻非晶态。
8.根据权利要求1所述的电子设备，其中，所述存储单元被编程为所述高电阻非晶态或低电阻非晶态，
其中，在读取操作中，读取电压被施加到所述存储单元，并且所述读取电压的值在所述存储单元具有所述高电阻非晶态时所述存储单元的阈值电压与所述存储单元具有所述低电阻非晶态时所述存储单元的阈值电压之间。
9.一种电子设备，包括半导体存储器，
其中，所述半导体存储器包括：
字线；
位线，其与所述字线交叉；以及
存储单元，其耦接到所述字线和所述位线并且设置在所述字线与所述位线之间，所述存储单元中的每个存储单元包括可变电阻层，所述可变电阻层不管储存在所述存储单元中的数据的值如何都处于非晶态，
其中，将所述存储单元之中的选中存储单元从关断状态编程为高电阻非晶态的复位操作是通过将亚阈值电压施加到所述选中存储单元来被执行的，
其中，将所述选中存储单元编程为低电阻非晶态的置位操作是通过将导通电压施加到所述选中存储单元来被执行的。
10.根据权利要求9所述的电子设备，其中，所述亚阈值电压大于所述选中存储单元的阈值电压的0.7倍而小于所述阈值电压的0.95倍。
11.根据权利要求9所述的电子设备，其中，当执行所述复位操作和所述置位操作时，所述可变电阻层维持所述非晶态。
12.根据权利要求9所述的电子设备，其中，在所述复位操作中，第一电压被施加到所述字线之中的选中字线，第二电压被施加到所述位线之中的选中位线，以及接地电压被施加到所述字线之中的未选中字线和所述位线之中的未选中位线。
13.根据权利要求12所述的电子设备，其中，所述第一电压和所述第二电压具有相反的极性。
14.根据权利要求9所述的电子设备，
其中，在读取操作中，读取电压被施加到所述选中存储单元，并且所述读取电压的值在所述选中存储单元具有所述高电阻非晶态时的阈值电压与所述选中存储单元具有所述低电阻非晶态时的阈值电压之间。
15.一种电子设备，包括半导体存储器，
其中，所述半导体存储器包括：
字线；
位线；以及
存储单元，其耦接到所述字线和所述位线并且设置在所述字线与所述位线之间，所述存储单元包括可变电阻层，所述可变电阻层不管储存在所述存储单元中的数据的值如何都处于非晶态，
其中，所述存储单元根据储存在所述存储单元中的所述数据的值而具有第一阈值电压或第二阈值电压，所述第二阈值电压具有比所述第一阈值电压高的电平，
其中，通过将比所述第一阈值电压小的电压施加到所述存储单元，所述存储单元的所述第一阈值电压被改变为所述第二阈值电压。
16.根据权利要求15所述的电子设备，其中，当所述存储单元的阈值电压从所述第一阈值电压被改变为所述第二阈值电压时，所述可变电阻层维持所述非晶态。
17.根据权利要求15所述的电子设备，其中，在复位操作中，亚阈值电压被施加到所述存储单元，所述亚阈值电压的电平比所述第一阈值电压的电平的0.7倍高而比所述第一阈值电压的电平的0.95倍低。
18.根据权利要求17所述的电子设备，其中，在置位操作中，比所述亚阈值电压小的电压被施加到所述存储单元。
19.根据权利要求15所述的电子设备，其中，在置位操作中，所述存储单元被导通。
20.根据权利要求15所述的电子设备，其中，在读取操作中，读取电压被施加到所述存储单元，所述读取电压的电平比所述第一阈值电压的电平高而比所述第二阈值电压的电平低。
21.一种用于操作存储单元的方法，所述方法包括：
通过将亚阈值电压施加到所述存储单元来执行将所述存储单元编程为高电阻非晶态的复位操作，所述亚阈值电压具有比所述存储单元的阈值电压低的电平，
其中，所述存储单元包括可变电阻层，所述可变电阻层不管储存在所述存储单元中的数据的值如何都处于非晶态。
22.根据权利要求21所述的方法，其中，所述亚阈值电压的电平比所述阈值电压的电平的0.7倍高而比所述阈值电压的电平的0.95倍低。
23.根据权利要求21所述的方法，其中，在所述复位操作期间，所述存储单元维持关断状态。
24.根据权利要求21所述的方法，其中，当执行所述复位操作时，所述可变电阻层维持所述非晶态。
25.根据权利要求21所述的方法，还包括执行将所述存储单元编程为低电阻非晶态的置位操作。
26.根据权利要求25所述的方法，其中，在所述置位操作中，通过导通所述存储单元，所述存储单元的所述阈值电压减小。
27.根据权利要求25所述的方法，其中，在所述置位操作期间，比所述亚阈值电压小的电压被施加到所述存储单元。
28.根据权利要求25所述的方法，其中，在对所述存储单元进行编程的操作中，当所述亚阈值电压被施加到所述存储单元时，所述存储单元被设置为复位状态，而当没有电压被施加到所述存储单元时，所述存储单元被设置为置位状态。
29.根据权利要求21所述的方法，还包括将读取电压施加到所述存储单元，
其中，所述读取电压的值在所述存储单元具有所述高电阻非晶态时的阈值电压与所述存储单元具有低电阻非晶态时的阈值电压之间。
CN201911241650.4A 2019-06-04 2019-12-06 电子设备及操作电子设备中的存储单元的方法 Active CN112037834B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020190066089A KR20200139499A (ko) 2019-06-04 2019-06-04 전자 장치 및 메모리 셀의 동작 방법
KR10-2019-0066089 2019-06-04

Publications (2)

Publication Number Publication Date
CN112037834A true CN112037834A (zh) 2020-12-04
CN112037834B CN112037834B (zh) 2023-12-26

Family

ID=73019753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911241650.4A Active CN112037834B (zh) 2019-06-04 2019-12-06 电子设备及操作电子设备中的存储单元的方法

Country Status (4)

Country Link
US (2) US10825519B1 (zh)
KR (1) KR20200139499A (zh)
CN (1) CN112037834B (zh)
SG (1) SG10201911588RA (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11443805B2 (en) * 2019-06-04 2022-09-13 SK Hynix Inc. Electronic device and method of operating memory cell in the electronic device
KR20200139499A (ko) * 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 전자 장치 및 메모리 셀의 동작 방법

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538540A (zh) * 2003-03-27 2004-10-20 三星电子株式会社 具有恢复功能的相变存储器和方法
US20080212363A1 (en) * 2007-03-02 2008-09-04 Elpida Memory, Inc. Method for programming phase-change memory and method for reading date from the same
US20120037872A1 (en) * 2010-08-11 2012-02-16 Sony Corporation Memory device
CN105023607A (zh) * 2014-04-28 2015-11-04 爱思开海力士有限公司 电子设备
CN106057235A (zh) * 2015-04-14 2016-10-26 爱思开海力士有限公司 电子设备
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法
CN106710626A (zh) * 2015-11-13 2017-05-24 爱思开海力士有限公司 电子设备
CN107104121A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件以及制造存储器件的方法
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
US10115461B1 (en) * 2016-05-25 2018-10-30 SK Hynix Inc. Electronic device using resistive memory element and a recovery operation to compensate for threshold drift

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7414883B2 (en) 2006-04-20 2008-08-19 Intel Corporation Programming a normally single phase chalcogenide material for use as a memory or FPLA
US8081506B2 (en) 2009-12-14 2011-12-20 Intel Corporation Amorphous semiconductor threshold switch volatile memory cell
US8824188B2 (en) * 2012-08-06 2014-09-02 Macronix International Co., Ltd. Operating method for memory device and memory array and operating method for the same
JP2020027818A (ja) * 2018-08-09 2020-02-20 キオクシア株式会社 半導体記憶装置
KR102669148B1 (ko) 2018-10-11 2024-05-27 삼성전자주식회사 독출 마진을 증대시키기 위한 저항성 메모리 장치의 동작 방법
KR20200139499A (ko) * 2019-06-04 2020-12-14 에스케이하이닉스 주식회사 전자 장치 및 메모리 셀의 동작 방법

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1538540A (zh) * 2003-03-27 2004-10-20 三星电子株式会社 具有恢复功能的相变存储器和方法
US20080212363A1 (en) * 2007-03-02 2008-09-04 Elpida Memory, Inc. Method for programming phase-change memory and method for reading date from the same
US20120037872A1 (en) * 2010-08-11 2012-02-16 Sony Corporation Memory device
CN105023607A (zh) * 2014-04-28 2015-11-04 爱思开海力士有限公司 电子设备
CN106057235A (zh) * 2015-04-14 2016-10-26 爱思开海力士有限公司 电子设备
CN106611767A (zh) * 2015-10-20 2017-05-03 爱思开海力士有限公司 电子设备及其制造方法
CN106710626A (zh) * 2015-11-13 2017-05-24 爱思开海力士有限公司 电子设备
CN107104121A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件以及制造存储器件的方法
CN107104123A (zh) * 2016-02-22 2017-08-29 三星电子株式会社 存储器件
US10115461B1 (en) * 2016-05-25 2018-10-30 SK Hynix Inc. Electronic device using resistive memory element and a recovery operation to compensate for threshold drift

Also Published As

Publication number Publication date
SG10201911588RA (en) 2021-01-28
KR20200139499A (ko) 2020-12-14
CN112037834B (zh) 2023-12-26
US10825519B1 (en) 2020-11-03
US11264095B2 (en) 2022-03-01
US20210020244A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
US9595326B2 (en) Electronic device
US10403345B2 (en) Electronic device
US9721635B2 (en) Electronic device having semiconductor memory comprising variable resistance elements for storing data
US9865345B2 (en) Electronic device including a semiconductor memory having memory arrays with variable resistance storage elements and a bias voltage generator arranged between the arrays
US10437749B2 (en) Electronic device and method of driving the same
US20180075905A1 (en) Electronic device
US9865344B2 (en) Electronic device and method for operating electronic device
US20160247858A1 (en) Electronic device
CN112037834B (zh) 电子设备及操作电子设备中的存储单元的方法
US9263114B2 (en) Electronic device
US10541011B1 (en) Electronic device
CN111883194A (zh) 电子设备以及操作电子设备的方法
US9543008B2 (en) Electronic device having semiconductor storage cells
US10090029B2 (en) Electronic device for suppressing read disturbance and method of driving the same
KR102493798B1 (ko) 전자 장치
CN112582003B (zh) 电子设备
US11443805B2 (en) Electronic device and method of operating memory cell in the electronic device
US11450360B2 (en) Resistive memory device for lowering resistance value of memory cell during set program operation
US10056138B1 (en) Electronic device
KR20150102526A (ko) 전자 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant