CN112019216B - 提高输入驱动放大器建立速度的电路、方法及模数转换器 - Google Patents
提高输入驱动放大器建立速度的电路、方法及模数转换器 Download PDFInfo
- Publication number
- CN112019216B CN112019216B CN202011114749.0A CN202011114749A CN112019216B CN 112019216 B CN112019216 B CN 112019216B CN 202011114749 A CN202011114749 A CN 202011114749A CN 112019216 B CN112019216 B CN 112019216B
- Authority
- CN
- China
- Prior art keywords
- signal
- sampling
- input
- switch
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
- H03M1/1245—Details of sampling arrangements or methods
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Abstract
本发明提供一种提高输入驱动放大器建立速度的电路、方法及模数转换器,包括:输入驱动放大模块,增强模拟输入信号的驱动能力;第一开关,连接输入驱动放大模块及采样电容上极板;采样电容下极板接地;第二开关,连接模拟输入信号及输入信号预估模块;输入信号预估模块追踪阶段追踪模拟输入信号得到追踪电压,采样阶段逐渐减小追踪电压;充电电流控制模块,基于追踪电压产生充电控制信号;充电模块,基于充电控制信号对采样电容的充电电流进行调节。本发明极大地加快了采样阶段大信号的建立速度,并根据模拟输入信号大小动态控制采样建立电流,使得大信号建立不会过冲,保证建立精度。
Description
技术领域
本发明涉及集成电路设计领域,特别是涉及一种提高输入驱动放大器建立速度的电路、方法及模数转换器。
背景技术
模拟数字数据转换器(ADC)是当前自然模拟信号与计算机数字信号进行转换的一个必不可少电子元器件。而高速高精度ADC一直是当前ADC发展的一个最主要的趋势,无论是学术上还是工业应用上,人们都一致致力于在如何提高精度,如何才能突破速度限制。
ADC的转换周期按照实际工作的时间先后顺序可分为两个阶段,第一阶段为采样,将需要转换的模拟信号准确采样到电容,并保持住,第二阶段为转换,转换就是将第一阶段采样得到的模拟信号进行量化,转换为数字信号并输出,因此,如果要使ADC输出能达到高速高精度的要求,必须想办法压缩两个阶段所需要的时间却不牺牲精度。其中采样过程处于转换前端,因此采样精度要求比转换更高。经过多年的发展,为了满足高速的需要,当前部分设计中转换阶段可以通过校准的方式,使得在转换过程中花费较少时间但能同时保证精度,以此方式提高速度。然而,采样阶段为了满足采样热噪声要求,采样电容不能太小,而前端驱动放大器能力受限,驱动大电容并建立到高精度,这就需要大量的建立时间,特别是对逐次转换(SAR)ADC来说,此情况更为严重,因为其采样电容在高精度设计中受限于匹配要求往往都取得很大,这也是为什么在很多SAR ADC产品中,采样时间占到转换周期总时长的三分之一以上甚至高达一半的原因。
采样阶段主要是模拟信号处理,没有太多的校准方法能在保证精度情况下去压缩采样时间,因此此问题也一直是限制SAR ADC速度提高的一个主要因素之一。为了解决此问题,其最简单最直接的方式就是去增强驱动能力,比如增加前端驱动放大器的带宽,压摆率等方式以此达到快速准确建立的要求。但是运放带宽一般都是需要额外付出很大功耗面积才能得到提升,一倍的带宽提升需要将功耗提高到四倍(假设是单级运放);另外,不同幅度输入信号对压摆率要求是不一致的,如果统一按最大值设计,将会使得功耗面积过大,且会存在过度设计的情况。
因此,如何在不增加功耗面积、不过度设计的情况下,减小采样时间,进而提高ADC的数据转换速度,已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种提高输入驱动放大器建立速度的电路、方法及模数转换器,用于解决现有技术中模数转换器采样时间减小带来的功耗面积大、过度设计等问题。
为实现上述目的及其他相关目的,本发明提供一种提高输入驱动放大器建立速度的电路,所述提高输入驱动放大器建立速度的电路至少包括:
输入驱动放大模块,第一开关、采样电容、第二开关、输入信号预估模块、充电电流控制模块及充电模块;
所述输入驱动放大模块接收模拟输入信号,用于增强所述模拟输入信号的驱动能力;
所述第一开关的一端连接所述输入驱动放大模块的输出端,另一端连接所述采样电容的上极板,控制端连接采样时钟信号;所述采样电容的下极板接地;
所述第二开关的一端接收所述模拟输入信号,另一端连接所述输入信号预估模块的输入端,控制端连接所述采样时钟信号的反信号;
所述输入信号预估模块在追踪阶段追踪所述模拟输入信号得到追踪电压,并在采样阶段逐渐减小所述追踪电压;
所述充电电流控制模块连接所述输入信号预估模块的输出端,基于所述输入信号预估模块的输出信号产生充电控制信号;
所述充电模块连接所述采样电容的上极板及所述充电电流控制模块,基于所述充电控制信号对所述采样电容的充电电流进行调节。
可选地,所述输入驱动放大模块包括运算放大器,所述运算放大器的正相输入端接收所述模拟输入信号,所述运算放大器的反相输入端与输出端相连。
可选地,所述输入信号预估模块包括追踪电容、第三开关及第一电流源;所述追踪电容的上极板连接所述第二开关,下极板接地;所述第三开关的一端连接所述第二开关,另一端连接所述第一电流源,控制端连接所述采样时钟信号。
可选地,所述充电电流控制模块包括压控振荡器,分时段计数器及数字控制单元;所述压控振荡器基于所述输入信号预估模块的输出信号产生不同频率的时钟振荡信号;所述分时段计数器连接所述压控振荡器的输出端,基于所述振荡信号分时段产生计数值;所述数字控制单元连接所述分时段计数器的输出端,基于所述计数值产生所述充电控制信号。
可选地,所述充电模块包括第二电流源,所述充电控制信号调整所述第二电流源中输出晶体管的数量以实现对输出的充电电流大小的调节。
为实现上述目的及其他相关目的,本发明提供一种模数转换器,所述模数转换器至少包括:上述提高输入驱动放大器建立速度的电路及模数转换电路,所述提高输入驱动放大器建立速度的电路连接于所述模数转换电路的输入端。
为实现上述目的及其他相关目的,本发明提供一种提高输入驱动放大器建立速度的方法,所述提高输入驱动放大器建立速度的方法至少包括:
追踪阶段对模拟输入信号进行追踪,并产生追踪电压;采样阶段,逐渐减小所述追踪电压;
基于所述追踪电压控制采样电容的充电电流,以加快采样阶段大信号的建立速度;由于所述采样电容上的信号逐渐建立,所述充电电流在采样阶段开始时的值大于采样阶段结束时的值。
可选地,基于所述追踪电压控制采样电容的充电电流的方法包括:
根据所述追踪电压产生振荡信号,所述追踪电压越大,所述振荡信号的频率越高;
对所述振荡信号进行计数,并基于计数值调整所述充电电流,所述计数值越大所述充电电流越大。
可选地,所述提高输入驱动放大器建立速度的方法还包括对所述振荡信号分时段计数的步骤。
如上所述,本发明的提高输入驱动放大器建立速度的电路、方法及模数转换器,具有以下有益效果:
本发明旨在解决ADC输入端采样电路的采样时间较长的问题,通过跟踪模拟输入信号变化,预估模拟输入信号的大小并转化成一个数字量,从而控制给采样电容充电的电流大小;本发明极大地加快了采样阶段大信号的建立速度,并根据模拟输入信号大小动态控制采样建立电流,使得大信号建立不会过冲,保证建立精度;本发明有效的压缩了采样建立时间,使得ADC输入驱动放大器的设计变得更容易。
附图说明
图1显示为本发明的提高输入驱动放大器建立速度的电路的结构意图。
图2显示为本发明的提高输入驱动放大器建立速度的方法的原理示意图。
元件标号说明
1-提高输入驱动放大器建立速度的电路;11-输入驱动放大模块;12-输入信号预估模块;121-第一电流源;13-充电电流控制模块;131-压控振荡器;132-分时段计数器;133-数字控制单元;14-充电模块;141-可调输出晶体管。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1~图2。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
在对模拟输入信号采样的时候,输入驱动放大器建立过程按照建立先后顺序一般分为两个部分,一个是大信号建立,一个是小信号建立,也就是采样时间包含大信号建立时间和小信号建立时间。在采样电容一定的情况下,大信号建立时间主要是受运放的压摆率限制,而小信号建立时间主要和运放的带宽相关,不同模拟输入信号的大信号建立时间和小信号建立时间比例不固定。小信号建立确定了信号建立的最终精度,因此一般不会去大幅度提高带宽来压缩小信号建立时间。在实际工作中,小信号建立精度依靠高增益环路的控制,没有太多可优化空间,而大信号的建立相对比较粗糙,本发明通过解除压摆率的限制来压缩大信号建立时间,进而缩短总的采样时间,提升采样速度。
实施例一
如图1所示,本实施例提供一种提高输入驱动放大器建立速度的电路1,所述提高输入驱动放大器建立速度的电路1包括:
输入驱动放大模块11,第一开关SW1、采样电容Cs、第二开关SW2、输入信号预估模块12、充电电流控制模块13及充电模块14。
如图1所示,所述输入驱动放大模块11接收模拟输入信号VIN,用于增强所述模拟输入信号VIN的驱动能力。
具体地,在本实施例中,所述输入驱动放大模块11包括运算放大器,所述运算放大器的正相输入端接收所述模拟输入信号VIN,所述运算放大器的反相输入端与输出端相连。在实际使用中,任意可对所述模拟输入信号VIN进行驱动能力增强并驱动后级电路的电路结构均适用于本发明,不以本实施例为限。
如图1所示,所述第一开关SW1的一端连接所述输入驱动放大模块11的输出端,另一端连接所述采样电容Cs的上极板,控制端连接采样时钟信号Φs。
具体地,在本实施例中,采样阶段,所述采样时钟信号Φs跳变为高电平,所述第一开关SW1导通;其它工作阶段(追踪阶段),所述采样时钟信号Φs跳变为低电平,所述第一开关SW1断开。在实际使用中可根据需要设置所述采样时钟信号Φs的高低电平与所述第一开关SW1状态的对应关系,不以本实施例为限。
如图1所示,所述采样电容Cs的上极板连接所述第一开关SW1及所述充电模块14,下极板接地。
具体地,所述采样电容Cs在采样阶段对所述模拟输入信号VIN进行采样。
如图1所示,所述第二开关SW2的一端接收所述模拟输入信号VIN,另一端连接所述输入信号预估模块12的输入端,控制端连接所述采样时钟信号的反信号~Φs。
具体地,在本实施例中,采样阶段,所述采样时钟信号的反信号~Φs跳变为低电平,所述第二开关SW2断开;其它工作阶段,所述采样时钟信号的反信号~Φs跳变为高电平,所述第二开关SW2导通。在实际使用中可根据需要设置所述采样时钟信号的反信号~Φs的高低电平与所述第二开关SW2状态的对应关系,不以本实施例为限。
如图1所示,所述输入信号预估模块12在追踪阶段追踪所述模拟输入信号VIN得到追踪电压VT,并在采样阶段逐渐减小所述追踪电压VT。
具体地,在本实施例中,所述输入信号预估模块12包括追踪电容CT、第三开关SW3及第一电流源121。所述追踪电容CT的上极板连接所述第二开关SW2,下极板接地。所述第三开关SW3的一端连接所述第二开关SW2,另一端连接所述第一电流源121,控制端连接所述采样时钟信号Φs,在本实施例中,采样阶段,所述采样时钟信号Φs跳变为高电平,所述第三开关SW3导通;其它工作阶段,所述采样时钟信号Φs跳变为低电平,所述第三开关SW3断开。所述第一电流源121 包括第一NMOS管MN1、第二NMOS管MN2及第一预设电流源I1;所述第一NMOS管MN1与所述第二NMOS管MN2构成电流镜结构;所述第一NMOS管MN1的漏极连接所述第三开关SW3,源极接地;所述第一NMOS管MN1的栅极连接所述第二NMOS管MN2的栅极;所述第二NMOS管MN2的源极接地,栅极和漏极连接并经由所述第一预设电流源I1连接电源;当所述第三开关SW3导通时,所述第一电流源121连接至所述追踪电容CT的上极板。
需要说明的是,任意可实现在追踪阶段追踪所述模拟输入信号VIN得到追踪电压VT,并在采样阶段逐渐减小所述追踪电压VT的电路结构均适用于本发明,不以本实施例为限。
如图1所示,所述充电电流控制模块13连接所述输入信号预估模块12的输出端,基于所述输入信号预估模块12的输出信号产生充电控制信号。
具体地,在本实施例中,所述充电电流控制模块13包括压控振荡器131,分时段计数器132及数字控制单元133。所述压控振荡器131基于所述追踪电压VT产生振荡信号,任意压控振荡器结构均适用于本发明,在此不一一赘述。所述分时段计数器132连接所述压控振荡器131的输出端,基于所述振荡信号分时段产生计数值;所述分时段计数器132分别对不同时段的振荡信号进行计数,并输出计数值;在所述追踪电压VT减小的过程中,所述分时段计数器132至少包括两个计数时段。所述数字控制单元133连接所述分时段计数器132的输出端,基于所述计数值产生所述充电控制信号。
如图1所示,所述充电模块14连接所述采样电容Cs的上极板及所述充电电流控制模块13,基于所述充电控制信号对所述采样电容Cs的充电电流进行调节。
具体地,在本实施例中,所述充电模块14包括第二电流源141,所述充电控制信号调整所述第二电流源中输出晶体管的数量以实现对输出的充电电流大小的调节。作为示例,所述第二电流源包括第一PMOS管MP1、可调输出晶体管141及第二预设电流源I2,所述第一PMOS管MP1与所述可调输出晶体管141构成电流镜。所述第一PMOS管MP1的源极连接电源,栅极和漏极连接并经由所述第二预设电流源I2接地;所述第一PMOS管MP1的栅极与所述可调输出晶体管141中各输出晶体管的栅极连接;各输出晶体管的源极连接电源,漏极连接至所述采样电容Cs的上极板。作为示例,所述可调输出晶体管141包括第二PMOS管MP2、第三PMOS管MP3及第四PMOS管MP2(在实际使用中,所述可调输出晶体管141中晶体管的数量不少于2个),所述充电控制信号控制所述第二PMOS管MP2、所述第三PMOS管MP3及所述第四PMOS管MP2中部分或全部连接至所述采样电容Cs的上极板,以此实现对所述采样电容Cs的充电电流大小的调整。
需要说明的是,任意可通过充电控制信号调整输出电流大小的电路结构均适用于本发明,不以本实施例为限。
实施例二
本实施例提供一种模数转换器,所述模数转换器包括:实施例一的提高输入驱动放大器建立速度的电路1及模数转换电路。
具体地,所述提高输入驱动放大器建立速度的电路1连接于所述模数转换电路的输入端,用于缩短模数转换器的采样时间,进而提高模数转换器的数据转换速度。
具体地,所述模数转换电路包括但不限于逐次逼近型模数转换电路、积分型模数转换电路、并行比较型/串并行型模数转换电路、Σ-Δ调制型模数转换电路,在此不一一赘述。
实施例三
如图1~图2所示,本实施例提供一种提高输入驱动放大器建立速度的方法,所述提高输入驱动放大器建立速度的方法包括:
追踪阶段对模拟输入信号进行追踪,并产生追踪电压;采样阶段,逐渐减小所述追踪电压;
基于所述追踪电压控制采样电容的充电电流,以加快采样阶段大信号的建立速度;所述充电电流在采样阶段开始时的值大于采样阶段结束时的值。
具体地,在本实施例中,以实施例一的提高输入驱动放大器建立速度的电路1实现本发明的提高输入驱动放大器建立速度的方法,在实际使用中,任意可实现本方法的硬件电路或软件代码均适用。
具体地,追踪阶段(采样阶段开始前),所述采样时钟信号Φs为低电平,所述采样时钟信号的反信号~Φs为高电平,所述第一开关SW1及所述第三开关SW3关断,所述第二开关SW2导通;所述追踪电容CT实时追踪所述模拟输入信号VIN,所述追踪电压VT随所述模拟输入信号VIN的增大而增大。
具体地,当采样时刻到来时,所述采样时钟信号Φs从低电平跳变为高电平,所述第一开关SW1及所述第三开关SW3导通,所述第二开关SW2断开;所述采样电容Cs开始建立,所述追踪电容CT的上级板与所述模拟输入信号VIN断开, 所述追踪电容CT通过一个固定电流(流经所述第一预设电流源I1的电流)放电,追踪和采样阶段,所述追踪电容CT的上极板始终连接所述压控振荡器131的输入端,所述压控振荡器131基于追踪电压VT的值产生不同振荡频率的振荡信号(所述追踪电压VT越大,所述振荡信号的频率越高),所述分时段计数器132对所述振荡信号进行计数,计数值与所述追踪电压VT的大小正相关,然后利用所述计数值去控制所述采样电容Cs的充电电流,所述计数值越大,意味着采样的所述模拟输入信号VIN越大,因此,需要更强的电流源给所述采样电容Cs充电,反之,如果所述模拟输入信号VIN较小,则提供一个较小的电流源给所述采样电容Cs充电。
随着所述采样电容Cs的充电,所述采样电容Cs上的大信号逐步建立,电压逐渐趋近所述模拟输入信号VIN,如果还保持较大电流充电,极有可能会发生过冲,即所述采样电容Cs上的电压Vs远超过所述模拟输入信号VIN,因此需要逐渐减小给采样电容充电的电流。因此,将充电过程分段,实行分段区间计数。如图2所示,作为示例,将充电过程分为三段(每段时长Δt),所述分时段计数器132分段区间计数,第一分段区间①为采样阶段开始前的第一预设时间点至采样阶段开始时,采样阶段开始时输出第一计数值,并在第二分段区间②基于所述第一计数值得到对应的第一充电电流;所述第二分段区间②为第一分段区间①结束至采样阶段开始后的第二预设时间点,到达所述第二预设时间点时输出第二计数值,并在第三分段区间③基于所述第二计数值得到对应的第二充电电流;所述第三分段区间③为第二分段区间②结束至第三预设时间点(此时所述追踪电压VT接近0或等于0),到达所述第三预设时间点时输出第三计数值,并在第三分段区间③之后基于所述第三计数值得到对应的第三充电电流。所述第一分段区间①的计数值(第一计数值)最大,所述第二分段区间②的计数值(第二计数值)及所述第三分段区间③(第三计数值)会逐渐减小,即控制所述追踪电容CT放电导致压控振荡器131的频率逐渐减小,所述分时段计数器132的输出减小,给采样电容Cs的充电电流逐步减小,此操作过程完全是一个自动调节过程。
根据所述模拟输入信号VIN的大小控制给采样电容Cs进行充电的电流大小,可以极大加快采样电容的大信号建立速度,从而解除了运放的压摆率对大信号建立速度的限制,能高效的压缩采样时间,使得输入信号能快速地采样到采样电容上,并保证精度不受损。
综上所述,本发明提供一种提高输入驱动放大器建立速度的电路、方法及模数转换器,包括:输入驱动放大模块,第一开关、采样电容、第二开关、输入信号预估模块、充电电流控制模块及充电模块;所述输入驱动放大模块接收模拟输入信号,用于增强所述模拟输入信号的驱动能力;所述第一开关的一端连接所述输入驱动放大模块的输出端,另一端连接所述采样电容的上极板,控制端连接采样时钟信号;所述采样电容的下极板接地;所述第二开关的一端接收所述模拟输入信号,另一端连接所述输入信号预估模块的输入端,控制端连接所述采样时钟信号的反信号;所述输入信号预估模块在追踪阶段追踪所述模拟输入信号得到追踪电压,并在采样阶段逐渐减小所述追踪电压;所述充电电流控制模块连接所述输入信号预估模块的输出端,基于所述输入信号预估模块的输出信号产生充电控制信号;所述充电模块连接所述采样电容的上极板及所述充电电流控制模块,基于所述充电控制信号对所述采样电容的充电电流进行调节。追踪阶段对模拟输入信号进行追踪,并产生追踪电压;采样阶段,逐渐减小所述追踪电压;基于所述追踪电压控制采样电容的充电电流,以加快采样阶段大信号的建立速度;所述充电电流在采样阶段开始时的值大于采样阶段结束时的值。本发明通过跟踪模拟输入信号变化,预估模拟输入信号的大小并转化成一个数字量,从而控制给采样电容充电的电流大小;本发明极大地加快了采样阶段大信号的建立速度,并根据模拟输入信号大小动态控制采样建立电流,使得大信号建立不会过冲,保证建立精度;本发明有效的压缩了采样建立时间,使得ADC输入驱动放大器的设计变得更容易。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (8)
1.一种提高输入驱动放大器建立速度的电路,其特征在于,所述提高输入驱动放大器建立速度的电路至少包括:
输入驱动放大模块,第一开关、采样电容、第二开关、输入信号预估模块、充电电流控制模块及充电模块;
所述输入驱动放大模块接收模拟输入信号,用于增强所述模拟输入信号的驱动能力;
所述第一开关的一端连接所述输入驱动放大模块的输出端,另一端连接所述采样电容的上极板,控制端连接采样时钟信号;所述采样电容的下极板接地;
所述第二开关的一端接收所述模拟输入信号,另一端连接所述输入信号预估模块的输入端,控制端连接所述采样时钟信号的反信号;
所述输入信号预估模块在追踪阶段追踪所述模拟输入信号得到追踪电压,并在采样阶段逐渐减小所述追踪电压;
所述充电电流控制模块连接所述输入信号预估模块的输出端,基于所述输入信号预估模块的输出信号产生充电控制信号;
所述充电模块连接所述采样电容的上极板及所述充电电流控制模块,基于所述充电控制信号对所述采样电容的充电电流进行调节。
2.根据权利要求1所述的提高输入驱动放大器建立速度的电路,其特征在于:所述输入驱动放大模块包括运算放大器,所述运算放大器的正相输入端接收所述模拟输入信号,所述运算放大器的反相输入端与所述运算放大器的输出端相连。
3.根据权利要求1所述的提高输入驱动放大器建立速度的电路,其特征在于:所述输入信号预估模块包括追踪电容、第三开关及第一电流源;所述追踪电容的上极板连接所述第二开关,下极板接地;所述第三开关的一端连接所述第二开关,另一端连接所述第一电流源,控制端连接所述采样时钟信号。
4.根据权利要求1所述的提高输入驱动放大器建立速度的电路,其特征在于:所述充电电流控制模块包括压控振荡器,分时段计数器及数字控制单元;所述压控振荡器基于所述输入信号预估模块的输出信号产生振荡信号;所述分时段计数器连接所述压控振荡器的输出端,基于所述振荡信号分时段产生计数值;所述数字控制单元连接所述分时段计数器的输出端,基于所述计数值产生所述充电控制信号。
5.根据权利要求1所述的提高输入驱动放大器建立速度的电路,其特征在于:所述充电模块包括第二电流源,所述充电控制信号调整所述第二电流源中输出晶体管的数量以实现对输出的充电电流大小的调节。
6.一种模数转换器,其特征在于,所述模数转换器至少包括:
如权利要求1~5任意一项所述的提高输入驱动放大器建立速度的电路及模数转换电路,所述提高输入驱动放大器建立速度的电路连接于所述模数转换电路的输入端。
7.一种提高输入驱动放大器建立速度的方法,其特征在于,所述提高输入驱动放大器建立速度的方法至少包括:
追踪阶段对模拟输入信号进行追踪,并产生追踪电压;采样阶段,逐渐减小所述追踪电压;
基于所述追踪电压控制采样电容的充电电流,以加快采样阶段大信号的建立速度;所述充电电流在采样阶段开始时的值大于采样阶段结束时的值;
其中,基于所述追踪电压控制采样电容的充电电流的方法包括:根据所述追踪电压产生振荡信号,所述追踪电压越大,所述振荡信号的频率越高;对所述振荡信号进行计数,并基于计数值调整所述充电电流,所述计数值越大所述充电电流越大。
8.根据权利要求7所述的提高输入驱动放大器建立速度的方法,其特征在于:所述提高输入驱动放大器建立速度的方法还包括对所述振荡信号分时段计数的步骤。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011114749.0A CN112019216B (zh) | 2020-10-19 | 2020-10-19 | 提高输入驱动放大器建立速度的电路、方法及模数转换器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202011114749.0A CN112019216B (zh) | 2020-10-19 | 2020-10-19 | 提高输入驱动放大器建立速度的电路、方法及模数转换器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN112019216A CN112019216A (zh) | 2020-12-01 |
CN112019216B true CN112019216B (zh) | 2021-01-19 |
Family
ID=73527597
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011114749.0A Active CN112019216B (zh) | 2020-10-19 | 2020-10-19 | 提高输入驱动放大器建立速度的电路、方法及模数转换器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN112019216B (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7236017B2 (en) * | 2005-01-05 | 2007-06-26 | The Boeing Company | High speed sample-and-hold circuit |
US7456768B2 (en) * | 2006-04-07 | 2008-11-25 | Washington State University | Analog-to-digital converters based on an interleaving architecture and associated methods |
CN102394630A (zh) * | 2011-11-25 | 2012-03-28 | 浙江商业职业技术学院 | 一种用于开关电源的峰值采样保持电路及其方法 |
CN103684463B (zh) * | 2013-11-26 | 2016-08-17 | 北京空间机电研究所 | 基于fwnn预测网络的流水线结构的模数转换系统 |
US9224499B2 (en) * | 2014-02-07 | 2015-12-29 | Infineon Technologies Ag | Pre-charge sample-and-hold circuit and method for pre-charging a sample-and-hold circuit |
CN105162465B (zh) * | 2015-08-28 | 2019-03-08 | 西安启微迭仪半导体科技有限公司 | 一种提高流水线型模数转化器中余量放大器建立速度电路 |
US9960782B2 (en) * | 2015-09-11 | 2018-05-01 | Texas Instruments Incorporated | Precharge switch-capacitor circuit and method |
CN111313852B (zh) * | 2020-05-15 | 2020-09-11 | 微龛(广州)半导体有限公司 | 一种驱动放大器及模数转换器 |
-
2020
- 2020-10-19 CN CN202011114749.0A patent/CN112019216B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN112019216A (zh) | 2020-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10171049B2 (en) | Class-D amplifier circuits | |
JP3069322B2 (ja) | 電力制御回路及び電力制御方法 | |
US11190136B2 (en) | Amplification systems and methods with one or more channels | |
EP2047601B1 (en) | Charge domain successive approximation a/d converter | |
US9685919B2 (en) | Amplification systems and methods with output regulation | |
GB2596231A (en) | Modulators | |
US6891490B2 (en) | Analog-to-digital converter with digital signal processing functionality to emulate many different sample frequencies, resolutions, and architectures | |
WO2019043359A1 (en) | MODULATORS | |
US10084469B1 (en) | Control system and method for a configurable analog to digital converter | |
CN112019216B (zh) | 提高输入驱动放大器建立速度的电路、方法及模数转换器 | |
CN105406868B (zh) | 用于模/数转换的自适应计时 | |
US10763887B2 (en) | Sigma delta analog to digital converter | |
Norris et al. | Quantization noise shaping in digital PWM converters | |
US20120062204A1 (en) | Digital Voltage Converter Using A Tracking ADC | |
Rubino et al. | Relaxation digital-to-analog converter with radix-based digital correction | |
JP3829442B2 (ja) | A/d変換装置 | |
CN111819797A (zh) | 用于操作具有改进的转换精度的光学传感器装置的方法以及光学传感器装置 | |
US20230179224A1 (en) | Adaptive bias techniques for amplifiers in sigma delta modulators | |
WO2019060565A1 (en) | DIGITAL-ANALOG CONVERTER AND AMPLIFIER FOR LISTENING HELMET | |
CN110224699B (zh) | 模数转换器 | |
US20180351569A1 (en) | Modulators | |
US10649732B2 (en) | Processing circuitry | |
US20230163766A1 (en) | Adaptive cyclic delay line for fractional-n pll | |
US20240137029A1 (en) | Sampling fractional-n phase-locked loop with feedback spur compensation | |
CN116346096A (zh) | 一种pwm信号转模拟信号方法及电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |