CN112018081B - 一种半导体结构及其制备方法 - Google Patents

一种半导体结构及其制备方法 Download PDF

Info

Publication number
CN112018081B
CN112018081B CN202011106406.XA CN202011106406A CN112018081B CN 112018081 B CN112018081 B CN 112018081B CN 202011106406 A CN202011106406 A CN 202011106406A CN 112018081 B CN112018081 B CN 112018081B
Authority
CN
China
Prior art keywords
groove
layer
trench
forming
angstroms
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011106406.XA
Other languages
English (en)
Other versions
CN112018081A (zh
Inventor
张国伟
许宗能
王建智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jingxincheng Beijing Technology Co Ltd
Original Assignee
Jingxincheng Beijing Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jingxincheng Beijing Technology Co Ltd filed Critical Jingxincheng Beijing Technology Co Ltd
Priority to CN202011106406.XA priority Critical patent/CN112018081B/zh
Publication of CN112018081A publication Critical patent/CN112018081A/zh
Application granted granted Critical
Publication of CN112018081B publication Critical patent/CN112018081B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体结构及其制备方法，其中，所述半导体结构包括：基板；导线层，位于所述基板上；介质层，位于所述导线层上；第一沟槽，位于所述介质层中；第二沟槽，位于所述第一沟槽上，所述第二沟槽与所述第一沟槽连通，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径；阻挡层，位于所述介质层和所述导线层上；金属层，位于所述阻挡层上，且所述金属层位于所述第一沟槽和所述第二沟槽内；多个保护层，位于所述金属层上；凹口，位于所述多个保护层中，且所述凹口位于所述金属层中。本发明能有效改善所述凹口的侧壁会有杂质残留的情况。

Description

一种半导体结构及其制备方法
技术领域
本发明涉及半导体技术领域，特别涉及一种半导体结构及其制备方法。
背景技术
目前，在现有技术的再分布层结构中，往往形成沟槽后，向所述沟槽内沉积一层金属层，但由于沉积金属层后，所述沟槽顶端开口处是存在孔隙的，这样，在此基础上，继续沉积其它半导体层，在形成供晶圆电性测试（wafer acceptance test，WAT）时探针插入的凹口时，在刻蚀过程中，由于孔隙结构的限制，会在所述凹口的侧壁上残留杂质，残留杂质会破坏晶圆电性测试（wafer acceptance test，WAT）所用探针的针尖，从而影响探针的寿命。在后续的封装过程中，杂质的残留也会导致接触不良。
发明内容
鉴于上述现有技术的缺陷，本发明提出一种半导体结构及其制备方法，其中，通过改变所述沟槽的结构，使所述沟槽的顶端形成侧壁为弧形状的所述第二沟槽，以及所述第一沟槽，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径，这样，所述沟槽的顶端开口变大，深宽比显著降低，这样就有利于后续形成坡度较缓的所述凹口，所述凹口的深宽比也较小，且在刻蚀工艺步骤中，也本发明会有效改善所述凹口的侧壁会有杂质残留的情况。
为实现上述目的及其他目的，本发明提供一种半导体结构，包括：
基板；
导线层，位于所述基板上；
介质层，位于所述导线层上；
第一沟槽，位于所述介质层中，所述第一沟槽的底端连接所述导线层，所述第一沟槽的侧壁具有倾斜角度；
第二沟槽，位于所述第一沟槽上，所述第二沟槽与所述第一沟槽连通，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径；
阻挡层，位于所述介质层和所述导线层上；
金属层，位于所述阻挡层上，且所述金属层位于所述第一沟槽和所述第二沟槽内；
多个保护层，位于所述金属层上；
凹口，位于所述多个保护层中，且所述凹口位于所述金属层中；
其中，所述凹口顶端的坡度小于所述凹口底端的坡度，所述凹口的深宽比为1～1.17；
其中，所述第二沟槽的侧壁为弧形，所述弧形的曲率半径为4000～5000埃。
在一实施例中，所述基板为晶圆，或者为包含有元件或电路的半导体结构。
在一实施例中，所述凹口的形状为抛物线状。
在一实施例中，所述第二沟槽的侧壁为凹型弧。
在一实施例中，所述第一凹槽的底端与所述凹口的底端之间的垂直距离为10150～10500埃。
在一实施例中，位于所述第一沟槽和所述第二沟槽之外的所述金属层的厚度为13000-14500埃。
在一实施例中，所述介质层包括：
防扩散层，位于所述导线层上；以及
氧化硅层，位于所述防扩散层上。
在一实施例中，所述氧化硅层的厚度为8000-20000埃。
在一实施例中，所述多个保护层至少包括：
第一保护层，位于所述金属层上；
第二保护层，位于所述第一保护层上；以及
第三保护层，位于所述第二保护层上。
在一实施例中，所述第一保护层的材质为氮化钛，所述第二保护层的材质为二氧化硅，所述第三保护层的材质为氮化硅。
本发明的目的还在于提供一种半导体结构的制备方法，至少包括如下步骤：
提供一基板；
形成导线层于所述基板上；
形成介质层于所述导线层上；
形成第一沟槽和第二沟槽于所述介质层中，所述第一沟槽的底端连接所述导线层，所述第一沟槽的侧壁具有倾斜角度；
形成阻挡层于所述介质层和所述导线层上；
形成金属层于所述阻挡层上、所述第一沟槽和所述第二沟槽内；
形成多个保护层于所述金属层上；
形成凹口于所述多个保护层中和所述金属层中；
其中，所述第二沟槽与所述第一沟槽连通，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径；
其中，所述凹口的深宽比为1～1.17；
其中，所述第二沟槽的侧壁为弧形，所述弧形的曲率半径为4000～5000埃。
在一实施例中，所述形成第一沟槽和第二沟槽于所述介质层上的步骤，包括：
形成沟槽于所述介质层中；
形成沟槽光阻层于所述沟槽内，所述沟槽光阻层的厚度为所述沟槽深度的1/2～2/3；
形成图案化的光阻层于所述沟槽上；
刻蚀所述沟槽，并以所述沟槽内的所述沟槽光阻层为停止层，形成侧壁为弧形的所述第二沟槽；
移除所述沟槽内的所述沟槽光阻层，形成所述第一沟槽。
在本发明中，提供一种半导体结构及其制备方法，其中，通过改变所述沟槽的结构，使所述沟槽的顶端形成侧壁为弧形状的所述第二沟槽，所述沟槽内部部分保持原有形状，从而形成所述第一沟槽，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径，这样，将所述沟槽分为两个部分，所述沟槽的顶端开口变大，深宽比显著降低，这样就有利于后续形成坡度较缓的所述凹口，所述凹口的深宽比也会显著降低，且在刻蚀工艺步骤中，也会有效改善所述凹口的侧壁会有杂质残留的情况。在进行晶圆电性测试（wafer acceptance test，WAT）时，本发明所述半导体结构会大大降低对探针的影响，从而增加探针的使用寿命。在后续的封装过程中，也会大大减少接触不良现象的发生。所述凹口例如为口径较大的抛物线状的凹口，这便于刻蚀，也便于检测。本发明能有效改善探针被损坏的情况，也使得测量精度得以进一步提高。本发明具有原理易懂，结构紧凑等优点。
附图说明
图1：本发明一实施例中所述基板、所述导线层和所述介质层的结构示意图；
图2：本发明一实施例中所述沟槽的示意图；
图3：本发明一实施例中所述图案化的光阻层和所述沟槽光阻层的位置示意图；
图4：本发明一实施例中所述第一沟槽和所述第二沟槽的结构示意图；
图5：本发明一实施例中所述阻挡层、所述金属层和所述多个保护层的示意图；
图6：本发明一实施例中形成所述凹口后的示意图；
图7：本发明一实施例中所述半导体结构的制备方法的流程示意图。
符号说明
100、基板；101、导线层；102、介质层；103、沟槽；1031、第一沟槽；1032、第二沟槽；104、阻挡层；105、金属层；106、多个保护层；107、凹口；1021、防扩散层；1022、氧化硅层；1061、第一保护层；1062、第二保护层；1063、第三保护层；A、图案化的光阻层；108、沟槽光阻层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
在本发明中，需要说明的是，如出现术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等，其所指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，如出现术语“第一”、“第二”仅用于描述和区分目的，而不能理解为指示或暗示相对重要性。
在本发明中，通过改变所述沟槽的结构，使所述沟槽的顶端形成侧壁为弧形状的所述第二沟槽，所述沟槽内部部分保持原有形状，从而形成所述第一沟槽，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径，这样，将所述沟槽分为两个部分，所述沟槽的顶端开口变大，深宽比显著降低，这样就有利于后续形成坡度较缓的所述凹口，所述凹口的深宽比也会显著降低，且在刻蚀工艺步骤中，也会有效改善所述凹口的侧壁会有杂质残留的情况。在进行晶圆电性测试（wafer acceptance test，WAT）时，本发明所述半导体结构会大大降低对探针的影响，从而增加探针的使用寿命。在后续的封装过程中，也会大大减少接触不良现象的发生。
请参阅图1至图6所示，本发明提供一种半导体结构，包括但不限于，基板100，导线层101，介质层102，第一沟槽1031，第二沟槽1032，阻挡层104，金属层105，多个保护层106和凹口107。在进行晶圆电性测试（wafer acceptance test，WAT）时，使用本发明所述半导体结构，会大大降低对探针的影响。
请参阅图1所示，在一实施例中，所述基板100例如为晶圆，或者为包含有元件或电路的半导体结构。所述导线层101位于所述基板100上，所述导线层101例如为铜导线层。
请参阅图1和图2所示，在一实施例中，所述介质层102包括但不限于，防扩散层1021和氧化硅层1022，所述防扩散层1021位于所述导线层101上，所述氧化硅层1022位于所述防扩散层1021上。所述防扩散层1021位于所述导线层101上，所述防扩散层1021的材质例如为碳氮化硅或者磷硅化合物。所述防扩散层1021的厚度例如为100-250埃，具体的，例如为100埃，150埃，200埃，或者为250埃，或者为其它适用于所述防扩散层1021的厚度。所述防扩散层1021的作用是防止所述导线层101扩散。所述氧化硅层1022位于所述防扩散层1021上，所述氧化硅层1022的厚度例如为8000-20000埃，该范围有利于后续形成所述第一沟槽1031、所述第二沟槽1032以及所述凹口107的结构，具体的，例如为8000埃，9000埃，1000纳米，12000埃，15000埃，18000埃，20000埃，或者为其它适用于所述氧化硅层1022的厚度。对所述防扩散层1021和所述氧化硅层1022进行刻蚀，形成沟槽103。所述沟槽103位于所述防扩散层1021和所述氧化硅层1022上，所述沟槽103的顶端开口，所述沟槽103的底端连接所述导线层101，所述沟槽103的侧壁具有倾斜角度。
请参阅图2、图4和图6所示，在一实施例中，所述沟槽103包括，所述第一沟槽1031和所述第二沟槽1032，所述第一沟槽1031位于所述介质层102中，所述第一沟槽1031的底端连接所述导线层101，所述第一沟槽1031的侧壁具有倾斜角度。所述第二沟槽1032位于所述第一沟槽上1031，所述第二沟槽1032与所述第一沟槽1031连通，所述第二沟槽1032的顶端开口的口径大于所述第一沟槽1031的顶端开口的口径。所述第二沟槽1031的侧壁为弧形，所述弧形的曲率半径例如为4000～5000埃，具体的，例如为4000埃，4500埃或者5000埃。所述沟槽103的这种结构有利于降低所述沟槽103的深宽比，有利于后续形成深宽比较小的所述凹口107。
请参阅图2至图5所示，在一实施例中，所述阻挡层104位于所述氧化硅层1022、所述防扩散层1021和所述导线层101上。具体的，所述阻挡层104覆盖所述介质层102、所述沟槽103的内壁和底部。所述阻挡层104的作用是防止原子扩散，所述阻挡层104的厚度例如为300-600埃，具体的，例如为300埃，350埃，400埃，450埃，500埃，550埃，600埃，或者为其它适用于所述阻挡层104的厚度。所述阻挡层104的材质例如为氮化钽。
请参阅图4至图6所示，在一实施例中，所述金属层105位于所述阻挡层104上，且所述金属层105位于所述第一沟槽1031和所述第二沟槽1032内。所述金属层105的材质例如为铝或钨。位于所述第一沟槽1031和所述第二沟槽1032之外的所述金属层105的厚度例如为13000-14500埃，具体的，例如为13000埃，13500埃或者14000埃。
请参阅图5和图6所示，在一实施例中，所述多个保护层106包括但不限于，第一保护层1061，第二保护层1062和第三保护层1063。其中，所述第一保护层1061位于所述金属层105上，所述第二保护层1062位于所述第一保护层1061上，所述第三保护层1062位于所述第二保护层1062上。所述第一保护层1061的材质例如为氮化钛，所述第二保护层1062的材质例如为二氧化硅，所述第三保护层1063的材质例如为氮化硅。所述第一保护层1061用以保护所述金属层105，具体的，所述第一保护层1061位于所述金属层105上。所述第一保护层1061的厚度例如为50-100埃，具体的，例如为50埃，60埃，70埃，80埃，90埃，10埃，或者为其它适用于所述第一保护层1062的厚度。所述第二保护层1062的厚度例如为2000-5000埃，具体的，例如为2000埃，3000埃，4000埃，5000埃，或者为其它适用于所述第一保护层1061的厚度。所述第三保护层1063的厚度例如为2000-5000埃，具体的，例如为2000埃，3000埃，4000埃，5000埃，或者为其它适用于所述第三保护层1063的厚度。所述第二保护层1062和所述第三保护层1063为整个芯片的钝化保护层，能够隔离氧气，以及隔离水汽。
请参阅图1至6所示，在一实施例中，所述凹口107位于所述多个保护层106中，且所述凹口107位于所述金属层105中。所述凹口107位于所述多个保护层106中，所述凹口107的竖向中心线与所述沟槽103的竖向中心线重合。所述凹口107的顶端开口，所述凹口107的底部连接所述金属层105，所述凹口107的直径大于所述第一沟槽1031顶端开口的口径。所述凹口107顶端的坡度小于所述凹口107底端的坡度，所述凹口107的深宽比例如为1～1.17。所述凹口107的形状例如为抛物线状，或者说是碗状。所述第一沟槽1031的底端与所述凹口107的底端之间的垂直距离为例如10150～10500埃，具体的，例如为10150埃，10200埃，10250埃，10300埃，10350埃，10400埃，10450埃，或者为10500埃。
请参阅图7所示，在一实施例中，所述半导体结构的制备方法，至少包括如下步骤：
S1、提供一基板；
S2、形成导线层于所述基板上；
S3、形成介质层于所述导线层上；
S4、形成第一沟槽和第二沟槽于所述介质层中，所述第一沟槽的底端连接所述导线层，所述第一沟槽的侧壁具有倾斜角度；
S5、形成阻挡层于所述介质层和所述导线层上；
S6、形成金属层于所述阻挡层上、所述第一沟槽和所述第二沟槽内；
S7、形成多个保护层于所述金属层上；
S8、形成凹口于所述多个保护层中和所述金属层中；
具体的，在步骤S1中，所述基板100例如为晶圆，或者为包含有元件或电路的半导体结构。所述导线层101位于所述基板100上，所述导线层101例如为铜导线层。
具体的，在步骤S2至步骤S3中，所述导线层101和所述介质层102的结构同上描述，在此不作赘述。
具体的，在步骤S4中，形成所述第一沟槽1031和第二沟槽1032于所述介质层102中的步骤，具体包括，形成所述沟槽103于所述介质层102中；形成沟槽光阻层108于所述沟槽103内，所述沟槽光阻层108的厚度例如为所述沟槽103深度的1/2～2/3；形成图案化的光阻层A于所述沟槽103上；刻蚀所述沟槽103，并以所述沟槽103内的所述沟槽光阻层108为停止层，形成侧壁为弧形的所述第二沟槽1032；移除所述沟槽103内的所述沟槽光阻层108，形成所述第一沟槽1031。刻蚀所述沟槽103的方法例如采用湿法刻蚀，例如采用HF酸溶液刻蚀所述沟槽103，从而形成侧壁为弧形的所述第二沟槽1032，所述弧形的曲率半径为4000～5000埃。所述第二沟槽1032与所述第一沟槽1031连通，所述第二沟槽1032的顶端开口的口径大于所述第一沟槽1031的顶端开口的口径。
具体的，在步骤S3至步骤S7中，形成所述介质层102、所述阻挡层104、所述金属层105的形成方法例如是采用原子层沉积法（ALD），在其它一些实施例中，还可以实施例如物理气相沉积法（PVD）、化学气相沉积法（CVD）、远程等离子体CVD（RPCVD）、等离子体增强CVD（PECVD）、金属有机CVD（MOCVD）、溅射、电镀及其他合适的工艺和/或它们的组合。具体的，若采用化学气相沉积法（CVD），则例如采用常压化学气相淀积（APCVD）、低压化学气相淀积（LPCVD）或等离子增强化学气相淀积（PECVD）中的一种。所述阻挡层104覆盖所述介质层102、所述沟槽103的内壁和底部。所述阻挡层104的作用是防止原子扩散，所述阻挡层104的厚度例如为300-600埃。位于所述第一沟槽1031和所述第二沟槽1032之外的所述金属层105的厚度例如为13000-14500埃，具体的，例如为13000埃，13500埃或者14000埃。
具体的，在步骤S8中，首先在所述多个保护层106上形成光刻胶层，使用穿过与所述凹口107对应的掩膜图案的电磁辐射（例如紫外光）对所述多个保护层106和所述金属层105进行曝光，蚀刻曝光后的所述多个保护层106和所述金属层105，所述光刻胶层被部分的去除，所述光刻胶层中获得与所述掩膜图案相对应的蚀刻图案，蚀刻后，去除所述光刻胶层。在刻蚀工艺中，由于所述沟槽103的特殊结构，使得在所述沟槽103上沉积所述金属层105和所述多个保护层106后，形成的孔隙坡度平缓，便于刻蚀，从而刻蚀形成的所述凹口107的两侧壁没有杂质残留，所述凹口顶端的坡度小于所述凹口底端的坡度，所述凹口107的深宽比较小，例如所述凹口的深宽比为1～1.17，所述凹口107的顶端开口也较大，这样的结构也便于后续进行晶圆电性测试（wafer acceptance test，WAT）。在一些实施例中，通过将源气体CH2F2和/或CHF3与氮气、氩气和/或氦气一起使用来实施蚀刻工艺，在其他实施例中，还可以将C4F6和/或C4F8的蚀刻化学物质与CF4等离子体源气体一起用于实施刻蚀工艺。
综上所述，在本发明中，提供一种半导体结构及其制备方法，其中，通过改变所述沟槽的结构，使所述沟槽的顶端形成侧壁为弧形状的所述第二沟槽，所述沟槽内部分保持原有形状，从而形成所述第一沟槽，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径，这样，将所述沟槽分为两个部分，所述沟槽的顶端开口变大，深宽比显著降低，这样就有利于后续形成坡度较缓的所述凹口，所述凹口的深宽比也会显著降低，且在刻蚀工艺步骤中，也会有效改善所述凹口的侧壁会有杂质残留的情况。在进行晶圆电性测试（wafer acceptance test，WAT）时，本发明所述半导体结构会大大降低对探针的影响，从而增加探针的使用寿命。在后续的封装过程中，也会大大减少接触不良现象的发生。所述凹口例如为口径较大抛物线状的凹口，这便于刻蚀，也便于检测。本发明能有效改善探针被损坏的情况，也使得测量精度得以进一步提高。本发明具有原理易懂，结构紧凑等优点。
以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明，本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案，例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。
除说明书所述的技术特征外，其余技术特征为本领域技术人员的已知技术，为突出本发明的创新特点，其余技术特征在此不再赘述。

Claims (9)

1.一种半导体结构，其特征在于，包括：
基板；
导线层，位于所述基板上；
介质层，位于所述导线层上；
第一沟槽，位于所述介质层中，所述第一沟槽的底端连接所述导线层，所述第一沟槽的侧壁具有倾斜角度；
第二沟槽，位于所述第一沟槽上，所述第二沟槽与所述第一沟槽连通，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径；
阻挡层，位于所述介质层和所述导线层上；
金属层，位于所述阻挡层上，且所述金属层位于所述第一沟槽和所述第二沟槽内；
多个保护层，位于所述金属层上；
凹口，位于所述多个保护层中，且所述凹口位于所述金属层中；
其中，所述凹口的形状为抛物线状，所述凹口顶端的坡度小于所述凹口底端的坡度，所述凹口的深宽比为1～1.17；
其中，所述第二沟槽的侧壁为弧形，所述弧形的曲率半径为4000～5000埃。
2.根据权利要求1所述的半导体结构，其特征在于，所述基板为晶圆，或者为包含有元件或电路的半导体结构。
3.根据权利要求1所述的半导体结构，其特征在于，所述第二沟槽的侧壁为凹型弧。
4.根据权利要求1所述的半导体结构，其特征在于，所述第一沟槽的底端与所述凹口的底端之间的垂直距离为10150～10500埃。
5.根据权利要求1所述的半导体结构，其特征在于，位于所述第一沟槽和所述第二沟槽之外的所述金属层的厚度为13000-14500埃。
6.根据权利要求1所述的半导体结构，其特征在于，所述介质层包括：
防扩散层，位于所述导线层上；以及
氧化硅层，位于所述防扩散层上。
7.根据权利要求6所述的半导体结构，其特征在于，所述氧化硅层的厚度为8000-20000埃。
8.一种半导体结构的制备方法，其特征在于，至少包括如下步骤：
提供一基板；
形成导线层于所述基板上；
形成介质层于所述导线层上；
形成第一沟槽和第二沟槽于所述介质层中，所述第一沟槽的底端连接所述导线层，所述第一沟槽的侧壁具有倾斜角度；
形成阻挡层于所述介质层和所述导线层上；
形成金属层于所述阻挡层上、所述第一沟槽和所述第二沟槽内；
形成多个保护层于所述金属层上；
形成凹口于所述多个保护层中和所述金属层中；
其中，所述第二沟槽与所述第一沟槽连通，所述第二沟槽的顶端开口的口径大于所述第一沟槽的顶端开口的口径；
其中，所述凹口的形状为抛物线状，所述凹口的深宽比为1～1.17；
其中，所述第二沟槽的侧壁为弧形，所述弧形的曲率半径为4000～5000埃。
9.根据权利要求8所述的制备方法，其特征在于，形成所述第一沟槽和第二沟槽于所述介质层上的步骤包括：
形成沟槽于所述介质层中；
形成沟槽光阻层于所述沟槽内，所述沟槽光阻层的厚度为所述沟槽深度的1/2～2/3；
形成图案化的光阻层于所述沟槽上；
刻蚀所述沟槽，并以所述沟槽内的所述沟槽光阻层为停止层，形成侧壁为弧形的所述第二沟槽；
移除所述沟槽内的所述沟槽光阻层，形成所述第一沟槽。
CN202011106406.XA 2020-10-16 2020-10-16 一种半导体结构及其制备方法 Active CN112018081B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011106406.XA CN112018081B (zh) 2020-10-16 2020-10-16 一种半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011106406.XA CN112018081B (zh) 2020-10-16 2020-10-16 一种半导体结构及其制备方法

Publications (2)

Publication Number Publication Date
CN112018081A CN112018081A (zh) 2020-12-01
CN112018081B true CN112018081B (zh) 2021-02-09

Family

ID=73527811

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011106406.XA Active CN112018081B (zh) 2020-10-16 2020-10-16 一种半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN112018081B (zh)

Also Published As

Publication number Publication date
CN112018081A (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
US7563710B2 (en) Method of fabrication of interconnect structures
US8860225B2 (en) Devices formed with dual damascene process
CN102208342B (zh) 硅穿孔的形成方法
US9831171B2 (en) Capacitors with barrier dielectric layers, and methods of formation thereof
US7741211B2 (en) Method for manufacturing a semiconductor device
US10109524B2 (en) Recessing of liner and conductor for via formation
US8293638B2 (en) Method of fabricating damascene structures
US20070249165A1 (en) Dual damascene process
CN101447448B (zh) 蚀刻方法及其在多层堆叠中形成孔的应用
TW202243058A (zh) 積體晶片
US11626289B2 (en) Semiconductor structure and method for forming the same
CN112018073B (zh) 一种半导体结构及其制备方法
US7179759B2 (en) Barrier layer and fabrication method thereof
CN112018081B (zh) 一种半导体结构及其制备方法
US10923423B2 (en) Interconnect structure for semiconductor devices
US6417095B1 (en) Method for fabricating a dual damascene structure
US20030096496A1 (en) Method of forming dual damascene structure
US9799559B1 (en) Methods employing sacrificial barrier layer for protection of vias during trench formation
US20080048289A1 (en) RF Inductor of Semiconductor Device and Fabrication Method Thereof
CN111933580B (zh) 一种半导体结构的制备方法
US6352919B1 (en) Method of fabricating a borderless via
US10707119B1 (en) Interconnect structures with airgaps and dielectric-capped interconnects
KR101106049B1 (ko) 반도체 소자의 제조방법 및 이에 의한 반도체 소자
KR100321141B1 (ko) 반도체장치의제조방법
CN118398555A (zh) 互连孔槽结构及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant