CN112018050B - 天线整合式封装结构及其制造方法 - Google Patents

天线整合式封装结构及其制造方法 Download PDF

Info

Publication number
CN112018050B
CN112018050B CN201910682847.5A CN201910682847A CN112018050B CN 112018050 B CN112018050 B CN 112018050B CN 201910682847 A CN201910682847 A CN 201910682847A CN 112018050 B CN112018050 B CN 112018050B
Authority
CN
China
Prior art keywords
antenna
circuit substrate
chip
sealing body
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910682847.5A
Other languages
English (en)
Other versions
CN112018050A (zh
Inventor
叶昀鑫
徐宏欣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Publication of CN112018050A publication Critical patent/CN112018050A/zh
Application granted granted Critical
Publication of CN112018050B publication Critical patent/CN112018050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/36—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith
    • H01Q1/38—Structural form of radiating elements, e.g. cone, spiral, umbrella; Particular materials used therewith formed by a conductive layer on an insulating support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/12—Supports; Mounting means
    • H01Q1/22—Supports; Mounting means by structural association with other equipment or articles
    • H01Q1/2283—Supports; Mounting means by structural association with other equipment or articles mounted in or on the surface of a semiconductor substrate as a chip-type antenna or integrated with other components into an IC package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01Q—ANTENNAS, i.e. RADIO AERIALS
    • H01Q1/00—Details of, or arrangements associated with, antennas
    • H01Q1/40—Radiating elements coated with or embedded in protective material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种天线整合式封装结构，其包括线路基板、芯片、密封体以及天线。芯片配置于线路基板上，且与线路基板电性连接。密封体包覆芯片。密封体具有第一表面及第二表面，其中第一表面的法向量不同于第二表面的法向量。天线配置于密封体的第一表面及第二表面。亦提供一种天线整合式封装结构的制造方法。

Description

天线整合式封装结构及其制造方法
技术领域
本发明涉及一种封装结构及其制造方法，尤其涉及一种天线整合式封装结构及其制造方法。
背景技术
在封装上天线(Antenna on Package，AoP)的结构中，天线摆放在封装体的表面上，以具有较佳的传输品质。而于上述的设计中，如何提升天线与密封体的结合性、降低其受损的机率且扩大信号传递的范围实为亟欲解决的重要课题。
发明内容
本发明提供一种天线整合式封装结构及其制造方法，其可以降低天线剥落及受损机率，且扩大信号传递的范围。
本发明提供一种天线整合式封装结构，其包括线路基板、芯片、密封体以及天线。芯片配置于线路基板上，且与线路基板电性连接。密封体包覆芯片。密封体具有第一表面及第二表面，其中第一表面的法向量不同于第二表面的法向量。天线配置于密封体的第一表面及第二表面。
本发明提供一种天线整合式封装结构的制造方法，其至少包括以下步骤。提供线路基板。配置芯片于线路基板上，且使芯片与线路基板电性连接。形成密封体于线路基板上，以包覆芯片。密封体具有第一表面及第二表面，其中第一表面的法向量不同于第二表面的法向量。形成天线于密封体的第一表面及第二表面上。
基于上述，在本发明的天线整合式封装结构中，由于天线为内嵌于密封体，因此可以降低天线剥落或受损的机率。再者，由于天线可以配置于密封体的第一表面及第二表面，因此可以加强不同方向的信号传递/接收，扩大信号传递的范围。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。
附图说明
图1A至图1D是依据本发明第一实施例的天线整合式封装结构的部分制造方法的部分剖面示意图；
图1E是图1C的区域A的放大示意图；
图1F是图1D的区域B的放大示意图；
图2A是依据本发明第二实施例的天线整合式封装结构的部分制造方法的部分剖面示意图；
图2B是图2A的区域C的放大示意图；
图3A至图3D是依据本发明第三实施例的天线整合式封装结构的部分制造方法的部分剖面示意图。
附图标记说明
20、21、22：模具
100、200、300：天线整合式封装结构
110：线路基板
112、1121、1122：耦合端
110a、110b、130a、1301a、1302a、130b、151a、152a、153a、154a、351a：表面
120：芯片
130、330：密封体
140：导电端子
150、151、152、250、350、351：天线
1501、1531、1541：导电材料层
153、154：导电层
201、202、301：凸出部
H1：深度
O11、O12、O31：凹槽
OS：底面
n1、n2：法向量
T1：厚度
A、B、C：区域
具体实施方式
本文所使用的方向用语(例如，上、下、右、左、前、后、顶部、底部)仅作为参看所绘附图使用且不意欲暗示绝对定向。
除非另有明确说明，否则本文所述任何方法绝不意欲被解释为要求按特定顺序执行其步骤。
参照本实施例的附图以更全面地阐述本发明。然而，本发明亦可以各种不同的形式体现，而不应限于本文中所述的实施例。附图中的层或区域的厚度、尺寸或大小会为了清楚起见而放大。相同或相似的参考号码表示相同或相似的元件，以下段落将不再一一赘述。
图1A至图1D是依据本发明第一实施例的天线整合式封装结构的部分制造方法的部分剖面示意图。图1E是图1C的区域A的放大示意图。图1F是图1D的区域B的放大示意图。
请参照图1A，提供线路基板110。线路基板110具有第一表面110a以及相对于第一表面110a的第二表面110b。线路基板110可以是印刷电路板或是具有多重布线层的板状体，但本发明不限于此。只要在后续的制程中，前述的线路基板110够承载形成于其上的结构或配置于其上的元件即可。
请继续参照图1A，在线路基板110的第一表面110a上配置芯片120，且使芯片120电性连接至线路基板110。
在本实施例中，芯片120是以其主动面面向线路基板110的第一表面110a的方式配置于线路基板110的第一表面110a上。在一实施例中，芯片120例如是以覆晶接合(flip-chip bonding)的方式配置于线路基板110的第一表面110a上，使芯片120电性连接线路基板110。
在一实施例中，芯片120可以通讯芯片或具有通讯模块(Communication Module)的芯片。
请同时参照图1A及图1B，配置芯片120后，在线路基板110的第一表面110a上形成具有多个凹槽O11、O12的密封层130，以包封芯片120。
在本实施例中，形成具有多个凹槽O11、O12的密封体130的步骤可以如下。
请参照图1A，提供模具20。模具20可以包括上模具21以及下模具22，但本发明不限于此。上模具21可以具有多个凸出部201、202。值得注意的是，在图1A中，模具20只是示例性的示出。模具20的组成可以依据设计或实作上的需求进行调整。举例而言，模具20可以依据组合或拆卸的需求而具有多个构件。
然后，将线路基板110及芯片120置于模具20内，以通过上述模具20进行模封(molding)制程，以形成具有凹槽O11、O12的密封体130。凸出部201、202的形状分别对应凹槽O11、O12的形状。之后，移除模具20，以形成具有多个凹槽O11、O12的密封体130。
值得注意的是，本发明对于置于模具20内的线路基板110和/或芯片120的个数并不加以限制。
密封层130可以是完全覆盖芯片120。密封层130的材料可以包括环氧树脂、模塑化合物或其他适宜的绝缘材料。可以通过压缩成型(compression molding)、转注成型(transfer molding)或其他适宜的密封制程形成密封层130。
在本实施例中，密封体130具有外表面130a与相对于外表面130a的内表面130b，其中密封体130的外表面130a可以是密封体130暴露在外的表面，而密封体130的内表面130b可以是密封体130与线路基板110接触的表面。
在本实施例中，密封体130的外表面130a可以包括第一表面1301a与第二表面1302a。第一表面1301a可以是远离线路基板110，而第二表面1302a可以是连接线路基板110与第一表面1301a的表面。第一表面1301a可以是位于芯片120的上方。第二表面1302a可以是位于芯片120的两侧。
在一实施例中，第一表面1301a可以被称为顶表面，第二表面1302a可以被称为侧表面。
在本实施例中，密封体130的第一表面1301a的法向量n1可以是不同于第二表面1302a的法向量n2。在一实施例中，第一表面1301a上的每一个位置的法向量n1皆与第二表面1302a上的每一个位置的法向量n2不同。在一实施例中，第一表面1301a上的每一个位置的法向量n1皆不平行于第二表面1302a上的每一个位置的法向量n2。
在本实施例中，凸出部201对应于芯片120的上方；而凸出部202对应于芯片120两侧，以使密封体130形成位于芯片120上方的凹槽O11以及形成位于芯片120的两侧凹槽O12。换句话说，凹槽O11位于密封体130的第一表面1301a，而凹槽O12位于密封体130的第二表面1302a，且凹槽O11与凹槽O12在密封体130上可以是彼此分离。
在本实施例中，如图1B所示，可以于密封体130的第一表面1301a形成一个凹槽O11，而于密封体130的第二表面1302a形成两个凹槽O12，但本发明不限于此。
在一实施例中，密封体130可以是均质材料(homogeneous material)，且前述的均质材料无法再通过机械方法(如：破碎、剪、切、锯、磨等方式)将元件拆离成不同的单一材料。换句话说，在密封体130内可以不具有因不同材质或不同制程所形成的介面(interface)。
在一实施例中，凹槽O11不暴露出线路基板110，但本发明不限于此。
在一实施例中，凹槽O11的底面OS可以高于芯片120最远离线路基板110的表面，但本发明不限于此。
在一实施例中，模具20也可以是具有多个构件拼接出来的模具组，但本发明不限于此，只要模具20可以具有对应的凸出部(如：凸出部201、202)即可。
在本实施例中，通过具有凸出部201、202的模具20，可以直接形成具有凹槽O11、O12的密封体130。因此，本实施例可以减少材料的使用并简化制程步骤。
请参照图1B至图1D，形成具有凹槽O11、O12的密封体130后，于凹槽O11、O12内形成天线150。在本实施例中，天线150可以包括于凹槽O11内形成的第一天线151，且于凹槽O12内形成的第二天线152。换句话说，第一天线151配置于密封体130的第一表面1301a，而第二天线152配置于密封体130的第二表面1302a。
在本实施例中，第一天线151可以是与第二天线152彼此分离。
在本实施例中，形成天线150的步骤可以如下所述。
请参照图1B至图1C及图1E，在凹槽O11、O12内形成导电材料层1501。导电材料层1501可以包括第一导电材料层1531与第二导电材料层1541。
在一实施例中，可以通过溅镀(sputtering)或其他适宜的方法形成第一导电材料层1531。在形成第一导电材料层1531之后，可以通过电镀(electroplating)或其他适宜的方法在第一导电材料层1531上形成第二导电材料层1541。第一导电层1531的材料可以包括钛、铜、镍、铝、钨、钴或其他适宜的导电材料，而第二导电层1541可以包括钛、铜、镍或其他适宜的导电材料。
在一实施例中，第一导电层1531的材质可以不同于第二导电层1541的材质。
在一实施例中，相较于第一导电层1531，第二导电层1541的导电率可以较高。
在一实施例中，第一导电层1531可以被称为晶种层(seed layer)。
在另一实施例中，第一导电层1531可以被称为导电粘着层(conductive adhesivelayer)。换句话说，相较于第二导电层1541，第一导电层1531与密封体130之间的粘着力可以较佳。
在一实施例中，第一导电材料层1531可以共形覆盖密封体130的外表面130a，但本发明不限于此。
在一实施例中，第一导电材料层1531的厚度T1可以小于凹槽O11的深度H1。换句话说，第一导电材料层1531可以未填满凹槽O11。
请参照图1C至图1D及图1E至图1F，于形成导电材料层1501之后，可以移除部分导电材料层1501，以形成天线150。
在一实施例中，可以通过平坦化制程以移除部分导电材料层1501。平坦化制程可以包括化学机械研磨制程(chemical-mechanical polishing,CMP)、机械研磨制程(mechanical grinding process)或其他适宜的制程，但本发明不限于此。
在移除部分导电材料层1501的步骤中，可以包括移除部分的第一导电层1531以及移除部分的第二导电层1541，以分别形成第一导电层153及第二导电层154。天线150可以由第一导电层153及第二导电层154所构成。也就是说，天线150可以包括第一导电层153及第二导电层154。
第一导电层153具有第一导电表面153a，第二导电层154具有第二导电表面154a，且第一导电表面153a与第二导电表面154a可以构成天线150的外表面150a。换句话说，天线150的外表面150a可以包括第一导电表面153a与第二导电表面154a。
在进行平坦化制程之后，天线150的外表面150a与密封体130的外表面130a基本上共面(coplanar)。举例而言，第一天线151的第一暴露表面(exposed surface)151a与第一表面1301a共面，而第二天线152的第二暴露表面152a与第二表面1302a共面。
在一实施例中，天线150的外表面150a上可以不具有其他膜层，但本发明不限于此。
在本实施例中，天线150可以内嵌于密封体130。如此一来，可以降低天线150剥落或受损的机率。此外，由于天线150可以形成于芯片120两侧的第二表面1302a，因此可以加强不同方向的信号传递/接收，扩大信号传递的范围。
在一实施例中，可以于线路基板110的第二表面110b上形成多个导电端子140，且多个导电端子140与线路基板110电性连接。导电端子140例如可以通过植球制程(ballplacement process)以和/或回焊制程(reflow process)所形成。举例而言，导电端子140可以为焊球。
本发明并不限制导电端子140的形成顺序。在一实施例中，可以于形成天线150之前形成导电端子140。在另一实施例中，可以于形成天线150之后形成导电端子140。
在本实施例中，线路基板110可以具有多个耦合端112，其中耦合端112可以是靠近于线路基板110的第一表面110a，且耦合端112电性连接至芯片120。
在本实施例中，耦合端112可以与天线150电性绝缘，且耦合端112与天线150电性耦合。换句话说，耦合端112与天线150之间可以通过电感耦合(inductive coupling)的方式进行电磁信号的传递。
在一实施例中，耦合端112与天线150之间不具有导电物质，且耦合端112于线路基板110上的投影与天线150于线路基板110上的投影重叠。
在本实施例中，耦合端112可以对应于天线150配置。举例而言，耦合端112可以包括耦合端1121、1122，其中耦合端1121、1122分别位于芯片120的两侧。如图1D所示，耦合端1121可以对应第一天线151与第二天线152配置，而耦合端1122可以仅对应第二天线152配置。因此，耦合端1121可以传递/接收第一天线151与第二天线152的信号，而耦合端1122可以传递/接收第二天线152的信号，但本发明不限于此。
在本实施例中，耦合端1121与第一天线151之间不具有导电物质，且耦合端1121于线路基板110上的投影与第一天线151于线路基板110上的投影重叠。
经过上述制程后即可大致上完成本实施例的天线整合式封装结构100的制作。天线整合式封装结构100包括线路基板110、芯片120、密封体130以及天线150。芯片120配置于线路基板110上，且与线路基板110电性连接。密封体130包覆芯片120。密封体130具有第一表面110a与第二表面1302a。密封体130的第一表面1301a的法向量n1不同于第二表面1302a的法向量n2。天线150配置于密封体130的第一表面110a及第二表面1302a。
在天线整合式封装结构100中，由于天线150为内嵌于密封体130，因此可以降低天线150剥落或受损的机率。此外，由于天线150可以配置于密封体130的第一表面110a及第二表面1302a，因此可以加强不同方向的信号传递/接收，扩大信号传递的范围。
图2A是依据本发明第二实施例的天线整合式封装结构的部分制造方法的部分剖面示意图。图2B是图2A的区域C的放大示意图。在本实施例中，天线整合式封装结构200与第一实施例的天线整合式封装结构100相似，其类似的构件以相同的标号表示，且具有类似的功能、材质或形成方式，并省略描述。具体而言，图2A至图2B示出接续图1B的步骤的天线整合式封装结构的制造方法的部分剖面示意图。接续图1B，形成具有凹槽O11、O12的密封体130后，在凹槽O11、O12内以形成天线250。
在本实施例中，形成天线250的步骤可以如下所述。
请参照图2A及图2B，可以通过印刷(printing)制程，以形成天线250。
举例而言，可以银浆、铝浆或其他适宜的导等离子体填入凹槽O11、O12内。然后，可以将凹槽O11、O12内的导等离子体固化，以形成天线250。
在本实施例中，可以省略(但未限制不需要)平坦化制程，而可以进一步减少材料的使用并简化制程步骤。
图3A至图3D是依据本发明第三实施例的天线整合式封装结构的部分制造方法的部分剖面示意图。本实施例中，天线整合式封装结构300与第一实施例的天线整合式封装结构100相似，其类似的构件以相同的标号表示，且具有类似的功能、材质或形成方式，并省略描述。天线整合式封装结构300与天线整合式封装结构100差别在于：天线整合式封装结构300的第一天线351的第一暴露表面351a不为平面。
请参照图3A，与图1A类似，在本实施例中，提供线路基板110，其中线路基板110可以具有耦合端112。接着，于线路基板110的第一表面110a上配置芯片120。且芯片120电性连接至线路基板110。
请同时参照图3A与图3B，接着，通过具有凸出部301、202模具20进行模封(molding)制程，以形成具有凹槽O31、O12的密封体330，以包封芯片120，其中凸出部301的形状对应凹槽O31形状。凸出部301具有弧形形状，因此可以对应形成具有弧形形状的凹槽O31。在此，凹槽O31的底面朝远离线路基板110的方向凸起，但本发明不限于此。之后，移除模具20。
在一实施例中，还可以于线路基板110的第二表面110b上形成多个导电端子140，且多个导电端子140与线路基板110进行电性连接。
请参照图3C，与图1C类似，形成具有凹槽O31、O12的密封体330后，于凹槽O31、O12内形成导电材料层1501。导电材料层1501的形成方法例如是电镀(electroplating)。
请参照图3D，与图1D类似，形成导电材料层1501后，移除部分导电材料层1501，以于凹槽O31、O12内形成天线350。在本实施例中，天线350的第一天线351形成于凹槽O31内，因此，第一天线351的第一暴露表面351a不为平面。换句话说，第一天线351的第一暴露表面351a具有对应于凹槽O31的弧形形状。
综上所述，在本发明的天线整合式封装结构中，由于天线为内嵌于密封体，因此可以降低天线剥落或受损的机率。再者，由于天线可以配置于密封体的第一表面及第二表面，因此可以加强不同方向的信号传递/接收，扩大信号传递的范围。此外，在本发明中，可以通过具有凸出部的模具形成具有凹槽的密封体，或通过印刷制程形成天线，以减少材料的使用并简化制程步骤。
虽然本发明已以实施例揭示如上，然其并非用以限定本发明，任何所属技术领域中技术人员，在不脱离本发明的精神和范围内，当可作些许的更改与润饰，故本发明的保护范围当视权利要求所界定的为准。

Claims (9)

1.一种天线整合式封装结构，其特征在于，包括：
线路基板；
芯片，配置于所述线路基板上，且与所述线路基板电性连接；
密封体，包覆所述芯片，且所述密封体具有第一表面及第二表面，其中所述第一表面的法向量不同于所述第二表面的法向量；以及
天线，配置于所述密封体的所述第一表面及所述第二表面，所述天线包括：
第一天线，配置于所述第一表面；以及
第二天线，配置于所述第二表面，且所述第一天线与所述第二天线彼此分离。
2.根据权利要求1所述的天线整合式封装结构，其特征在于：
所述第一表面远离所述线路基板；且
所述第二表面连接所述第一表面与所述线路基板。
3.根据权利要求1所述的天线整合式封装结构，其特征在于，所述天线内嵌于所述密封体。
4.根据权利要求1所述的天线整合式封装结构，其特征在于，所述芯片与所述天线电性绝缘。
5.根据权利要求4所述的天线整合式封装结构，其特征在于：
所述线路基板具有耦合端；
所述耦合端与所述芯片电性连接；且
所述耦合端与所述天线电性耦合。
6.根据权利要求5所述的天线整合式封装结构，其特征在于，所述耦合端与部分的所述天线之间不具有导电物质，且所述耦合端对应于所述天线配置。
7.根据权利要求1所述的天线整合式封装结构，其特征在于：
所述天线包括第一导电层与第二导电层；
所述第二导电层位于所述第一导电层与所述密封体之间；
所述第一导电层具有第一导电表面；
所述第二导电层具有第二导电表面；且
所述第一导电表面与所述第二导电表面构成所述天线的暴露表面。
8.一种天线整合式封装结构的制造方法，其特征在于，包括：
提供线路基板；
配置芯片于所述线路基板上，且使所述芯片与所述线路基板电性连接；
形成密封体于所述线路基板上，以包覆所述芯片，所述密封体具有第一表面及第二表面，其中所述第一表面的法向量不同于所述第二表面的法向量；以及
形成天线于所述密封体的所述第一表面及所述第二表面上。
9.根据权利要求8所述的天线整合式封装结构的制造方法，其特征在于，所述密封体具有位于所述第一表面及所述第二表面的多个凹槽，且所述天线形成于所述多个凹槽内。
CN201910682847.5A 2019-05-29 2019-07-26 天线整合式封装结构及其制造方法 Active CN112018050B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108118587 2019-05-29
TW108118587A TWI689019B (zh) 2019-05-29 2019-05-29 天線整合式封裝結構及其製造方法

Publications (2)

Publication Number Publication Date
CN112018050A CN112018050A (zh) 2020-12-01
CN112018050B true CN112018050B (zh) 2023-04-07

Family

ID=70767006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910682847.5A Active CN112018050B (zh) 2019-05-29 2019-07-26 天线整合式封装结构及其制造方法

Country Status (3)

Country Link
US (1) US10944165B2 (zh)
CN (1) CN112018050B (zh)
TW (1) TWI689019B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113035845B (zh) * 2021-02-05 2022-07-12 珠海越亚半导体股份有限公司 具有天线的封装结构及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
TW201407745A (zh) * 2012-08-01 2014-02-16 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TW201836117A (zh) * 2017-03-16 2018-10-01 欣興電子股份有限公司 晶片封裝結構及其製造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6535175B2 (en) * 2000-06-01 2003-03-18 Intermec Ip Corp. Adjustable length antenna system for RF transponders
CN1498417A (zh) * 2000-09-19 2004-05-19 纳诺皮尔斯技术公司 用于在无线频率识别装置中装配元件和天线的方法
US20110316117A1 (en) 2007-08-14 2011-12-29 Agency For Science, Technology And Research Die package and a method for manufacturing the die package
TWI370530B (en) * 2008-05-21 2012-08-11 Advanced Semiconductor Eng Semiconductor package having an antenna
KR101434003B1 (ko) 2011-07-07 2014-08-27 삼성전기주식회사 반도체 패키지 및 그 제조 방법
US9390365B2 (en) * 2014-04-10 2016-07-12 American Banknote Corporation Integrated circuit module for a dual-interface smart card
US9966652B2 (en) * 2015-11-03 2018-05-08 Amkor Technology, Inc. Packaged electronic device having integrated antenna and locking structure
DE102017200124A1 (de) * 2017-01-05 2018-07-05 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wafer Level Packages mit integrierter oder eingebetteter Antenne
US10381316B2 (en) * 2017-05-10 2019-08-13 Advanced Semiconductor Engineering, Inc. Semiconductor package device and method of manufacturing the same
CN208336188U (zh) * 2018-03-16 2019-01-04 中芯长电半导体（江阴）有限公司 天线的封装结构
TWI686914B (zh) * 2019-05-29 2020-03-01 力成科技股份有限公司 天線整合式封裝結構及其製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686649B1 (en) * 2001-05-14 2004-02-03 Amkor Technology, Inc. Multi-chip semiconductor package with integral shield and antenna
TW201407745A (zh) * 2012-08-01 2014-02-16 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TW201836117A (zh) * 2017-03-16 2018-10-01 欣興電子股份有限公司 晶片封裝結構及其製造方法

Also Published As

Publication number Publication date
TW202044427A (zh) 2020-12-01
US10944165B2 (en) 2021-03-09
TWI689019B (zh) 2020-03-21
CN112018050A (zh) 2020-12-01
US20200381812A1 (en) 2020-12-03

Similar Documents

Publication Publication Date Title
US11437295B2 (en) Semiconductor package and electronic device having the same
US8983399B2 (en) Semiconductor device, method of manufacturing the same, in-millimeter-wave dielectric transmission device, method of manufacturing the same, and in-millimeter-wave dielectric transmission system
CN111816644B (zh) 天线整合式封装结构及其制造方法
WO2018210054A1 (zh) 集成天线封装结构和终端
US10483618B2 (en) Semiconductor package and manufacturing method thereof
CN105280601A (zh) 封装结构及封装基板结构
CN113539979A (zh) 封装结构及其制法
US10833394B2 (en) Electronic package and method for fabricating the same
CN112018050B (zh) 天线整合式封装结构及其制造方法
US10862202B1 (en) Integrated antenna package structure and manufacturing method thereof
CN112687636B (zh) 一种金属陶瓷封装外壳、器件及制备方法
KR20190007980A (ko) 고방열 팬아웃 패키지 및 그 제조방법
CN209804636U (zh) 半导体封装结构
CN108538823B (zh) 集成单极子天线的封装芯片及其加工方法
US8084847B2 (en) Prefabricated lead frame and bonding method using the same
KR20090098216A (ko) 칩 내장형 기판 및 그의 제조 방법
CN112838067A (zh) 芯片封装结构及其制造方法
CN116246965B (zh) 组合型空气耦合天线封装结构及制备方法
US11171106B2 (en) Semiconductor package structure with circuit substrate and manufacturing method thereof
CN104218015A (zh) 封装结构及其制作方法
CN116230558B (zh) 单极化空气耦合天线封装结构及制备方法
US20240047440A1 (en) Electronic package and manufacturing method thereof
CN107735861A (zh) 高频模块
CN113991285A (zh) 封装天线、封装芯片及片上天线系统
CN115701751A (zh) 一种内含元器件的天线模组及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant