CN112017711A - 磁随机存取存储器(mram)中的磁攻击检测 - Google Patents
磁随机存取存储器(mram)中的磁攻击检测 Download PDFInfo
- Publication number
- CN112017711A CN112017711A CN202010433315.0A CN202010433315A CN112017711A CN 112017711 A CN112017711 A CN 112017711A CN 202010433315 A CN202010433315 A CN 202010433315A CN 112017711 A CN112017711 A CN 112017711A
- Authority
- CN
- China
- Prior art keywords
- mram
- magnetic field
- hall sensor
- indication
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R33/00—Arrangements or instruments for measuring magnetic variables
- G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
- G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
- G01R33/07—Hall effect devices
- G01R33/072—Constructional adaptation of the sensor to specific applications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1695—Protection circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/155—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements with cylindrical configuration
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/18—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using Hall-effect devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C14/00—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down
- G11C14/0054—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell
- G11C14/0081—Digital stores characterised by arrangements of cells having volatile and non-volatile storage properties for back-up when the power is down in which the volatile element is a SRAM cell and the nonvolatile element is a magnetic RAM [MRAM] element or ferromagnetic cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/005—Circuit means for protection against loss of information of semiconductor storage devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Hall/Mr Elements (AREA)
Abstract
一种集成电路包括具有多个MRAM单元的磁阻RAM(MRAM)阵列以及一组至少一个霍尔传感器电路,所述组中的每个霍尔传感器电路包括用于检测磁场的霍尔传感器。所述集成电路还包括磁处理电路系统,所述磁处理电路系统用于接收来自所述组至少一个霍尔传感器电路的至少一个指示。所述磁处理电路系统包括用于基于来自所述组的所述至少一个指示提供对所述MRAM阵列的可能磁场威胁的指示的输出。
Description
技术领域
本公开总体上涉及存储器,并且更具体地说,涉及检测磁随机存取存储器(MRAM)中的磁攻击。
背景技术
磁随机存取存储器(MRAM)通常用于提供非易失性存储,在所述非易失性存储中,磁矩的自旋方向对所存储的数据状态进行编码。MRAM单元的磁元件是磁隧道结(MTJ)。例如,当MTJ的相互作用的磁层的磁矩对准时,对应于“0”的低电阻状态被存储,并且相反地,当磁矩未对准时,对应于“1”的高电阻被存储。为了将MTJ从一个状态切换到另一个状态,必须克服这两个状态之间的能量势垒(Eb)。这可以通过使电流沿不同方向穿过MRAM单元来实现。MRAM单元附近的磁场对所存储的数据的完整性带来风险,因为所述磁场可能导致无意间切换MRAM单元的状态。因此,需要检测可能威胁到MRAM的数据完整性的外部磁场。
发明内容
在一个实施例中,一种集成电路包括磁阻RAM(MRAM)阵列,所述MRAM阵列包括多个MRAM单元;一组至少一个霍尔传感器电路,所述组中的每个霍尔传感器电路包括用于检测磁场的霍尔传感器;以及磁处理电路系统,所述磁处理电路系统用于接收来自所述组至少一个霍尔传感器电路的至少一个指示,其中所述磁处理电路系统包括用于基于来自所述组的所述至少一个指示提供对所述MRAM阵列的可能磁场威胁的指示的输出。在此实施例的一方面,所述磁处理电路系统基于来自所述组中的单个霍尔传感器电路的指示来提供对所述MRAM阵列的可能磁场威胁的指示。另一方面,所述磁处理电路系统被配置成基于来自所述组中的单个第二霍尔传感器电路的指示来提供对所述MRAM阵列的可能磁场威胁的第二指示。在另外的方面,所述MRAM阵列是位于所述集成电路的第一区域中的MRAM电路的一部分,其中所述单个霍尔传感器电路的所述霍尔传感器位于所述MRAM电路内的第一区域中,并且所述第二霍尔传感器电路的所述霍尔传感器不位于所述MRAM电路内的所述集成电路的区域中。在又另外的方面,所述磁处理电路系统的第一部分位于所述集成电路的所述第一区域中,其中所述磁处理电路系统的第二部分与所述第二霍尔传感器电路一起位于所述集成电路的第二区域中。另一方面,所述磁处理电路系统基于来自所述组中的所述单个霍尔传感器电路的所述指示来提供对所述MRAM阵列的可能磁场威胁的第二指示。在以上实施例的另一方面,所述指示基于检测到磁场至少在第一预定时间量内处于阈值幅度。在另外的方面,所述磁处理电路系统提供对可能磁场威胁的第二指示,所述第二指示基于磁场至少在第二预定时间量内处于第二阈值幅度,其中所述第二阈值幅度大于所述阈值幅度,并且所述第二预定时间量小于所述第一预定时间量。另一方面,所述组包括具有第一磁灵敏度水平的第一霍尔传感器和具有第二磁灵敏度水平的第二霍尔传感器,所述第二磁灵敏度水平高于所述第一灵敏度水平。另一方面,所述磁处理电路系统包括比较器,所述比较器用于将来自所述组中的至少一个霍尔传感器电路的指示与磁场阈值幅度进行比较。在另外的方面,所述处理电路系统包括计数器,所述计数器对所述比较器的输出指示来自所述组的所述指示高于所述磁场阈值幅度的时间量进行计数。
在另一个实施例中,一种操作集成电路的方法包括:用集成电路的至少一个霍尔传感器电路的至少一个霍尔传感器感测磁场,所述集成电路包括磁阻RAM(MRAM)阵列,所述MRAM阵列包括多个MRAM单元;以及通过所述集成电路的磁处理电路系统确定是否基于所述感测而提供对所述MRAM阵列的可能磁场威胁的指示。在此另一个实施例的一方面,所述指示基于由所述至少一个霍尔传感器中的霍尔传感器对磁场的检测,所述检测为检测到磁场至少在预定时间量内处于一定阈值幅度。另一方面,所述方法另外包括通过所述集成电路的磁处理电路系统确定是否提供对所述MRAM阵列的可能磁场威胁的第二指示。在另外的方面,所述指示基于由所述至少一个霍尔传感器中的霍尔传感器对磁场的检测,所述检测为检测到磁场至少在第一预定时间量内处于第一阈值幅度,其中所述第二指示基于磁场至少在第二预定时间量内处于第二阈值幅度,其中所述第二阈值幅度大于所述第一阈值幅度。在另外的方面,所述第二预定时间量小于所述第一预定时间量。另一方面,所述第二指示基于由所述霍尔传感器对磁场的检测。另一方面,所述确定包括用比较器将所述至少一个霍尔传感器电路中的霍尔传感器电路的输出与阈值幅度进行比较。在另外的方面,所述方法另外包括用计数器对所述霍尔传感器电路的所述输出高于所述阈值幅度的时间量进行计数,其中如果所述输出在预定时间量内高于所述阈值幅度,则提供所述指示。在又另外的方面,所述方法另外包括响应于所述指示而暂停所述MRAM阵列的执行。
附图说明
本发明通过举例的方式示出并且不受附图限制,在附图中,相似的附图标记指示类似的元件。附图中的元件是为了简单和清楚起见而示出的并且不一定按比例绘制。
图1以框图的形式示出了根据本发明的一个实施例的集成电路,所述集成电路对应于片上系统(SoC)并且具有多个通用霍尔传感器(GHS)电路。
图2以框图的形式示出了根据本发明的一个实施例的具有MRAM霍尔传感器(MHS)电路的MRAM。
图3以框图的形式示出了根据本发明的一个实施例的霍尔传感器电路。
图4以框图的形式示出了根据本发明的一个实施例的传感器处理电路400。
图5以框图的形式示出了图4的根据本发明的一个实施例的传感器处理电路。
图6以框图的形式示出了根据本发明的一个实施例的片上系统(SoC),所述SoC具有图2的MRAM、图4的传感器处理电路以及GHS电路和MHS电路。
具体实施方式
在具有MRAM的集成电路中,霍尔传感器电路用于检测可能威胁MRAM的数据完整性的外部磁场。霍尔传感器电路是一种包括霍尔元件的电路,所述霍尔元件在存在磁场的情况下致使电压变化。因此,霍尔传感器电路的输出电压响应于磁场而变化,其中输出电压与磁场的强度成比例地变化。传感器处理电路提供与所述霍尔传感器电路中的每个霍尔传感器电路相对应的一个或多个攻击指示符,所述一个或多个攻击指示符在被断言时指示可能磁场威胁。对攻击指示符的断言基于所检测的磁场的强度和持续时间两者。一些霍尔传感器电路被放置在MRAM内的各个位置中,并且因此被称为MRAM霍尔传感器(MHS)电路。其它霍尔传感器电路被放置在芯片上的各个位置中,在MRAM的外面,并且因此被称为通用霍尔传感器(GHS)电路。
图1示出了集成电路(IC)100,所述IC 100可以是例如SoC。IC 100包括中央处理单元(CPU)102、门海(SoG)104、MRAM 106、静态随机存取存储器(SRAM)108和输入/输出(I/O)电路110。图1的SoC的元件如本领域中已知的方式进行操作,并且可以被布置成任何配置。而且,IC 100中可以存在更少或更多数量的模块元件。IC 100还包括GHS电路112、114、116和118,如将在下文描述,所述GHS电路112、114、116和118对磁场进行检测。在所示实施例中,存在四个GHS传感器,所述四个GHS传感器被放置在芯片的四个拐角处以便进行空间覆盖。可替换的是,可以根据需要实施其它布置,在所述其它布置中,可以在IC100中放置更少或更多的GHS电路。
图2以框图的形式示出了根据本发明的一个实施例的MRAM 106,所述MRAM 106包括MHS电路156-159。MRAM 106包括阵列151-154、与阵列151和152相对应的字线驱动器(WD)162以及与阵列153和154相对应的WD驱动器164。MRAM 106还包括与阵列151和153中的每个阵列相对应的感测和控制电路172以及与阵列152和154中的每个阵列相对应的感测和控制电路174。图2的感测和控制电路包括对阵列151-154进行读取和写入所需的电路,如列复用器、感测放大器、输入/输出(I/O)驱动器、锁存器以及读取和写入所需的任何其它电路。MRAM 106还可以包括传感器处理电路160和166,所述传感器处理电路160和166对从MHS电路156-159接收到的输入进行处理。MHS电路被放置在MRAM 106的四个拐角处,但是根据需要可以被放置在不同的布置中,所述不同的布置包括更少或更多的MHS电路。因此,在一个实施例中,IC 100包括一组至少一个霍尔传感器电路,并且所述IC 100可以包括MHS电路和GHS电路的任意组合。在一个实施例中,霍尔传感器电路的不同霍尔传感器具有不同的磁灵敏度水平。例如,MHS电路的霍尔传感器可以具有比GHS电路的霍尔传感器更高或更低的磁灵敏度。
MRAM 106的阵列101-104各自包括存储MRAM数据的MRAM单元,并且因此可以被称为数据阵列。MRAM数据被任何请求向MRAM阵列读取或写入数据的主机访问。阵列101-104中的任何MRAM单元都易受磁场的影响,其中磁场威胁或攻击可能损害所述数据阵列中的任一个数据阵列的数据完整性。应注意,除了传感器处理电路160和166以及MHS电路156-159之外,MRAM 106如本领域中已知的方式进行操作。替代性实施例可以具有与图2的MRAM布局不同的MRAM布局,并且可以以任意方式在整个MRAM阵列中分配任意数量的MHS电路。
图3以框图的形式示出了根据本发明的一个实施例的霍尔传感器电路300。霍尔传感器电路300可以用作本文所述的GHS电路或MHS电路中的任何一个。霍尔传感器电路300包括霍尔元件302、运算放大器(op-amp)312和模数转换器(ADC)312。霍尔元件302具有四个端。所述端中的两个端(即端305和308)耦合在经过调节的电压304与接地之间,以便产生通过霍尔元件302的电流。端306和307将霍尔电压提供到op-amp 310,所述op-amp 310将电压放大以提供模拟输出电压VoutA。ADC 312接收VoutA并为VoutA提供对应的数字代码VoutD。霍尔元件302是四端装置,其中电流流过所述端中的两个端(端305和308),并且在施加磁场时,霍尔元件中的载流子的运动被转移,从而在其它两个端(端306和307)处产生输出电压。随着磁场被施加到霍尔元件302(被所述霍尔元件302检测到),霍尔元件的输出电压发生变化。随着所检测到的磁场的强度或幅度增加,霍尔元件的输出电压也增加,并且因此VoutA和VoutD也增加。也就是说,霍尔输出电压、VoutA和VoutD全部与所检测到的磁场的幅度成比例地变化。在替代性实施例中,如果另外的处理不需要数字型式,则仅VoutA可以被提供为霍尔传感器电路300的输出,而VoutD不可以。
图4以框图的形式示出了根据本发明的一个实施例的传感器处理电路400。传感器处理电路400接收来自每个MHS(如MHS 156-159)和每个GHS(如GHS 112、114、116和118)的输出,其中在一个实施例中,每个MHS和每个GHS包括单个霍尔传感器。输出可以对应于例如每个霍尔传感器电路的VoutD,或者可替换的是,对应于每个霍尔传感器电路的VoutA。输出然后由电路400进行处理以将攻击指示符提供回CPU 102。当传感器处理电路400检测到霍尔传感器电路的输出在至少一个预定时间量内指示磁场的至少一个阈值幅度(即强度)时,传感器处理电路400断言对应的攻击指示符。传感器处理电路400可以使其自身的块在IC100中,或者可以位于MRAM 106中,如图2所示具有传感器处理电路160和166。传感器处理电路400也可以是分布式的,使得例如来自GHS电路的输出由传感器处理电路400的第一分布式部分处理,来自一些MHS电路的输出由传感器处理电路160处理,并且来自其它MHS的输出由传感器处理电路166处理。攻击指示符被提供到CPU102,并且当一个攻击指示符被断言时,所述攻击指示符向CPU 102指示存在对MRAM 106的可能磁场威胁。
图5示出了图4的传感器处理电路400的一部分,所述部分对来自MHS 156的输出Vout进行处理。在此实施例中,MHS 156包括单个霍尔传感器电路。另外,在此实施例中,Vout是来自MHS 156的VoutD,其中传感器处理电路400处理数字代码或信号。在替代地处理模拟信号的替代性实施例中,Vout可以是VoutA。传感器处理电路400包括存储电路系统402-405,所述存储电路系统402-405分别存储对应于MHS 156的一组四个幅度阈值T1-T4。每个幅度阈值指示磁场幅度(即强度)。在一个实施例中,T1到T4表示递增的幅度阈值。传感器处理电路400还包括存储电路系统420-423,所述存储电路系统420-423分别存储一组四个持续时间阈值DT1-DT4,所述组四个持续时间阈值DT1-DT4分别对应于幅度阈值T1-T4中的每个幅度阈值。传感器处理电路400包括比较器406、408、412和414,所述比较器406、408、412和414分别将Vout与阈值T1-T4进行比较。
传感器处理电路400还包括计数器1416-计数器4419,其中每个计数器在使能输入处分别接收来自比较器406、408、410和412中的对应比较器的输出。例如,比较器406将由Vout提供的数字值与T1进行比较,并且如果Vout大于T1,则比较器使得计数器1416能够基于输入时钟进行计数(其中时钟由每个计数器左侧上的侧向箭头指示)。传感器处理电路400还包括比较器426-429,所述比较器426-429将每个计数器的计数值分别与对应的持续时间阈值DT1-DT4进行比较,并输出对应的攻击指示符。例如,比较器426将计数器1416的计数值(在Vout大于T1时,所述计数值增加)与DT1进行比较,并且如果计数值大于DT1,则比较器426断言攻击1。应注意,以类似的方式,当Vout至少在由DT2指示的持续时间内超过T2时,攻击2被断言,当Vout至少在由DT3指示的持续时间内超过T3时,攻击3被断言,并且当Vout至少在由DT4指示的持续时间内超过T4时,攻击4被断言。攻击1-攻击4对应于攻击指示符,并且所断言的攻击指示符指示对MRAM 106的可能磁场威胁。幅度阈值可以被设置为递增的值,使得由于所检测的磁场随着每个阈值越来越强,对攻击4的断言比对攻击3的断言更严重,对攻击3的断言比对攻击2的断言更严重,对攻击2的断言比对攻击1的断言更严重。
尽管针对MHS 156仅示出四个幅度阈值和持续时间阈值,但是根据需要,可以使用任意数量的幅度阈值和持续时间阈值(包括仅一个幅度阈值和对应的持续时间阈值),并且将所述幅度阈值和持续时间阈值存储在传感器处理电路400的存储电路系统内(或存储在IC 100中的任意地方处的存储电路系统内),并且所述传感器处理电路400具有对应的计数器和比较器。传感器处理电路400包括类似于图5中的针对每个霍尔传感器电路所示的电路系统。在一个实施例中,对所有MHS电路和GHS电路使用相同的阈值(T1-T4和DT1-DT4),但是可替换的是,相对于MHS电路,可以对GHS电路使用一组不同的幅度阈值和持续时间阈值。以此方式,每个霍尔传感器电路提供一组攻击指示符(其中攻击指示符的数量对应于幅度阈值的数量),以指示对MRAM 106的可能磁场威胁。如果所述组攻击指示符包括多于一个攻击指示符,则不同的幅度阈值允许可能磁场威胁的对应威胁水平,如上文参考针对MHS 156的攻击1-攻击4的递增的威胁水平所描述的。
在替代性实施例中,图5的电路系统可以以VoutA操作,而不是以VoutD操作。例如,可以使用模拟比较器代替数字比较器406、408、410和412,其中对于每个比较器,将VoutA提供到第一输入,并将参考电压提供到第二输入。每个比较器的参考电压可以是越来越大的值,从而表示幅度阈值。在此实施例中,应注意,将不需要霍尔传感器电路中的ADC 312。但是,传感器处理电路400中可能需要另外的电路系统来处理所接收到的模拟信号。
图6示出了根据本发明的一个实施例的包括MRAM 610的数据处理系统600(也称为片上系统(SoC))。系统600包括核602、一次可编程存储器(OTP)606、传感器处理电路608、存储器616(所述存储器616可以是易失性存储器)、MRAM 610、MHS传感器电路内的霍尔元件612以及GHS传感器电路内的霍尔元件614。核602、OTP 606、传感器处理电路608、存储器616和MRAM 610各自经由系统总线604双向耦合。在替代性实施例中,系统总线604可以是任何类型的系统互连件。根据需要,系统200可以包括更多或更少的元件。MRAM 610可以是任意MRAM,如上文所述的MRAM 106,其中霍尔元件612驻留在MRAM 610内部。而且,传感器处理电路608可以是传感器处理电路400,并且如上文所述,所述传感器处理电路608可以位于SoC上的任意位置处,或者可以分布在SoC中,其中各个部分可以位于MRAM 610中。
在操作中,用于霍尔元件612和614的MHS传感器电路和GHS传感器电路在系统总线604外部经由边带信号将其对应输出(例如,VoutA或VoutD)提供到传感器处理电路608。可替换的是,这些输出可以作为系统总线604的一部分传送。作为响应,传感器处理单元608基于与特定霍尔传感器电路相对应的幅度阈值和持续时间阈值而选择性地断言任意攻击指示符。这些攻击指示符经由系统总线604提供到核602。以这种方式,内核602可以响应于所指示的可能威胁而根据需要做出回应。
由于可能的磁场威胁,具有MRAM的SoC(如IC 100的SoC或SoC 600)可以以许多不同的方式对来自霍尔传感器电路的攻击指示符做出响应,以保护MRAM或SoC自身。例如,在来自GHS电路的攻击指示符被断言的情况下,可以将中断发送到CPU或核以暂停执行,并且可以对MRAM访问进行防火墙保护。在来自MHS电路的攻击指示符被断言的情况下,可以基于断言过攻击指示符的多个MHS电路来执行不同的动作。在仅一个MHS电路产生断言的攻击指示符的情况下,可以指示局部磁场威胁或攻击。在这种情况下,MRAM中的执行被暂停。而且,可以将关于MRAM的哪个块可能已经被破坏的信息记录在非易失性存储器(如OTP存储器606)中。例如,断言过攻击指示符的单个MHS的位置可以指示与MHS传感器非常接近的那些MRAM块最有可能受到影响,而MRAM的其它部分不受影响。但是,在多个MHS电路断言了至少一个对应攻击指示符的情况下,可以指示广泛的磁场威胁或攻击。在这种情况下,将关于MRAM的哪些块可能被破坏的信息存储在非易失性存储器中。一旦本文描述的攻击情况中的任何一个攻击情况平息,就可以执行恢复动作。在替代性实施例中,根据需要,来自霍尔传感器电路的信息或来自传感器处理电路的攻击指示符可以用于制定SoC内的不同的或另外的响应。
因此,到目前为止,可以理解的是,集成在MRAM存储器或SoC内或集成在MRAM中和SoC中的其它地方处的霍尔传感器电路内的霍尔元件如何可以用来检测对MRAM存储器的磁场威胁。通过使用不同的幅度阈值,霍尔传感器电路可以提供与各种磁场威胁水平相对应的不同的攻击指示符,并且相应地,可以响应于这些攻击指示符而采取不同的动作。持续时间阈值的使用还可以确保在断言攻击指示符之前在至少一个预定时间量内检测到至少一个最小幅度阈值的磁场。以这种方式,磁场的少量或快速出现不触发攻击指示符,而在某一时间量内具有某一水平的那些磁场触发攻击指示符。
本文使用的术语“断言”或“设置”和“取反”(或“解除断言”或“清除”)分别指示将信号、状态位或类似设备呈现为其逻辑上为真或逻辑上为假的状态。如果逻辑上为真的状态是逻辑电平1,则逻辑上为假的状态是逻辑电平0。而且,如果逻辑上为真的状态是逻辑电平0,则逻辑上为假的状态是逻辑电平1。
本文所述的每个信号可以设计为正逻辑或负逻辑,其中负逻辑可以通过信号名称上方的横杠或名称后的星号(*)表示。在逻辑信号为负的情况下,信号为低电平有效,其中逻辑上为真的状态对应于逻辑电平0。在逻辑信号为正的情况下,信号为高电平有效,其中逻辑上为真的状态对应于逻辑电平1。应注意,本文描述的信号中的任一个信号可以被设计为负逻辑信号或正逻辑信号。因此,在替代性实施例中,被描述为正逻辑信号的那些信号可以被实施为负逻辑信号,并且被描述为负逻辑信号的那些信号可以被实施为正逻辑信号。
因为实施本发明的设备在很大程度上由本领域的技术人员已知的电子部件和电路构成,所以如上文所说明的,对电路细节的解释将不会超过认为必要的程度,以便于理解和认识本发明的基本概念并且以免混淆本发明的教导或将注意力转移到本发明的教导之外。
在适用的情况下,以上实施例中的一些实施例可以使用多种不同的信息处理系统来实施。例如,尽管图1-5和其论述描述了示例性架构,但是提出这些示例性架构仅是为了在论述本发明的各个方面时提供有用的参考。当然,出于讨论的目的,已经简化了架构的描述,并且所述架构仅是可以根据本发明使用的许多不同类型的适当架构中的一个架构。本领域技术人员将认识到,逻辑块之间的界限仅是说明性的,并且替代性实施例可以合并逻辑块或电路元件或者对各个逻辑块或电路元件进行功能的替代性分解。因此,应理解到,本文描绘的架构仅是示例性的,并且实际上可以实施实现相同功能的许多其它架构。
另外,例如,在一个实施例中,系统100或600的所示元件是位于单个集成电路上或位于同一装置内的电路系统。可替换的是,如果系统100或600不是SoC,则所述系统100或600可以包括任意数量的彼此互连的单独集成电路或单独装置。
另外,本领域的技术人员将认识到,上述操作的功能性之间的界限仅是说明性的。多个操作的功能可以组合到单个操作中,和/或单个操作的功能可以分布在另外的操作中。此外,替代性实施例可以包括特定操作的多个实例,并且在各种其它实施例中可以改变运算的顺序。
尽管本文参考具体实施例描述了本发明,但是在不脱离如以下权利要求所阐述的本发明的范围的情况下,可以做出各种修改和改变。例如,包括GHS电路和MHS电路的霍尔传感器电路可以以不同于图1、2和6中所示的模式集成到MRAM中。因此,说明书和附图应被视为具有说明性而非限制性意义,并且所有这种修改旨在包括在本发明的范围内。本文关于特定实施例描述的任何益处、优点或问题解决方案不旨在被解释为任何或所有权利要求的关键、必需或必要的特征或要素。
如本文中所使用的,术语“耦合”并非旨在限于直接耦合或机械耦合。
此外,如本文中所使用的术语“一个或一种(a或an)”被定义为一个或多于一个。而且,在权利要求中使用如“至少一个”和“一个或多个”等引入性短语不应被解释为暗示通过不定冠词“一个或一种(a或an)”引入的另一权利要求要素将包含这种所引入权利要求要素的任何特定权利要求限于仅包含一个这种要素的发明,甚至是在同一权利要求包括引入性短语“一个或多个”或“至少一个”以及如“一个或一种(a或an)”等不定冠词时也是如此。对于定冠词的使用也是如此。
除非另有说明,否则如“第一”和“第二”等术语用于任意地区分这种术语描述的要素。因此,这些术语不一定旨在指示这种要素的时间优先次序或其它优先次序。
Claims (10)
1.一种集成电路,其特征在于,包括:
磁阻RAM(MRAM)阵列,所述MRAM阵列包括多个MRAM单元;
一组至少一个霍尔传感器电路,所述组中的每个霍尔传感器电路包括用于检测磁场的霍尔传感器;
磁处理电路系统,所述磁处理电路系统用于接收来自所述组至少一个霍尔传感器电路的至少一个指示,其中所述磁处理电路系统包括用于基于来自所述组的所述至少一个指示提供对所述MRAM阵列的可能磁场威胁的指示的输出。
2.根据权利要求1所述的集成电路,其特征在于,所述磁处理电路系统基于来自所述组中的单个霍尔传感器电路的指示来提供对所述MRAM阵列的可能磁场威胁的指示。
3.根据权利要求2所述的集成电路,其特征在于,所述磁处理电路系统被配置成基于来自所述组中的单个第二霍尔传感器电路的指示来提供对所述MRAM阵列的可能磁场威胁的第二指示。
4.根据权利要求1所述的集成电路,其特征在于,所述指示基于检测到磁场至少在第一预定时间量内处于阈值幅度。
5.根据权利要求4所述的集成电路,其特征在于,所述磁处理电路系统提供对可能磁场威胁的第二指示,所述第二指示基于磁场至少在第二预定时间量内处于第二阈值幅度,其中所述第二阈值幅度大于所述阈值幅度,并且所述第二预定时间量小于所述第一预定时间量。
6.根据权利要求1所述的集成电路,其特征在于,所述磁处理电路系统包括比较器,所述比较器用于将来自所述组中的至少一个霍尔传感器电路的指示与磁场阈值幅度进行比较。
7.一种操作集成电路的方法,其特征在于,包括:
用集成电路的至少一个霍尔传感器电路的至少一个霍尔传感器感测磁场,所述集成电路包括磁阻RAM(MRAM)阵列,所述MRAM阵列包括多个MRAM单元;
通过所述集成电路的磁处理电路系统确定是否基于所述感测而提供对所述MRAM阵列的可能磁场威胁的指示。
8.根据权利要求7所述的方法,其特征在于,所述指示基于由所述至少一个霍尔传感器中的霍尔传感器对磁场的检测,所述检测为检测到磁场至少在预定时间量内处于一定阈值幅度。
9.根据权利要求7所述的方法,其特征在于,另外包括:
通过所述集成电路的磁处理电路系统确定是否提供对所述MRAM阵列的可能磁场威胁的第二指示。
10.根据权利要求9所述的方法,其特征在于,
所述指示基于由所述至少一个霍尔传感器中的霍尔传感器对磁场的检测,所述检测为检测到磁场至少在第一预定时间量内处于第一阈值幅度;
其中所述第二指示基于磁场至少在第二预定时间量内处于第二阈值幅度,其中所述第二阈值幅度大于所述第一阈值幅度。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US16/427,478 | 2019-05-31 | ||
US16/427,478 US10921390B2 (en) | 2019-05-31 | 2019-05-31 | Magnetic attack detection in a magnetic random access memory (MRAM) |
Publications (1)
Publication Number | Publication Date |
---|---|
CN112017711A true CN112017711A (zh) | 2020-12-01 |
Family
ID=70802795
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010433315.0A Pending CN112017711A (zh) | 2019-05-31 | 2020-05-20 | 磁随机存取存储器(mram)中的磁攻击检测 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10921390B2 (zh) |
EP (1) | EP3745401B1 (zh) |
CN (1) | CN112017711A (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112581995A (zh) * | 2020-12-17 | 2021-03-30 | 北京智芯微电子科技有限公司 | 磁性存储介质的数据处理方法、系统及装置 |
CN114441946A (zh) * | 2022-04-02 | 2022-05-06 | 广东威灵电机制造有限公司 | 磁传导装置、电控板测试系统和电控板测试方法 |
WO2024045705A1 (zh) * | 2022-08-30 | 2024-03-07 | 华为技术有限公司 | 一种芯片及电子设备 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW200423124A (en) | 2002-10-03 | 2004-11-01 | Koninkl Philips Electronics Nv | Programmable magnetic memory device FP-MRAM |
JP2004303382A (ja) | 2003-04-01 | 2004-10-28 | Sony Corp | 不揮発性磁気メモリ装置、及び、不揮発性磁気メモリ装置へのデータ書込方法 |
US6999339B2 (en) | 2003-04-22 | 2006-02-14 | Micron Technology, Inc. | Integrated circuit including sensor to sense environmental data, method of compensating an MRAM integrated circuit for the effects of an external magnetic field, MRAM integrated circuit, and method of testing |
KR20060125695A (ko) | 2003-09-02 | 2006-12-06 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | 자기 차폐 제공 방법 및 반도체 디바이스 |
US7635993B2 (en) | 2004-05-18 | 2009-12-22 | Nxp B.V. | Digital magnetic current sensor and logic |
US8621644B2 (en) * | 2011-12-29 | 2013-12-31 | Elwha Llc | System and method for protecting data stored on a removable data storage device |
US9733106B2 (en) | 2013-05-24 | 2017-08-15 | Allegro Microsystems, Llc | Magnetic field sensor to detect a magnitude of a magnetic field in any direction |
US10591969B2 (en) * | 2013-10-25 | 2020-03-17 | Google Technology Holdings LLC | Sensor-based near-field communication authentication |
KR102235609B1 (ko) | 2014-12-08 | 2021-04-02 | 삼성전자주식회사 | Mram 기반의 프레임 버퍼링 장치, 그 장치를 포함하는 디스플레이 구동 장치 및 디스플레이 장치 |
US10529400B1 (en) * | 2018-07-27 | 2020-01-07 | Nxp Usa, Inc. | Magnetic attack detection in a magnetic random access memory (MRAM) |
US10762942B1 (en) * | 2019-03-29 | 2020-09-01 | Honeywell International Inc. | Magneto-resistive random access memory cell with spin-dependent diffusion and state transfer |
US11054438B2 (en) * | 2019-03-29 | 2021-07-06 | Honeywell International Inc. | Magnetic spin hall effect spintronic accelerometer |
-
2019
- 2019-05-31 US US16/427,478 patent/US10921390B2/en active Active
-
2020
- 2020-05-20 CN CN202010433315.0A patent/CN112017711A/zh active Pending
- 2020-05-22 EP EP20176163.2A patent/EP3745401B1/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112581995A (zh) * | 2020-12-17 | 2021-03-30 | 北京智芯微电子科技有限公司 | 磁性存储介质的数据处理方法、系统及装置 |
WO2022127086A1 (zh) * | 2020-12-17 | 2022-06-23 | 北京智芯微电子科技有限公司 | 磁性存储介质的数据处理方法、系统及装置 |
CN114441946A (zh) * | 2022-04-02 | 2022-05-06 | 广东威灵电机制造有限公司 | 磁传导装置、电控板测试系统和电控板测试方法 |
CN114441946B (zh) * | 2022-04-02 | 2022-06-10 | 广东威灵电机制造有限公司 | 磁传导装置、电控板测试系统和电控板测试方法 |
WO2024045705A1 (zh) * | 2022-08-30 | 2024-03-07 | 华为技术有限公司 | 一种芯片及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
EP3745401B1 (en) | 2022-01-05 |
US20200379063A1 (en) | 2020-12-03 |
EP3745401A1 (en) | 2020-12-02 |
US10921390B2 (en) | 2021-02-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN112017711A (zh) | 磁随机存取存储器(mram)中的磁攻击检测 | |
EP3599608B1 (en) | Magnetic attack detection in a magnetic random access memory (mram) | |
EP3286761B1 (en) | Bitcell state retention | |
KR100954730B1 (ko) | 에러 완화를 위한 장치, 방법 및 시스템 | |
CN101031977B (zh) | 数字磁流感测器和逻辑 | |
US7916517B2 (en) | Circuit arrangement and method for recognizing manipulation attempts | |
US20200301614A1 (en) | Transformation of binary signals read from a memory | |
US20150170717A1 (en) | Method, Apparatus and Device for Data Processing | |
US7359233B2 (en) | Non-homogeneous shielding of an MRAM chip with magnetic field sensor | |
KR20150144714A (ko) | 저장 데이터 값의 에러 검출 | |
KR20060106841A (ko) | 전자저항 메모리 요소의 잘못된 프로그래밍을 방지하기위한 방법 및 장치 | |
US8890083B2 (en) | Soft error detection | |
JP2007026477A (ja) | 不揮発性記憶装置 | |
WO2017219787A1 (zh) | 具有攻击防护结构的系统 | |
US11624799B2 (en) | Method and apparatus for detecting errors in a magnetic field sensor | |
KR20060106840A (ko) | 자기 메모리를 위한 데이터 보유 표시기 | |
CN111241780A (zh) | 用于集成电路的防止故障注入控制信号的方法及集成电路 | |
US11769567B2 (en) | Devices and methods for preventing errors and detecting faults within a memory device | |
US11132483B2 (en) | Method and arrangement for forming an electronic circuit | |
JP6061371B2 (ja) | 高エネルギー粒子の衝突の影響を補正するメモリ素子 | |
EP2208163B1 (en) | Method for controlling a pre-charge process and a respective integrated circuit | |
KR20160100969A (ko) | 적어도 하나의 메모리 엘리먼트에서 에러 데이터를 식별하는 방법 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |