CN112015230A - 具有多个时钟域的设备 - Google Patents

Abstract

公开了具有多个时钟域的设备。在一实施例中，一种设备包括：第一电路，该第一电路被配置为将包括被恒定值连续地分隔开的数字的信号发送到至少一个第二电路，每个第二电路处于与第一电路的时钟域不同的时钟域中；以及至少一个第三电路，被配置为确定由第二电路接收的信号的连续数字是否被恒定值分隔开，其中，信号被发送到在与第一电路的时钟域不同的每一个时钟域中的相应的第三电路。

Description

具有多个时钟域的设备

相关申请的交叉引用

本申请要求于2019年5月28日提交的法国专利申请第1905660号的优先权，该申请通过引用结合于此。

技术领域

本公开总体上涉及电子设备，并且更具体地涉及包括多个电路的设备，该多个电路具有不同的时钟域并且接收包括来自共同起源(计数器)的、被相同值两两分隔开的连续数字的信号。

背景技术

电子设备通常包括工作在不同时钟域中(即具有不同频率的时钟信号)的电路。

已知某些电路接收包括被相同值两两分隔开的连续数字的信号。例如，每个电路可以接收时间戳信号，即，使得能够将日期和小时与事件、信息或计算机数据相关联的信号。

发明内容

各种实施例克服了具有多个时钟域的已知设备的全部或部分缺点。

实施例提供了一种包括第一电路的设备，该第一电路被配置为向至少一个第二电路发送信号，该信号包括被恒定值连续地分隔开的数字，每个第二电路所处的时钟域不同于第一电路的时钟域，在与第一电路的时钟域不同的每一个时钟域中，该信号被发送到第三电路，该第三电路被配置为确定由第二电路接收的信号的连续数字是否被该恒定值分隔开。

根据实施例，每个数字是二进制数。

根据实施例，每个数字包括64位。

根据实施例，第一电路和第三电路通过第四电路耦接，该第四电路被配置为使信号从第一电路的时钟域传输到第二电路的时钟域。

根据实施例，该设备包括在不同时钟域中的至少两个第二电路。

根据实施例，第一电路是时间戳电路。

根据实施例，该恒定值等于1。

根据实施例，每个第三电路包括配置为将输入信号的数字与对应于延迟的输入信号的信号的数字进行比较的比较电路。

根据实施例，每个第三电路包括耦接在第三电路的输入端和比较电路的输入端之间的延迟电路。

另一实施例提供了一种验证先前设备的方法，包括：将至少一个预定数字从第一电路传送到第三电路，将第三电路接收到的数字与预定数字进行比较。

根据实施例，至少两个预定数字被传送，选择两个预定数字使得形成一个数字的每个位在至少一个预定数字中等于0，并且在至少另一个预定数字中等于1。

根据实施例，电路被配置为验证信号的值在预定时间窗内变化。

将在下面结合附图对特定实施例的非限制性描述中详细讨论前述和其他的特征和优点。

附图说明

图1示意性地示出了包括多个电路的设备，该多个电路的时钟具有不同的频率；

图2示意性地示出了图1的设备的一部分(接收包括来自共同起源(计数器)的、被相同值两两分隔开的连续数字的信号)；

图3示意性地示出了图1的设备的另一部分；并且

图4示出了图1的设备的操作示例。

具体实施方式

在不同的附图中，相同的元件用相同的附图标记表示。特别地，不同实施例共有的结构和/或功能元件可以用相同的附图标记指定并且可以具有相同的结构、尺寸和材料特性。

为清楚起见，仅示出和详细描述了对于理解所描述的实施例有用的那些步骤和元件。

贯穿本公开，术语“连接”用于指定电路元件之间的除了导体之外没有任何中间元件的直接电连接，而术语“耦接”用于指定电路元件之间的可以是直接的、也可以是通过一个或多个中间元件进行的电连接。

在以下描述中，当引用诸如术语“前”、“后”、“顶部”、“底部”、“左”、“右”等的限定绝对位置的术语，或诸如术语“上面”、“下面”、“上部”、“下部”等的限定相对位置的术语，或诸如术语“水平”、“垂直”等的限定方向的术语时，其指附图的朝向。

术语“大约”、“基本上”和“约”在本文中用于表示所讨论的值的正负10％、优选正负5％的公差。

时钟域是指一个或多个接收相同的时钟信号并与其同步地工作的电路。

图1以框图的形式示意性地示出了设备100，该设备100包括多个电路，该多个电路具有不同的时钟域(即，具有不同频率的时钟)并且接收包括来自共同起源(计数器)的、被相同值两两分隔开的连续数字的信号。

设备100包括传递信号H的发生器电路102。信号H是包括由相同的恒定值C两两分隔开的连续数字的信号。恒定值C例如是值1。因此，信号H例如包括按以下顺序的以下值：12 3 4 5 6 7 8 9 10等。该信号然后可以是时间戳信号。

信号H例如是二进制信号，该信号包括64位以上的十六进制编码的数字。

作为变型，恒定值C可以是任何其他值，例如值10，并且信号例如可以包括以下数字：2 12 22 32 42等，或者值5，并且信号可以例如包括以下数字：5 10 15 20等。

电路102接收具有频率f的时钟信号CLK。发生器电路102例如包括在时钟信号CLK的每个上升沿处使信号H以恒定值C递增的计数器。

时钟信号CLK也可能被提供给未示出的时钟监视单元(CMU)。该单元使能够验证时钟的频率在期望的值的范围内，例如，以频率f为中心的范围。

电路102接收包括初始数字INIT的信号。数字INIT对应于电路102从其递增信号H的值的数字。

在时间戳信号的情况下，初始数字INIT例如为0。

设备100还包括至少一个电路104，其位于与电路102的时钟域不同的时钟域中，即，电路104的时钟信号的频率与信号CLK的频率不同。图1示出了三个电路104a、104b和104c，它们分别接收具有相应频率f1、f2和f3的时钟信号CLK1、CLK2和CLK3。在该示例中，频率f1、f2和f3彼此全都不同并且与频率f不同。优选地，频率f1、f2和f3高于频率f。

尽管图1仅示出了三个电路104，并且因此示出了三个频率f1、f2和f3，但是更一般地，设备100包括至少一个电路104，优选地包括至少两个电路104，例如在1个至10个电路104之间。

电路104例如是包括中央处理单元(CPU)的电路或包括至少一个外围设备的电路。

某些电路104可以在相同的时钟域中。优选地，至少两个电路104处于不同的时钟域中，也就是说，它们以具有不同频率的时钟信号进行操作。

设备100还包括电路106。电路106的输入端耦接到传递信号H的电路102的输出端。电路106被配置为使信号从电路102的时钟域传递到电路104的时钟域。电路106被配置为输出与信号H相对应的信号，这些信号中的每一个都在具有与电路102的频率f不同的频率的时钟信号处同步。因此，图1所示的信号H1、H2和H3包括相同的顺序、但是不同频率的信号H的数字。更具体地，电路106被配置为以电路104a、104b和104c的频率f1、f2和f3提供同步信号H1、H2和H3。

结合图2更详细地描述电路106的示例。

在电路106中或在设备100的电路之间传输信号的数据总线之一上产生信号时，在电路102中的信号H上或信号H1、H2和H3之一上可能出现错误。这些错误例如对应于信号的数字的一位的值的变化。这些错误例如是由电路本身引起的，例如，一位被锁定在一个值，或者是由于自发的修改引起的，例如由辐射引起。

每个电路104通过输入端耦接到电路106的输出端。更具体地，电路104a耦接到电路106的传递信号H1的输出端。电路104b耦接到电路106的传递信号H2的输出端。电路104c耦接到电路106的传递信号H3的输出端。

电路108(108a、108b、108c)通过它们的输入端耦接至、优选地连接至电路106的输出端。每个电路108与电路104之一耦接至、优选地连接至相同的输出端。更具体地，电路108a的输入端耦接到与耦接到电路104a的输出端相同的输出端，并且电路108a接收信号H1。电路108b的输入端耦接到与耦接到电路104b的输出端相同的输出端，并且电路108b接收信号H2。电路108c的输入端耦接到与耦接到电路104c的输出端相同的输出端，并且电路108c接收信号H3。

设备100因此包括与电路104一样多的电路108，对于电路104要检查信号H的完整性。

电路108被配置为验证电路106的输出信号的连续数字是否被恒定值C分隔开。

每个电路108在输出端处提供信号ER(ER1、ER2、ER3)，当信号H1、H2或H3的连续数字被恒定值C分隔开时信号ER取第一值，而当信号H1、H2或H3的连续数字被恒定值C以外的另一值分隔开时信号ER取第二值。

结合图3更详细地描述电路108的示例。

电路102还接收复位信号RESET。因此，电路102例如开始再次从初始数字INIT开始计数到由信号RESET(例如由信号RESET的上升沿)确定的时间。

在设备100启动时和/或在设备100在由信号RESET确定的时间复位时，设备100可以实施验证设备100的操作的步骤。

在验证步骤期间，例如经由未示出的输入将预定数字编程到电路102中。该数字然后被提供给电路106，然后被提供给电路108。电路108可以将接收到的数字传输到能够将其与编程到电路102中的数字进行比较的电路。然后可以确定是否由设备100本身引起了错误。优选地，发送至少两个预定数字，选择这两个数字使得形成信号中的一数字的每个位在所发送的数字中的至少一个数字中等于0、并且在所发送的数字中的至少另一个数字中等于1。例如，在初始化步骤期间发送以下两个数字(十六进制形式)：AAAAAAAA和55555555。

作为变型，该设备可以包括针对每个电路104的未示出的时钟监视单元(CMU)。每个单元使能够验证信号在给定的时间窗内没有保持恒定。因此，该单元验证信号H的值在预定时间窗中改变。例如，将时间窗选择为大于信号H的值的两次改变之间的持续时间。监视单元因此可以检测例如由故障引起的电路102的中断。

图2以框图的形式示意性地示出了图1的设备100的一部分的示例。更准确地说，图2示出了电路106的实现方式的示例。

电路106包括接收信号H作为输入的电路200。电路200例如包括编码器和解复用器。因此，信号H例如被编码超过9位，包括7个数据位和2个同步位。编码的信号由解复用器向电路200的多个输出端发送。

电路106包括电路202。图2的示例包括三个电路202。更一般地，例如，存在与设备100(图1)中的电路108一样多的电路202。编码的信号H所发送至的电路200的每个输出端都耦接到、优选地连接到电路202的输入端。

每个电路202是异步变压器或再同步电路。每个电路202被配置为使信号从一个时钟域传输到另一时钟域。每个电路202被配置为使编码的信号H从电路102的时钟域(频率f)传输到对应电路104的时钟域(频率f1、f2或f3)。

电路106包括电路204。图2的示例包括三个电路204。更一般地，电路204和电路202的数量一样多。

每个电路204的输入端耦接到、优选地连接到电路202之一的输出端。在图2中，电路204a的输入端耦接到电路202a的输出端，电路204b的输入端耦接到电路202b的输出端，并且电路204c的输入端耦接到电路202c的输出端。

每个电路204包括解码器，以在输出端处获得大小与在对应的时钟域上同步的信号H中的大小相同(相同的位数)的数字。

电路204a的输出端传输与频率f1同步的信号H1，电路204b的输出端传输与频率f2同步的信号H2，并且电路204c的输出端传输与频率f3同步的信号H3。

图3以框图的形式示意性地示出了图1的设备100的另一部分。更具体地，图3包括电路108的实现方式的示例。图3的示例在电路108a的情况下被描述，接收信号H1作为输入。然而，其他电路108与关于图3描述的电路相同。

电路108包括比较电路300。电路108还包括延迟电路302。信号H1被提供至电路302的输入端和电路300的输入端。电路302的输出端耦接到、优选地连接到电路300的另一输入端。信号H1还通过连接306在电路108的输出端处传递。

延迟电路302接收时钟信号CLK1，即有电路108a耦接至的电路104a的时钟域的时钟信号作为输入，并且输出信号H1t。电路302使信号H1延迟等于时钟信号CLK1的周期的值。

电路300将信号H1的每个值与信号H1的前一值进行比较，该前一值在电路302的输出端处被提供，以获得这些值之间的差。差优选地是指差的绝对值，即正值。如果该差等于0或C(电路102的增量值，或由电路106引起的任何增量)，即，如果两个值相同或连续，则输出信号ER等于第一值。如果该差等于任何其他值，则输出信号等于第二值。

作为变型，如果该差在0到C的范围内，则输出信号取第一值，否则取第二值。

作为变型，如果该差在从0到C'的范围内，则输出信号取第一值，否则取第二值，值C'等于值C加上公差裕度。

电路108还包括电路304。电路304接收信号H1作为输入。电路304被配置为接收在关于图1描述的验证步骤期间发送的数字。电路304将接收到的数字与在验证步骤期间发送的数字进行比较，或者通过使用连接306发送接收到的值使得可以由未示出的外部电路进行比较。

图4是示出了设备100的操作(例如图3的电路108的操作)的示例的时序图。

时序图示出信号H、电路104a的时钟域的时钟信号CLK1、信号H1、信号H1t、以及由电路300获得的信号H1和H1t之间的差的信号D。

在该部分中，信号H的数字依次为125、126、127、128、257。实际上，在该示例中考虑到在数字129生成之前和在数字128生成之后，在信号H上或在生成电路102中已经出现了错误。

信号H1对应于在不同时钟域中的信号H，此处的频率f1高于f。因此，由信号H传输的每个数字被信号H1连续地多次传输。在图4的示例中，每个数字重复三次。在实践中，重复的次数取决于电路102的频率和对应的电路104的频率。对于相同的信号，例如信号H1，某些数字可以重复不同于其他数字的次数。

因此，在没有错误的情况下，由H1传输的数字与先前数字之间的差等于0或等于C(这里，C等于1)。

信号H1t等于延迟了与时钟信号CLK1的周期相对应的时间T的信号H1。因此，在每次并且在没有错误时，由信号H1t传输的数字等于在时钟信号CLK1的前一周期期间由信号H1传输的数字。

信号D等于信号H1和H1t之间的差。因此，当没有错误时，即在数字257之前，信号D传输数字0和1。

在本示例中，当出现错误时，由H1传输的数字变为257。信号H1的数字257与信号H1t的先前数字(128)之间的差等于129。因此，信号D取值129。因此可以检测到错误。

已经描述了各种实施例和变型。本领域技术人员将理解，这些各种实施例和变型的某些特征可以组合，并且本领域技术人员将想到其他变型。特别地，电路106的其他实现方式是可能的。

最后，基于以上给出的功能指示，所描述的实施例和变型的实际实现方式在本领域技术人员的能力范围内。

Claims (16)

1.一种设备，包括：

第一电路，被配置为向至少一个第二电路发送包括由恒定值连续地分隔开的数字的信号，每个所述第二电路处于与所述第一电路的时钟域不同的时钟域中；以及

至少一个第三电路，被配置为确定由所述第二电路接收的信号的连续数字是否被所述恒定值分隔开，

其中所述信号被发送到在与所述第一电路的时钟域不同的每一个时钟域中的相应的第三电路。

2.根据权利要求1所述的设备，其中每个数字是二进制数。

3.根据权利要求2所述的设备，其中每个数字包括64位。

4.根据权利要求1所述的设备，其中所述第一电路和所述第三电路通过第四电路被耦接，所述第四电路被配置为将所述信号从所述第一电路的时钟域传输到所述第二电路的时钟域。

5.根据权利要求1所述的设备，其中所述至少一个第二电路包括在不同的时钟域中的至少两个第二电路。

6.根据权利要求1所述的设备，其中所述第一电路是时间戳电路。

7.根据权利要求1所述的设备，其中所述恒定值等于1。

8.根据权利要求1所述的设备，其中每个所述第三电路包括比较电路，所述比较电路被配置为将输入信号的数字与对应于延迟的输入信号的信号的数字进行比较。

9.根据权利要求8所述的设备，其中每个所述第三电路包括被耦接在所述第三电路的输入端与所述比较电路的输入端之间的延迟电路。

10.一种用于验证权利要求1所述的设备的方法，包括：

从所述第一电路向所述相应的第三电路传送至少一个预定数字；以及

将由所述相应的第三电路接收到的数字与所述预定数字进行比较。

11.根据权利要求10所述的方法，其中至少两个预定数字被传送，所述两个预定数字被选择，使得形成一数字的每个位在至少一个所述预定数字中等于0并且在至少另一个所述预定数字中等于1。

12.根据权利要求10所述的方法，还包括验证信号的值在预定的时间窗中改变。

13.一种用于验证设备的方法，其中所述设备包括：第一电路，所述第一电路被配置为向至少一个第二电路发送包括被恒定值连续地分隔开的数字的信号，每个所述第二电路处于与所述第一电路的时钟域不同的时钟域中；以及至少一个第三电路，所述第三电路被配置为确定由所述第二电路接收到的信号的连续数字是否被所述恒定值分隔开，其中所述信号被发送到在与所述第一电路的时钟域不同的每一个时钟域中的相应的第三电路，所述方法包括：

从所述第一电路向所述相应的第三电路传送至少一个预定数字；

由所述第三电路接收所述数字；

比较所接收到的数字和所述预定数字；以及

验证信号的值在预定的时间窗中改变。

14.根据权利要求13所述的方法，其中至少两个预定数字被传送，所述两个预定数字被选择，使得形成一数字的每个位在至少一个所述预定数字中等于0并且在至少另一个所述预定数字中等于1。

15.根据权利要求13所述的方法，其中每个数字是二进制数。

16.根据权利要求13所述的方法，其中所述恒定值等于1。

Images