CN111970835B - 一种差分过孔和制作差分过孔的方法、系统、设备及介质 - Google Patents
一种差分过孔和制作差分过孔的方法、系统、设备及介质 Download PDFInfo
- Publication number
- CN111970835B CN111970835B CN202010979372.9A CN202010979372A CN111970835B CN 111970835 B CN111970835 B CN 111970835B CN 202010979372 A CN202010979372 A CN 202010979372A CN 111970835 B CN111970835 B CN 111970835B
- Authority
- CN
- China
- Prior art keywords
- length
- via hole
- determining
- pcb
- center distance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 35
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 238000005553 drilling Methods 0.000 claims abstract description 43
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 29
- 229910052802 copper Inorganic materials 0.000 claims abstract description 29
- 239000010949 copper Substances 0.000 claims abstract description 29
- 239000011347 resin Substances 0.000 claims abstract description 28
- 229920005989 resin Polymers 0.000 claims abstract description 28
- 238000000151 deposition Methods 0.000 claims abstract description 22
- 230000008021 deposition Effects 0.000 claims abstract description 20
- 238000003860 storage Methods 0.000 claims abstract description 14
- 230000004044 response Effects 0.000 claims description 7
- 238000004590 computer program Methods 0.000 claims description 6
- 238000003780 insertion Methods 0.000 abstract description 6
- 230000037431 insertion Effects 0.000 abstract description 6
- 238000004088 simulation Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 238000013461 design Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 230000003071 parasitic effect Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种差分过孔以及制作差分过孔的方法、系统、设备和存储介质，方法包括：在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；对每个所述第一过孔均进行沉铜以在所述第一过孔的内壁上形成第一覆铜层，并在所述第一过孔中填满树脂；使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔；以及在所述第二过孔中进行沉铜以在所述第二过孔的内壁上形成第二覆铜层。本发明通过两次钻孔，并在通孔中填充树脂并形成多个覆铜层，大大减小了插入损耗和回波损耗，并且提高了阻抗连续性。
Description
技术领域
本发明涉及PCB领域，更具体地，特别是指一种差分过孔以及制作差分过孔的方法、系统、计算机设备及可读介质。
背景技术
在服务器产品设计中，高速信号的设计至关重要；而随着信号速率的不断提高，在服务器产品的研发中，高速信号链路的设计又变得尤为重要，而过孔优化又是高速信号链路的设计中很关键的一环，工程师需要通过优化过孔设计提高信号完整性。
在高速信号设计中，信号需要通过PCB(Printed Circuit Board，印刷电路板)上的过孔实现换层效果，现有的过孔处理工艺可以简化为：使用钻头在PCB上钻出一定尺寸和深度的孔，再将PCB采用化学沉铜的方式在孔内壁生成一层铜，达到电气连通的效果。传输差分信号的过孔称为差分过孔，通常由两个过孔组成，现有设计中的差分过孔结构如图1所示。
现有的工艺只是实现了过孔导通信号的作用；对于信号速率达到5Ghz或者脉冲上升时间小于2ns的信号，在经过差分过孔时产生的反射、串扰、时序失配等信号完整性问题会极大影响信号质量。而现有的过孔设计因为过孔自身的寄生电容、寄生电感和特性阻抗，导致信号完整性问题尤为严重。
发明内容
有鉴于此，本发明实施例的目的在于提出一种制作差分过孔的方法、系统、计算机设备及计算机可读存储介质，通过两次钻孔，并在通孔中填充树脂并形成多个覆铜层，能有效降低过孔寄生电感、寄生电容对信号的影响，且差分过孔的特性阻抗可控，能够明显降低信号在过孔处的反射，大大提高了信号完整性。
基于上述目的，本发明实施例的一方面提供了一种制作差分过孔的方法，包括如下步骤：在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；对每个所述第一过孔均进行沉铜以在所述第一过孔的内壁上形成第一覆铜层，并在所述第一过孔中填满树脂；使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔；以及在所述第二过孔中进行沉铜以在所述第二过孔的内壁上形成第二覆铜层。
在一些实施方式中，所述在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：获取所述PCB板的预留空间，并根据所述预留空间确定所述第一长度；判断所述PCB板的所述预留空间是否满足使所述第一长度大于预设最小值。
在一些实施方式中，所述使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔包括：根据所述第一长度确定所述第二长度。
在一些实施方式中，所述根据所述第一长度确定所述第二长度包括：基于下式确定所述第二长度
其中，Z表示预设阻抗，ε表示所述树脂的介电常数，b表示第一长度，a表示第二长度。
在一些实施方式中，在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：根据所述第一长度确定两个所述第一过孔的中心距。
在一些实施方式中，所述根据所述第一长度确定两个所述第一过孔的中心距包括：判断所述预留空间是否满足所述中心距与两倍的所述第一长度的差值大于阈值；以及响应于所述预留空间满足所述中心距与两倍的所述第一长度的差值大于阈值，确定所述中心距为所述阈值与两倍的所述第一长度之和。
本发明实施例的再一方面，还提供了一种差分过孔，其特征在于，包括：设置在PCB板上半径为第一长度的成对的第一过孔，在所述第一过孔的内壁上有第一覆铜层；与所述第一过孔具有相同圆心位置的第二过孔，所述第二过孔的半径为第二长度，所述第二长度小于所述第一长度，在所述第二过孔的内壁上有第二覆铜层，在所述第一过孔和所述第二过孔之间填满树脂。
本发明实施例的另一方面，还提供了一种制作差分过孔系统，包括：第一钻孔模块，配置用于在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；填充模块，配置用于对每个所述第一过孔均进行沉铜以在所述第一过孔的内壁上形成第一覆铜层，并在所述第一过孔中填满树脂；第二钻孔模块，配置用于使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔；以及沉铜模块，配置用于在所述第二过孔中进行沉铜以在所述第二过孔的内壁上形成第二覆铜层。
本发明实施例的又一方面，还提供了一种计算机设备，包括：至少一个处理器；以及存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现如上方法的步骤。
本发明实施例的再一方面，还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时实现如上方法步骤的计算机程序。
本发明具有以下有益技术效果：通过两次钻孔，并在通孔中填充树脂并形成多个覆铜层，能有效降低过孔寄生电感、寄生电容对信号的影响，且差分过孔的特性阻抗可控，能够明显降低信号在过孔处的反射，大大提高了信号完整性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的实施例。
图1为现有技术中的差分过孔的截面图；
图2为本发明提供的制作差分过孔的方法的实施例的示意图；
图3为根据本发明实施例制作的差分过孔的截面图；
图4为高速信号过孔仿真的插入损耗曲线示意图；
图5为高速信号过孔仿真的回波损耗曲线示意图；
图6为高速信号过孔仿真后的时域反射示意图；
图7为本发明提供的制作差分过孔的计算机设备的实施例的硬件结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明实施例进一步详细说明。
需要说明的是，本发明实施例中所有使用“第一”和“第二”的表述均是为了区分两个相同名称非相同的实体或者非相同的参量，可见“第一”“第二”仅为了表述的方便，不应理解为对本发明实施例的限定，后续实施例对此不再一一说明。
基于上述目的，本发明实施例的第一个方面，提出了一种制作差分过孔的方法的实施例。图2示出的是本发明提供的制作差分过孔的方法的实施例的示意图。如图2所示，本发明实施例包括如下步骤：
S1、在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；
S2、对每个第一过孔均进行沉铜以在第一过孔的内壁上形成第一覆铜层，并在第一过孔中填满树脂；
S3、使用钻头在第一过孔的圆心位置将树脂钻出半径为第二长度的第二过孔；以及
S4、在第二过孔中进行沉铜以在第二过孔的内壁上形成第二覆铜层。
在PCB板上使用钻头钻出一对半径为第一长度的第一过孔。
在一些实施方式中，所述在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：获取所述PCB板的预留空间，并根据所述预留空间确定所述第一长度。可以根据PCB板的预留空间确定第一长度，例如，如果PCB板的预留空间为矩形，长为50mil，宽为20mil，那么设置第一长度就需要小于或者等于10mil。
在一些实施方式中，所述在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：判断所述PCB板的所述预留空间是否满足所述第一长度大于预设最小值。如果第一长度小于或者等于预设最小值，则可能不能很好地实现第二通孔的钻孔，因此，需要判断预留空间是否满足第一长度大于预设最小值。例如，预设最小值为6mil，判断预留空间是否能够容纳两个单独的半径为6mil的圆形。在某些情况下，两个第一过孔可以交叉，因此，需要判断预留空间是否能够容纳两个交叉的半径为6mil的圆形。
在一些实施方式中，在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：根据所述第一长度确定两个所述第一过孔的中心距。可以根据第一长度和预留空间的大小来确定两个第一过孔的中心距。中心距最小为2mil，如果中心距小于此值则表示预留空间不适合设置差分过孔。
在一些实施方式中，所述根据所述第一长度确定两个所述第一过孔的中心距包括：判断所述预留空间是否允许所述中心距与两倍的所述第一长度的差值超过阈值；以及响应于所述预留空间允许所述中心距与两倍的所述第一长度的差值超过阈值，确定所述中心距为两倍的所述第一长度与所述阈值之和。例如，阈值可以是0.4倍的第一长度，例如，第一长度为25mil，则阈值可以是10mil，判断预留空间是否允许中心距与两倍的第一长度的差值超过阈值，也即是判断是否允许中心距大于60mil，如果允许中心距大于60mil，则确定中心距为60mil，如果不允许中心距大于60mil，则确定中心距为当前允许的最大值。
对每个第一过孔均进行沉铜以在第一过孔的内壁上形成第一覆铜层，并在第一过孔中填满树脂。在第一过孔中进行化学沉铜以在第一过孔的内壁上形成第一覆铜层，第一覆铜层的厚度可以是2mil，然后在形成第一覆铜层的第一过孔中填满树脂。在其他的实施例中，树脂也可以换成是其他的填充物。
使用钻头在第一过孔的圆心位置将树脂钻出半径为第二长度的第二过孔。
在一些实施方式中，所述使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔包括：根据所述第一长度确定所述第二长度。
在一些实施方式中，所述根据所述第一长度确定所述第二长度包括：基于下式确定所述第二长度
其中，Z表示预设阻抗，ε表示所述树脂的介电常数，b表示第一长度，a表示第二长度。例如，如果预设阻抗Z为50ohm，树脂的介电常数ε已知，则可以根据第一长度b确定第二长度a的大小。
在第二过孔中进行沉铜以在第二过孔的内壁上形成第二覆铜层。在形成第二过孔后可以再次进行化学沉铜，以在第二过孔的内壁上形成第二覆铜层。
在确定了中心距、第一长度和第二长度后，可以通过建模仿真分析以提高准确性。一般来说仿真过程中可以设置第一长度、第二长度和中心距参数在一定变化范围内，通过软件分析得到一组最优值，再将该最优值应用到实际工程设计中。
需要特别指出的是，上述制作差分过孔的方法的各个实施例中的各个步骤均可以相互交叉、替换、增加、删减，因此，这些合理的排列组合变换之于制作差分过孔的方法也应当属于本发明的保护范围，并且不应将本发明的保护范围局限在实施例之上。
基于上述目的，本发明实施例的第二个方面，提出了一种差分过孔，包括：设置在PCB板上半径为第一长度的成对的第一过孔，在所述第一过孔的内壁上有第一覆铜层；与所述第一过孔具有相同圆心位置的第二过孔，所述第二过孔的半径为第二长度，所述第二长度小于所述第一长度，在所述第二过孔的内壁上有第二覆铜层，在所述第一过孔和所述第二过孔之间填满树脂。
图3为差分过孔的截面图。如图3所示，PCB板上包括两个第一过孔，在每个第一过孔内部均包括一个第二过孔，第一过孔的内壁上有第一覆铜层1，第二过孔的内壁上有第二覆铜层2，第一覆铜层1和第二覆铜层2之间填满了树脂。
将第一长度设置为25mil，将第二长度设置为6mil，将中心距设置为60mil进行仿真：对PCB进行3D建模，分析差分过孔的特性参数，具体查看时域反射和损耗参数。
仿真结果如图4-6所示，图4为高速信号过孔仿真的插入损耗曲线示意图。如图4所示，横坐标表示频率(GHz)，纵坐标表示插入损耗(dB)，随着频率的增加插入损耗越来越小，插入损耗在8Ghz下仅为0.01dB，图中示出的点为(8，-0.0878)。图5为高速信号过孔仿真的回波损耗曲线示意图。如图5所示，横坐标表示频率(GHz)，纵坐标表示回波损耗(dB)，回波损耗在8Ghz内维持在-25dB以下，性能良好。图6为高速信号过孔仿真后的时域反射示意图。如图6所示，特性阻抗为85ohm的传输线在过孔处的阻抗突变，其变化范围在84.7-88.3ohm，满足公差要求，阻抗连续性表现良好，有利于信号质量的提高。
基于上述目的，本发明实施例的第三个方面，提出了一种制作差分过孔的系统，包括：第一钻孔模块，配置用于在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；填充模块，配置用于对每个所述第一过孔均进行沉铜以在所述第一过孔的内壁上形成第一覆铜层，并在所述第一过孔中填满树脂；第二钻孔模块，配置用于使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔；以及沉铜模块，配置用于在所述第二过孔中进行沉铜以在所述第二过孔的内壁上形成第二覆铜层。
在一些实施方式中，所述第一钻孔模块配置用于：获取所述PCB板的预留空间，并根据所述预留空间确定所述第一长度；判断所述PCB板的所述预留空间是否满足使所述第一长度大于预设最小值。
在一些实施方式中，所述第二钻孔模块配置用于：根据所述第一长度确定所述第二长度。
在一些实施方式中，所述第二钻孔模块配置用于：基于下式确定所述第二长度
其中，Z表示预设阻抗，ε表示所述树脂的介电常数，b表示第一长度，a表示第二长度。
在一些实施方式中，所述第一钻孔模块配置用于：根据所述第一长度确定两个所述第一过孔的中心距。
在一些实施方式中，所述第一钻孔模块配置用于：判断所述预留空间是否满足所述中心距与两倍的所述第一长度的差值大于阈值；以及响应于所述预留空间满足所述中心距与两倍的所述第一长度的差值大于阈值，确定所述中心距为所述阈值与两倍的所述第一长度之和。
基于上述目的，本发明实施例的第三个方面，提出了一种计算机设备，包括：至少一个处理器；以及存储器，存储器存储有可在处理器上运行的计算机指令，指令由处理器执行以实现如下步骤：S1、在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；S2、对每个第一过孔均进行沉铜以在第一过孔的内壁上形成第一覆铜层，并在第一过孔中填满树脂；S3、使用钻头在第一过孔的圆心位置将树脂钻出半径为第二长度的第二过孔；以及S4、在第二过孔中进行沉铜以在第二过孔的内壁上形成第二覆铜层。
在一些实施方式中，所述在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：获取所述PCB板的预留空间，并根据所述预留空间确定所述第一长度；判断所述PCB板的所述预留空间是否满足使所述第一长度大于预设最小值。
在一些实施方式中，所述使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔包括：根据所述第一长度确定所述第二长度。
在一些实施方式中，所述根据所述第一长度确定所述第二长度包括：基于下式确定所述第二长度
其中，Z表示预设阻抗，ε表示所述树脂的介电常数，b表示第一长度，a表示第二长度。
在一些实施方式中，在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：根据所述第一长度确定两个所述第一过孔的中心距。
在一些实施方式中，所述根据所述第一长度确定两个所述第一过孔的中心距包括：判断所述预留空间是否满足所述中心距与两倍的所述第一长度的差值大于阈值；以及响应于所述预留空间满足所述中心距与两倍的所述第一长度的差值大于阈值，确定所述中心距为所述阈值与两倍的所述第一长度之和。
如图7所示，为本发明提供的上述制作差分过孔的计算机设备的一个实施例的硬件结构示意图。
以如图7所示的装置为例，在该装置中包括一个处理器301以及一个存储器302，并还可以包括：输入装置303和输出装置304。
处理器301、存储器302、输入装置303和输出装置304可以通过总线或者其他方式连接，图7中以通过总线连接为例。
存储器302作为一种非易失性计算机可读存储介质，可用于存储非易失性软件程序、非易失性计算机可执行程序以及模块，如本申请实施例中的制作差分过孔的方法对应的程序指令/模块。处理器301通过运行存储在存储器302中的非易失性软件程序、指令以及模块，从而执行服务器的各种功能应用以及数据处理，即实现上述方法实施例的制作差分过孔的方法。
存储器302可以包括存储程序区和存储数据区，其中，存储程序区可存储操作系统、至少一个功能所需要的应用程序；存储数据区可存储根据制作差分过孔的方法的使用所创建的数据等。此外，存储器302可以包括高速随机存取存储器，还可以包括非易失性存储器，例如至少一个磁盘存储器件、闪存器件、或其他非易失性固态存储器件。在一些实施例中，存储器302可选包括相对于处理器301远程设置的存储器，这些远程存储器可以通过网络连接至本地模块。上述网络的实例包括但不限于互联网、企业内部网、局域网、移动通信网及其组合。
输入装置303可接收输入的用户名和密码等信息。输出装置304可包括显示屏等显示设备。
一个或者多个制作差分过孔的方法对应的程序指令/模块存储在存储器302中，当被处理器301执行时，执行上述任意方法实施例中的制作差分过孔的方法。
执行上述制作差分过孔的方法的计算机设备的任何一个实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
本发明还提供了一种计算机可读存储介质，计算机可读存储介质存储有被处理器执行时执行如上方法的计算机程序。
最后需要说明的是，本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，可以通过计算机程序来指令相关硬件来完成，制作差分过孔的方法的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，程序的存储介质可为磁碟、光盘、只读存储记忆体(ROM)或随机存储记忆体(RAM)等。上述计算机程序的实施例，可以达到与之对应的前述任意方法实施例相同或者相类似的效果。
以上是本发明公开的示例性实施例，但是应当注意，在不背离权利要求限定的本发明实施例公开的范围的前提下，可以进行多种改变和修改。根据这里描述的公开实施例的方法权利要求的功能、步骤和/或动作不需以任何特定顺序执行。此外，尽管本发明实施例公开的元素可以以个体形式描述或要求，但除非明确限制为单数，也可以理解为多个。
应当理解的是，在本文中使用的，除非上下文清楚地支持例外情况，单数形式“一个”旨在也包括复数形式。还应当理解的是，在本文中使用的“和/或”是指包括一个或者一个以上相关联地列出的项目的任意和所有可能组合。
上述本发明实施例公开实施例序号仅仅为了描述，不代表实施例的优劣。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。
所属领域的普通技术人员应当理解：以上任何实施例的讨论仅为示例性的，并非旨在暗示本发明实施例公开的范围(包括权利要求)被限于这些例子；在本发明实施例的思路下，以上实施例或者不同实施例中的技术特征之间也可以进行组合，并存在如上的本发明实施例的不同方面的许多其它变化，为了简明它们没有在细节中提供。因此，凡在本发明实施例的精神和原则之内，所做的任何省略、修改、等同替换、改进等，均应包含在本发明实施例的保护范围之内。
Claims (7)
1.一种制作差分过孔的方法，其特征在于，包括以下步骤：
在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；
对每个所述第一过孔均进行沉铜以在所述第一过孔的内壁上形成第一覆铜层，并在所述第一过孔中填满树脂；
使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔；以及
在所述第二过孔中进行沉铜以在所述第二过孔的内壁上形成第二覆铜层，
其中所述在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：
获取所述PCB板的预留空间，并根据所述预留空间确定所述第一长度；
判断所述PCB板的所述预留空间是否满足使所述第一长度大于预设最小值；
根据所述第一长度确定两个所述第一过孔的中心距，
并且其中所述根据所述第一长度确定两个所述第一过孔的中心距包括：
判断所述预留空间是否满足所述中心距与两倍的所述第一长度的差值大于阈值；以及
响应于所述预留空间满足所述中心距与两倍的所述第一长度的差值大于阈值，确定所述中心距为所述阈值与两倍的所述第一长度之和。
2.根据权利要求1所述的方法，其特征在于，所述使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔包括：
根据所述第一长度确定所述第二长度。
3.根据权利要求2所述的方法，其特征在于，所述根据所述第一长度确定所述第二长度包括：
基于下式确定所述第二长度
其中，Z表示预设阻抗，ε表示所述树脂的介电常数，b表示第一长度，a表示第二长度。
4.一种差分过孔，其特征在于，包括：
设置在PCB板上半径为第一长度的成对的第一过孔，在所述第一过孔的内壁上有第一覆铜层；
与所述第一过孔具有相同圆心位置的第二过孔，所述第二过孔的半径为第二长度，所述第二长度小于所述第一长度，在所述第二过孔的内壁上有第二覆铜层，在所述第一过孔和所述第二过孔之间填满树脂，
其中所述成对的第一过孔在PCB板上通过以下方式进行设置：
获取所述PCB板的预留空间，并根据所述预留空间确定所述第一长度；
判断所述PCB板的所述预留空间是否满足使所述第一长度大于预设最小值；
根据所述第一长度确定两个所述第一过孔的中心距，
并且其中所述根据所述第一长度确定两个所述第一过孔的中心距包括：
判断所述预留空间是否满足所述中心距与两倍的所述第一长度的差值大于阈值；以及
响应于所述预留空间满足所述中心距与两倍的所述第一长度的差值大于阈值，确定所述中心距为所述阈值与两倍的所述第一长度之和。
5.一种制作差分过孔的系统，其特征在于，包括：
第一钻孔模块，配置用于在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔；
填充模块，配置用于对每个所述第一过孔均进行沉铜以在所述第一过孔的内壁上形成第一覆铜层，并在所述第一过孔中填满树脂；
第二钻孔模块，配置用于使用钻头在所述第一过孔的圆心位置将所述树脂钻出半径为第二长度的第二过孔；以及
沉铜模块，配置用于在所述第二过孔中进行沉铜以在所述第二过孔的内壁上形成第二覆铜层，
其中所述在PCB板上使用钻头钻出半径为第一长度的成对的第一过孔包括：
获取所述PCB板的预留空间，并根据所述预留空间确定所述第一长度；
判断所述PCB板的所述预留空间是否满足使所述第一长度大于预设最小值；
根据所述第一长度确定两个所述第一过孔的中心距，
并且其中所述根据所述第一长度确定两个所述第一过孔的中心距包括：
判断所述预留空间是否满足所述中心距与两倍的所述第一长度的差值大于阈值；以及
响应于所述预留空间满足所述中心距与两倍的所述第一长度的差值大于阈值，确定所述中心距为所述阈值与两倍的所述第一长度之和。
6.一种计算机设备，其特征在于，包括：
至少一个处理器；以及
存储器，所述存储器存储有可在所述处理器上运行的计算机指令，所述指令由所述处理器执行时实现权利要求1-3任意一项所述方法的步骤。
7.一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-3任意一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010979372.9A CN111970835B (zh) | 2020-09-17 | 2020-09-17 | 一种差分过孔和制作差分过孔的方法、系统、设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010979372.9A CN111970835B (zh) | 2020-09-17 | 2020-09-17 | 一种差分过孔和制作差分过孔的方法、系统、设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111970835A CN111970835A (zh) | 2020-11-20 |
| CN111970835B true CN111970835B (zh) | 2021-12-24 |
Family
ID=73391731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010979372.9A Active CN111970835B (zh) | 2020-09-17 | 2020-09-17 | 一种差分过孔和制作差分过孔的方法、系统、设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111970835B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113128170B (zh) * | 2021-04-07 | 2023-02-28 | 山东英信计算机技术有限公司 | 一种有效补偿容性突变的过孔结构实现方法及装置 |
| CN113993281B (zh) * | 2021-09-24 | 2023-08-22 | 苏州浪潮智能科技有限公司 | 一种pcb差分过孔设计方法及pcb设计方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100326716A1 (en) * | 2009-06-26 | 2010-12-30 | Zhichao Zhang | Core via for chip package and interconnect |
| CN103179782B (zh) * | 2013-02-21 | 2016-04-13 | 广州兴森快捷电路科技有限公司 | 阻抗受控、低损耗的单端过孔结构 |
| TWI576026B (zh) * | 2015-07-17 | 2017-03-21 | 財團法人工業技術研究院 | 電路結構 |
| US9807867B2 (en) * | 2016-02-04 | 2017-10-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structure and method of manufacturing the same |
-
2020
- 2020-09-17 CN CN202010979372.9A patent/CN111970835B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN111970835A (zh) | 2020-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7999192B2 (en) | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards | |
| CN111970835B (zh) | 一种差分过孔和制作差分过孔的方法、系统、设备及介质 | |
| KR100651414B1 (ko) | 동축 비아홀을 구비한 인쇄회로기판 | |
| JP4312754B2 (ja) | インピーダンス整合のための構成要素 | |
| CN101341806B (zh) | 改进印刷电路板信号层过渡的设备和方法 | |
| US10201085B2 (en) | Methods of forming blind vias for printed circuit boards | |
| CN102083277B (zh) | 印刷电路板及其布线方法 | |
| CN105226360A (zh) | 基片集成同轴波导互连阵列结构 | |
| EP3866571A1 (en) | Circuit board, device and method for forming via hole structure | |
| Seo et al. | Enhancement of differential signal integrity by employing a novel face via structure | |
| CN115510801A (zh) | 一种数据传输系统、方法、装置及存储介质 | |
| US20150014044A1 (en) | High speed via | |
| Choi et al. | Signal integrity analysis of silicon/glass/organic interposers for 2.5 D/3D interconnects | |
| CN110728108A (zh) | 一种超高速SerDes电路系统参数配置方法 | |
| de Paulis et al. | Validation and performance evaluation of high speed connector model for channel design at 56 Gbps and above | |
| CN105517372A (zh) | 同轴单端过孔的制作方法以及阻抗的计算方法 | |
| CN115442984A (zh) | 印制电路板的过孔间距确定方法、检测方法、印制电路板 | |
| Wu et al. | High Speed Muti-board Signal Integrity Simulation and Implementation | |
| CN107949151B (zh) | 一种高频混压背板制作方法 | |
| Kumar et al. | Impact of via stub position on high speed serial links | |
| Degerstrom et al. | Plated-Through-Hole Via Design Specifications for 112G Serial Links | |
| CN104797078A (zh) | 一种返回路径不连续情况下降低阻抗失配程度的方法 | |
| Ouyang et al. | Optimizing the Placement of Non-Functional Pads on Signal Vias Using Multiple Reflection Analysis | |
| Chada et al. | Crosstalk Impact of Periodic-Coupled Routing on Eye Opening of High-Speed Links in PCBs | |
| US20240098882A1 (en) | Microstrip crosstalk reduction |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |