CN111968920A - 导线架及其制造方法 - Google Patents

导线架及其制造方法 Download PDF

Info

Publication number
CN111968920A
CN111968920A CN202010896883.4A CN202010896883A CN111968920A CN 111968920 A CN111968920 A CN 111968920A CN 202010896883 A CN202010896883 A CN 202010896883A CN 111968920 A CN111968920 A CN 111968920A
Authority
CN
China
Prior art keywords
etching
lead frame
manufacturing
metal substrate
etching groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010896883.4A
Other languages
English (en)
Inventor
陈彧
杨皓宇
洪国展
陈锦庆
张智鸿
袁瑞鸿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Lightning Optoelectronic Co ltd
Original Assignee
Fujian Lightning Optoelectronic Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Lightning Optoelectronic Co ltd filed Critical Fujian Lightning Optoelectronic Co ltd
Priority to CN202010896883.4A priority Critical patent/CN111968920A/zh
Publication of CN111968920A publication Critical patent/CN111968920A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads

Abstract

本发明揭露一种导线架及其制造方法，该方法包括对金属基板的第一表面进行第一次蚀刻形成第一蚀刻凹槽，以及贯穿第一表面的边缘形成贯通的定位孔，将第一绝缘材料填充于第一蚀刻凹槽，翻转金属基板，透过定位孔定位金属基板的位置，后续对金属基板的第二表面进行第二次蚀刻形成连通至第一蚀刻凹槽的第二蚀刻凹槽，最后做表面电镀处理。借此，本发明的导线架及其制造方法，借由二次蚀刻技术，在湿式蚀刻的等向性特性下，可缩小蚀穿间距，以缩小整体尺寸，且做到四面皆无金属引脚的设计，减少因金属引脚露出导致气密性降低、短路的问题。

Description

导线架及其制造方法
技术领域
本发明涉及半导体制造工艺领域，尤其涉及一种导线架及其制造方法。
背景技术
在半导体制造工艺领域中，导线架(也称引线框架)作为集成电路的芯片载体，是一种借助于键合材料(金丝、铝丝、铜丝等)实现芯片内部电路引出端与外引线的电气连接，形成电气回路的关键结构件，它起到了和外部导线连接的桥梁作用，绝大部分的半导体集成块中都需要使用导线架，是电子信息产业中重要的基础元件。
现有的导线架制造方法为使用冲压工艺或蚀刻工艺将金属基板加工成目标预设的形状，再对其直接做表面电镀处理、或是先完成封装再对表面做后电镀处理。
若是导线架是以冲压工艺方式加工成型，则无法做出如同蚀刻加工方式的较复杂设计，因此在封装排列的密度上，冲压形式的导线架无法和蚀刻形式的导线架一样密集，也就是说，不适用于较密集的小间距产品。
若是导线架是以蚀刻工艺方式加工成型，因为其正背面同时泡蚀刻液进行蚀刻，湿式蚀刻的等向性特性使得蚀穿的间距过大，芯片之间的间距会存在局限；此外，该种导线架的四面会存在外露的金属引脚以致增加渗透路径，降低整体气密性，存在短路风险。
因此，本发明的主要目的在于提供一种导线架及其制造方法，以解决上述问题。
发明内容
本发明之目的在于提供一种导线架及其制造方法，借由二次蚀刻技术，在湿式蚀刻的等向性特性下，可缩小蚀穿间距，以缩小整体尺寸。
为达所述优点至少其中之一或其他优点，本发明的一实施例提出一种导线架的制造方法，包括下列步骤：
步骤一，对金属基板的第一表面进行第一次蚀刻形成第一蚀刻凹槽，以及贯穿第一表面的边缘形成定位孔；步骤二，将第一绝缘材料填充于第一蚀刻凹槽；步骤三，翻转金属基板，透过定位孔定位金属基板的位置，后续对金属基板的与第一表面相对的第二表面进行第二次蚀刻形成第二蚀刻凹槽；步骤四，做表面电镀处理；其中，第一蚀刻凹槽连通第二蚀刻凹槽，定位孔是贯穿第一表面和第二表面。
在一些实施例中，第一蚀刻凹槽的厚度范围介于金属基板的厚度的55％至90％之间。
在一些实施例中，第一绝缘材料不会凸出于金属基板的第一表面，以保持表面平整，便于安装。
在一些实施例中，第一绝缘材料填满第一蚀刻凹槽。
在一些实施例中，所述步骤三与所述步骤四之间还可包括以下步骤：将芯片固定于第二表面未被蚀刻处。
进一步地，在将芯片固定于第二表面未被蚀刻处的步骤后，还可包括以下步骤：将第二绝缘材料填充于第二蚀刻凹槽形成凸出于第二表面的封装体，其中，封装体用于包覆第二表面和芯片，以完成整体封装，避免芯片因受外力碰撞而损坏，或是受外界环境干扰影响性能。
进一步地，所述步骤四是对第一表面与第二表面未被封装体包覆的区域做表面电镀处理。
在一些实施例中，所述步骤四是对第一表面和第二表面做表面电镀处理。
在一些实施例中，所述步骤四之后还可包括下列步骤：将芯片固定于电镀处理完成的第二表面未被蚀刻处。
为达所述优点至少其中之一或其他优点，本发明的又一实施例进一步提出一种导线架，所述导线架采用上述中任一项所述的导线架的制造方法制造形成。
因此，利用本发明所提供一种导线架及其制造方法，借由二次蚀刻技术，在湿式蚀刻的等向性特性下，可缩小第二蚀刻凹槽的蚀穿间距，以缩小整体尺寸。此外，借由定位孔定位金属基板，便于第二次蚀刻，且方便于后续与其它元件组合，提升整体良率。再者，因为是先第一次蚀刻，再填入绝缘材料，再第二次蚀刻，所以导线架可以做到四面皆无金属引脚的设计，减少因金属引脚露出导致气密性降低、短路的问题。
上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂，以下列举较佳实施例，并配合附图,详细说明如下。
附图说明
所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，并非用于限定本发明的实施方式仅限于此，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图衍生而获得其他的附图。所述附图包括：
图1是本发明导线架的制造方法的流程示意图；
图2是本发明导线架一实施例的剖面示意图；以及
图3是本发明导线架又一实施例的剖面示意图。
附图标注：10、10’-导线架；12-金属基板；124-第一表面；122-第二表面；14-绝缘层；16-封装体；18-第一蚀刻凹槽；20-第二蚀刻凹槽；22-定位孔。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“垂直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或组件必须具有特定的方位、或以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，皆为“至少包含”的意思。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸的连接，或一体成型的连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个组件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
请参阅图1，图1是本发明导线架的制造方法的流程示意图。为达所述优点至少其中之一或其他优点，本发明的一实施例提出一种导线架的制造方法。如图1所示，导线架的制造方法包括下列步骤：
S100：对金属基板的第一表面进行第一次蚀刻形成第一蚀刻凹槽，以及贯穿第一表面的边缘形成定位孔；
S200：将第一绝缘材料填充于第一蚀刻凹槽；
S300：翻转金属基板，透过定位孔定位金属基板的位置，后续对金属基板的与第一表面相对的第二表面进行第二次蚀刻形成第二蚀刻凹槽；
S400：做表面电镀处理。
进一步说明，步骤S100中形成的定位孔是贯穿第一表面和第二表面，且是有选择性的贯穿第一表面的部分边缘。本案可通过使用光线穿透定位孔、物体穿透定位孔等方式定位金属基板，便于第二次蚀刻操作，且方便于金属基板后续与其它元件组合，例如，通过定位孔确定好方位与角度后，再将芯片固定于金属基板上，提升整体良率。步骤S100中形成的第一蚀刻凹槽的厚度范围介于金属基板的厚度的55％至90％。
步骤S200中，第一绝缘材料是填满于第一蚀刻凹槽内，提升整体结构强度。并且，第一绝缘材料不会凸出于金属基板的第一表面，以保持第一表面平整，方便后续做电镀处理。当第一绝缘材料凸出于第一表面时，可使用电解除胶、化学除胶、磨刷、抛平机等方式将凸出部分去除，使得第一表面和第一绝缘材料维持相同高度。
步骤S300中形成的第二蚀刻凹槽是连通至第一蚀刻凹槽，露出第一绝缘材料，也就是说，第二蚀刻凹槽的厚度范围介于金属基板的厚度的10％至45％。
在步骤S300与S400间还可选择性地包括以下步骤：将芯片固定于第二表面未被蚀刻处。基于此步骤，可选地，将第二绝缘材料填充于第二蚀刻凹槽形成凸出于第二表面的封装体，该封装体用于包覆第二表面和芯片，以完成结构封装，避免芯片因受外力碰撞而损坏，或是受外界干扰影响性能等。后续，步骤S400中是对第一表面与第二表面未被封装体包覆的区域做表面电镀处理。
此外，在一实施例中，步骤S400是对第一表面和第二表面做表面电镀处理。后续，再将芯片固定于电镀处理完成的第二表面未被蚀刻处。电镀处理可依据实际需求，选择电镀银、镍银、镍金、镍钯金等。定位孔是以物理击穿、化学蚀穿等方式形成。
在本实施例中，第一次蚀刻与第二次蚀刻皆是采用湿蚀刻的方式，由于湿蚀刻的等向性特性，在第一次蚀刻的深度较深，第二次蚀刻的深度较薄的情况下，会使得第二蚀刻凹槽的蚀穿宽度变小，换言之，第二蚀刻凹槽的最小蚀穿间距就能更小，便于芯片的摆放，有利于做出更小尺寸的导线架。
请参阅图2，图2是本发明导线架10一实施例的剖面示意图。为达所述优点至少其中之一或其他优点，本发明的又一实施例进一步提出一种导线架10。该导线架10是依据前述实施例中的导线架10的制造方法制造而成。如图2所示，导线架10包括金属基板12、绝缘层14和封装体16。进一步看，金属基板12具有相对的第一表面124和第二表面122，在本实施例中，第一表面124和第二表面122分别对应金属基板12的下表面和上表面。
金属基板12于第一表面124进行第一次蚀刻形成第一蚀刻凹槽18，金属基板12于第二表面122进行第二次蚀刻形成第二蚀刻凹槽20，第一蚀刻凹槽18连通第二蚀刻凹槽20，且第一蚀刻凹槽18的深度与宽度分别大于第二蚀刻凹槽20的深度与宽度。
金属基板12的边缘具有贯穿第一表面124和第二表面122的定位孔22，定位孔22用于定位金属基板12，利于制程。
绝缘层14填满于第一蚀刻凹槽18，且是以前述实施例中的第一绝缘材料制成。封装体16设置于第二蚀刻凹槽20，且凸出于第二表面122，包覆第二表面122，完成封装。封装体16是以绝缘材料制成。
此外，芯片(图未示)是设置于第二表面122未被蚀刻处，亦即，位于第二蚀刻凹槽20的一侧。芯片亦被封装体16所包覆封装。第一表面124与第二表面122皆以电镀方式进行处理。
进一步说明，第一蚀刻凹槽18的深度与宽度分别大于第二蚀刻凹槽20的深度与宽度，第二次蚀刻的蚀穿间距也就小于第一次蚀刻的蚀穿间距，又因芯片设置于第二表面122，在第二蚀刻凹槽20的宽度变小的情况下，芯片间的间距亦会变小，进而缩小整体导线架10的尺寸。
请参阅图3，图3是本发明导线架10’又一实施例的剖面示意图。本实施例中的导线架10’相较于图2中的导线架10而言，无需使用封装体16填充第二蚀刻凹槽20，是直接于第一表面124和第二表面122做电镀处理，可直接做封装使用。后续再将芯片固定于第二表面122未被蚀刻处。
补充说明的是，前述各绝缘材料可以是PCT(又称聚对苯二甲酸1,4-环己烷二甲醇酯)、PPA(又称聚邻苯二甲酰胺)、LCP(又称液晶高分子)、UP(又称不饱和聚酯)或EMC(又称环氧树脂模塑料、或环氧塑封料)、SMC复合材料等。封装体16可以是采用转注成型、射出成型或黏贴塑盖的方式，做出可以反射、乘载的封装型式。
综上所述，利用本发明所提供一种导线架10、10’及其制造方法，借由二次蚀刻技术，在湿式蚀刻的等向性特性下，可缩小第二蚀刻凹槽20的蚀穿间距，以缩小整体尺寸。此外，借由定位孔22定位金属基板12，便于第二次蚀刻操作，且方便于后续与其它元件组合，提升整体良率。再者，因为是先第一次蚀刻，再填入第一绝缘材料，后续再第二次蚀刻，所以导线架10、10’可以做到四面皆无金属引脚的设计，减少因金属引脚露出导致气密性降低、短路的问题。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内，当可利用上述揭示的方法及技术内容作出些许的更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。

Claims (10)

1.一种导线架的制造方法，其特征在于，所述导线架的制造方法包括下列步骤：
步骤一，对金属基板的第一表面进行第一次蚀刻形成第一蚀刻凹槽，以及贯穿所述第一表面的边缘形成定位孔；
步骤二，将第一绝缘材料填充于所述第一蚀刻凹槽；
步骤三，翻转所述金属基板，透过所述定位孔定位所述金属基板的位置，后续对所述金属基板的与所述第一表面相对的第二表面进行第二次蚀刻形成第二蚀刻凹槽；以及
步骤四，做表面电镀处理；
其中，所述第一蚀刻凹槽连通所述第二蚀刻凹槽，所述定位孔是贯穿所述第一表面和所述第二表面。
2.如权利要求1所述的导线架的制造方法，其特征在于，所述第一蚀刻凹槽的厚度范围介于所述金属基板的厚度的55％至90％。
3.如权利要求1所述的导线架的制造方法，其特征在于，所述第一绝缘材料不会凸出于所述金属基板的所述第一表面。
4.如权利要求1所述的导线架的制造方法，其特征在于，所述第一绝缘材料填满所述第一蚀刻凹槽。
5.如权利要求1所述的导线架的制造方法，其特征在于，所述步骤三与所述步骤四之间更包括以下步骤：将芯片固定于所述第二表面未被蚀刻处。
6.如权利要求5所述的导线架的制造方法，其特征在于，在将所述芯片固定于所述第二表面未被蚀刻处的步骤后，进一步包括以下步骤：将第二绝缘材料填充于所述第二蚀刻凹槽形成凸出于所述第二表面的封装体，其中，所述封装体用于包覆所述第二表面和所述芯片。
7.如权利要求6所述的导线架的制造方法，其特征在于，所述步骤四是对所述第一表面与所述第二表面未被所述封装体包覆的区域做表面电镀处理。
8.如权利要求1所述的导线架的制造方法，其特征在于，所述步骤四是对所述第一表面和所述第二表面做表面电镀处理。
9.如权利要求8所述的导线架的制造方法，其特征在于，所述步骤四之后进一步包括下列步骤：将芯片固定于电镀处理完成的所述第二表面未被蚀刻处。
10.一种导线架，其特征在于，所述导线架采用权利要求1至9中任一项所述的导线架的制造方法制造形成。
CN202010896883.4A 2020-08-31 2020-08-31 导线架及其制造方法 Pending CN111968920A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010896883.4A CN111968920A (zh) 2020-08-31 2020-08-31 导线架及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010896883.4A CN111968920A (zh) 2020-08-31 2020-08-31 导线架及其制造方法

Publications (1)

Publication Number Publication Date
CN111968920A true CN111968920A (zh) 2020-11-20

Family

ID=73400112

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010896883.4A Pending CN111968920A (zh) 2020-08-31 2020-08-31 导线架及其制造方法

Country Status (1)

Country Link
CN (1) CN111968920A (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097900A (zh) * 2006-06-26 2008-01-02 张仪玲 导线架及其制造方法
CN102036486A (zh) * 2010-10-25 2011-04-27 福州瑞华印制线路板有限公司 一种假双面板制作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101097900A (zh) * 2006-06-26 2008-01-02 张仪玲 导线架及其制造方法
CN102036486A (zh) * 2010-10-25 2011-04-27 福州瑞华印制线路板有限公司 一种假双面板制作方法

Similar Documents

Publication Publication Date Title
US7193329B2 (en) Semiconductor device
US6777789B1 (en) Mounting for a package containing a chip
KR0139700B1 (ko) 반도체장치, 리드프레임 및 반도체장치의 제조방법
US5736780A (en) Semiconductor device having circuit pattern along outer periphery of sealing resin and related processes
KR100281830B1 (ko) 열적개량된플립칩패키지및그제조방법
KR20080108908A (ko) 반도체 장치, 그 제조 방법 및 반도체 장치 제품
CN105826209B (zh) 一种封装结构及其制造方法
EP1984949A2 (en) A sip module with a single sided lid
KR101007595B1 (ko) 리드 프레임, 그 제조방법, 이를 이용한 반도체 장치 및그 제조방법
US6967395B1 (en) Mounting for a package containing a chip
US11862600B2 (en) Method of forming a chip package and chip package
KR20020018145A (ko) 반도체장치 및 그 제조방법
US20040084757A1 (en) Micro leadframe package having oblique etching
US6331452B1 (en) Method of fabricating integrated circuit package with opening allowing access to die
US8866296B2 (en) Semiconductor device comprising thin-film terminal with deformed portion
CN113257752A (zh) 包括嵌入式半导体管芯的半导体器件及其制造方法
JP2003332522A (ja) 半導体装置
KR19990086915A (ko) 비지에이 반도체 패키지 및 그 제조방법
CN111968920A (zh) 导线架及其制造方法
US20090001529A1 (en) Package stacking using unbalanced molded tsop
CN210467806U (zh) 具有外凸微型引脚的半导体封装组件
CN1173399C (zh) 具溢胶防止装置的半导体封装件
JP3781998B2 (ja) 積層型半導体装置の製造方法
CN112510008A (zh) 引线框架和其制造方法
US20090004783A1 (en) Method of package stacking using unbalanced molded tsop

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201120

WD01 Invention patent application deemed withdrawn after publication