CN111951854A - 一种非易失存储器写处理方法及装置 - Google Patents

Abstract

本发明实施例提供了一种非易失存储器写处理方法及装置，该方法包括：在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；对所述待处理存储块的目标编程字线施加第一编程电压；在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值。本发明实施例在两次相邻的编程电压之间，只是相差较小的电压增量，经过大量实验验证，当两次相邻的编程电压之间，只是相差较小的电压增量时，WL0可以得到比较窄的VT分布，进而避免初始字线WL0中出现写入的数据不能被正确读出的现象发生，有效增加待处理存储块的使用次数。

Description

一种非易失存储器写处理方法及装置

技术领域

本发明涉及存储器处理技术领域，特别是涉及一种非易失存储器写处理方法及装置。

背景技术

随着各种电子装置及嵌入式系统等的发展，非易失性存储器件得到较多发展。示例的，以非易失性存储器NAND闪存(NAND Flash Memory)为例，NAND闪存通过对Memorycell(存储单元)进行读写擦操作来存储数据，具有改写速度快，存储容量大等优点，被广泛使用到电子产品中。在非易失存储器的每个Block(存储块)中，都会对应多条WL(Wordline，字线)。

现有技术中，对NAND闪存进行写操作时，对于每个选中进行编程的WL，通常会施加惯用的初始编程电压，然后在初始编程电压的基础上不断增加，直到实现对该WL的写操作。示例的，如图1所示，在WL0上施加较大的编程电压VPGM_INI，若未完成写操作，在WL0上施加VPGM_INI加上VPGM_STEP的电压，其中VPGM_STEP为阶梯电压增量，若仍未完成写操作，在WL0上施加VPGM_INI加上两个VPGM_STEP的电压，依次类推，从而实现写操作。

然而，发明人在研究上述技术方案的过程中发现，上述技术方案存在如下缺陷：在待处理存储块进行写操作的次数较多后，初始字线WL0中经常出现写入的数据不能被正确读出的现象发生，使得该待处理存储块不能被继续使用。

发明内容

鉴于上述问题，提出了本发明实施例的一种非易失存储器写处理方法及装置，以避免在待处理存储块进行写操作的次数较多后，初始字线WL0中出现写入的数据不能被正确读出的现象发生。

根据本发明的第一方面，提供了一种非易失存储器写处理方法，所述方法包括：

在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；

对所述待处理存储块的目标编程字线施加第一编程电压；

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值。

可选的，所述对所述待处理存储块的目标编程字线施加第一编程电压之前，还包括：

确定所述目标编程字线的编程电压补偿量；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差。

可选的，所述在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值之后，还包括：

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第三编程电压；所述第三编程电压为：所述第二编程电压与第一预设电压增量的和；其中，所述第一预设电压增量为：第二编程电压与所述第一编程电压的电压差值。

可选的，所述在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值之后，还包括：

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第四编程电压；所述第四编程电压为：所述第二编程电压与第二预设电压增量的和，其中，第二编程电压与所述第一编程电压的电压差值，与所述第二预设电压增量不相等；且所述第二预设电压增量不大于所述第一预设值。

可选的，所述待处理存储块包括：64个字线WL，所述64个字线为从WL0到WL63排序的字线。

根据本发明的第二方面，提供了一种非易失存储器写处理装置，所述装置包括：

目标编程字线确定模块，用于在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；

第一电压施加模块，用于对所述待处理存储块的目标编程字线施加第一编程电压；

第二电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值。

可选的，还包括：

编程电压补偿量确定模块，用于确定所述目标编程字线的编程电压补偿量；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差。

可选的，还包括：

第三电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第三编程电压；所述第三编程电压为：所述第二编程电压与第一预设电压增量的和；其中，所述第一预设电压增量为：第二编程电压与所述第一编程电压的电压差值。

可选的，还包括：

第四电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第四编程电压；所述第四编程电压为：所述第二编程电压与第二预设电压增量的和，其中，第二编程电压与所述第一编程电压的电压差值，与所述第二预设电压增量不相等；且所述第二预设电压增量不大于所述第一预设值。

可选的，所述待处理存储块包括：64个字线WL，所述64个字线为从WL0到WL63排序的字线。

本发明实施例中，发现了现有技术中，因为初始字线WL0处于带存储块的边沿，使得WL0会带来较大的读干扰(Read Disturb)，Read Disturb具体可以是，浮栅极进入电子，导致待处理存储块中晶体管阈值电压右移，具体来说：在待处理存储块中，边沿字线只有相邻的一条字线，而非边沿字线则有相邻的两条字线，示例的，以待处理存储块中包括WL0、WL1、WL2…的字线为例，边沿字线WL0相邻的字线只有WL1，而非边沿字线WL1相邻的字线则有WL0和WL2，因此，非边沿字线与相邻的两条字线之间几乎没有电压差，而WL0的左边没有相邻字线，导致WL0与左边压差较大，压差越大电子活动越剧烈，导致WL0的浮栅极进入电子较多，带来较大的Read Disturb。该Read Disturb会导致WL0的导通预置电压VT分布右偏(WL0的导通预置电压VT相对于非边沿字线的导通阈值电压较大)，随着写操作进行的次数增加，WL0的导通预置电压VT分布右偏越严重，因此在非易失存储器的内部逻辑按照正常的参考电压施加在WL0上时，会导致WL0本应为导通状态，实际却是断开状态，进而导致初始字线WL0中出现写入的数据不能被正确读出的现象发生。因此，本发明实施例在对非易失存储器进行读操作时，确定待处理存储块的目标编程字线后，首先对待处理存储块的目标编程字线施加第一编程电压；在所述目标编程字线未完成写操作的情况下，对目标编程字线施加第二编程电压；其中，第二编程电压与第一编程电压的电压差值小于第一预设值。也就是说，本发明实施例中，在两次相邻的编程电压之间，只是相差较小的电压增量，经过大量实验验证，当两次相邻的编程电压之间，只是相差较小的电压增量时，WL0可以得到比较窄的VT分布，进而避免初始字线WL0中出现写入的数据不能被正确读出的现象发生，有效增加待处理存储块的使用次数。

上述说明仅是本发明技术方案的概述，为了能够更清楚了解本发明的技术手段，而可依照说明书的内容予以实施，并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂，以下特举本发明的具体实施方式。

附图说明

通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：

图1是现有技术的一种非易失存储器写处理电压施加示意图；

图2是本发明实施例提供的一种非易失存储器写处理方法的流程图；

图3是本发明实施例提供的一种非易失存储器写处理电压施加示意图；

图4是本发明实施例提供的一种非易失存储器写处理装置的框图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图和具体实施方式对本发明作进一步详细的说明。应当理解，此处所描述的具体实施例仅用以解释本发明，仅仅是本发明一部分实施例，而不是全部的实施例，并不用于限定本发明。

实施例一

参照图2，示出了一种非易失存储器写处理方法的流程图。

本发明实施例中，发明人在经过大量的研究后发现，现有技术中，因为初始字线WL0处于带存储块的边沿，使得WL0会带来较大的读干扰(ReadDisturb)，Read Disturb具体可以是，浮栅极进入电子，导致待处理存储块中晶体管阈值电压右移，具体来说：在待处理存储块中，边沿字线只有相邻的一条字线，而非边沿字线则有相邻的两条字线，示例的，以待处理存储块中包括WL0、WL1、WL2…的字线为例，边沿字线WL0相邻的字线只有WL1，而非边沿字线WL1相邻的字线则有WL0和WL2，因此，非边沿字线与相邻的两条字线之间几乎没有电压差，而WL0的左边没有相邻字线，导致WL0与左边压差较大，压差越大电子活动越剧烈，导致WL0的浮栅极进入电子较多，带来较大的Read Disturb。该Read Disturb会导致WL0的导通预置电压VT分布右偏(WL0的导通预置电压VT相对于非边沿字线的导通阈值电压较大)，随着写操作进行的次数增加，WL0的导通预置电压VT分布右偏越严重，因此在非易失存储器的内部逻辑按照正常的参考电压施加在WL0上时，会导致WL0本应为导通状态，实际却是断开状态，进而导致初始字线WL0中出现写入的数据不能被正确读出的现象发生。

针对该发现，本发明实施例中，对非易失存储器进行读操作时，确定待处理存储块的目标编程字线后，首先对待处理存储块的目标编程字线施加第一编程电压；在所述目标编程字线未完成写操作的情况下，对目标编程字线施加第二编程电压；其中，第二编程电压与第一编程电压的电压差值小于第一预设值。也就是说，本发明实施例中，在两次相邻的编程电压之间，只是相差较小的电压增量，经过大量实验验证，当两次相邻的编程电压之间，只是相差较小的电压增量时，WL0可以得到比较窄的VT分布，进而避免初始字线WL0中出现写入的数据不能被正确读出的现象发生，有效增加待处理存储块的使用次数。具体如步骤101至步骤103。

步骤101：在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线。

本发明实施例中对待存储块执行写操作时，可以根据写操作指令对应的字线地址，在待处理存储块中去顶目标编程字线。

步骤102：对所述待处理存储块的目标编程字线施加第一编程电压。

本发明实施例中，在对待处理存储块执行写操作时，对待处理存储块的目标编程字线施加第一编程电压。具体的，目标编程字线可以是待处理存储块的起始字线，也可以是其他位于待处理存储块中间的字线，本发明实施例对此不做具体限定。可以理解，第一编程电压的具体值也可以根据实际的应用场景进行确定，本发明实施例对此不做具体限定。

作为本发明实施例的一种优选实施方式，所述对所述待处理存储块的目标编程字线施加第一编程电压之前，还包括：

确定所述目标编程字线的编程电压补偿量；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差。

本发明实施例中，编码电压补偿量可以根据实际应用中，各个字线的导通阈值电压分布预先测试得到，各字线及其对应的编码电压补偿量的映射关系可以存储在寄存器中，在确定目标编程字线后，可以直接在寄存器中读取到目标编程字线的编程电压补偿量。示例的，以待处理存储块中包括64个WL，所述64个字线为从WL0到WL63排序的字线为例，WL0和WL63为该64个字线中的边沿字线，WL0和WL63受到的couple效应，与WL1至WL62受到的couple效应不同，在实际应用中，WL0和WL63的编程电压补偿量可以高于WL1至WL62的编程电压补偿量，示例的，WL0和WL63的编程电压补偿量可以为2到3的任意值。

具体应用中，目标编码字线可以是边沿字线(WL0和WL63)，也可以是中间字线(WL1至WL62)，不管目标编码字线为哪种字线，均可以确定对应的编程电压补偿量。

具体应用中，确定所述待处理存储块中，每个字线对应的编程电压补偿量的方式可以是：分别确定每个字线的导通阈值电压分布，然后将导通阈值电压分布较宽的字线(边沿字线)的编程电压补偿量设定为较高的值，将导通阈值电压分布较窄的字线(边沿字线)的编程电压补偿量设定为较低的值；可以理解，根据导通阈值分布的具体情况，可以建立导通阈值分布与编码电压补偿量的对应关系，本发明实施例对此不作具体限定。

可以理解，预设编程电压可以是现有中惯用的初始编程电压，本发明实施例对预设编程电压的具体值不作具体限定，该第一编程电压是在预设编程电压的基础上减去编程电压补偿量得到的，是较小的电压。

示例的，以目标编程字线为初始字线为WL0为例，在WL0上施加的第一编程电压可以为比现有技术中的编程电压小VPGM_WL0/1/126/127_OFFSET的电压，即第一编程电压为：VPGM_INI-VPGM_WL0/1/126/127_OFFSET。

具体应用中，第一编程电压是较小的电压，因此在VT1的couple效应中，VT0所起的作用就较小，使得VT1的couple效应与VT0的couple效应接近，进而使得VT0的分布于VT1的分布类似，避免了因为VT0与其他字线的导通阈值电压差距过大造成的逻辑错误，进而可以避免初始字线WL0中出现写入的数据不能被正确读出的现象发生。其中，WL0与其他字线的couple效应不同的具体原因为：在连续的三条字线中，中间的字线会受到两边的字线的电容耦合作用(couple效应)，使得中间的字线的导通阈值电压升高；而初始字线WL0只有一边有字线，使得WL0受到的电容耦合作用较弱，WL0的导通阈值电压VT0的分布也会不同于其他的字线。

步骤103：在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值。

具体应用中，因为非易失存储器的特性，在进行编程时，施加一次编程电压后，可能只完成一部分的写入，不能完成全部写入，因此，需要在目标编程字线未完成写操作的情况下，增大编程电压，持续进行写操作，发明人经过大量实验验证，在编程电压阶梯升高时，若每次升高的电压增量较大，则会导致WL0的VT分布越宽，WL0的可使用次数就越少；若每次升高的电压增量较小，则会收窄WL0的VT分布越宽，增加WL0的可使用次数；因此，本发明实施例中，将相邻的第一编程电压和第二编程电压之间的差值小于第一预设值，使得每次升高的电压增量较小，收窄WL0的VT分布越宽，增加WL0的可使用次数。示例的，第一预设值可以是小于0.1的值。

示例的，如图3所示，以目标编程字线为WL0为例，首先在WL0上施加编程电压VPGM_INII，若没有完成写操作，进一步在WL0上施加VPGM_INII加上VPGM_STEP/2的电压，其中VPGM_STEP/2为阶梯电压增量，若没有完成写操作，进一步在WL0上施加VPGM_INII加上两个VPGM_STEP/2的电压，依次类推，从而实现写操作。也即，本示例中，阶梯电压增量只是现有技术中惯用的阶梯电压增量的一半。

作为本发明实施例的一种具体实现方式，所述方法还包括：

子步骤A1(图中未示出)：在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第三编程电压；所述第三编程电压为：所述第二编程电压与第一预设电压增量的和；其中，所述第一预设电压增量为：第二编程电压与所述第一编程电压的电压差值。

本发明实施例中，上述对目标编程字线施加的编程电压可以是：从第一编程电压起始以第一预设电压增量阶梯递增的，因此，只需要设定唯一的一个第一预设电压增量，就可以顺次执行上述写操作过程。

示例的，如图3所示，所述待处理存储块包括：64个字线WL，所述64个字线为从WL0到WL63排序的字线。以目标编程字线为WL0为例，首先在WL0上施加编程电压VPGM_INII，若没有完成写操作，进一步在WL0上施加VPGM_INII加上VPGM_STEP/2的电压，其中VPGM_STEP/2为阶梯电压增量，若没有完成写操作，进一步在WL0上施加VPGM_INII加上两个VPGM_STEP/2的电压，依次类推，从而实现写操作。

作为本发明实施例的另一种具体实现方式，所述方法还包括：

子步骤B1(图中未示出)：在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第四编程电压；所述第四编程电压为：所述第二编程电压与第二预设电压增量的和，其中，第二编程电压与所述第一编程电压的电压差值，与所述第二预设电压增量不相等；且所述第二预设电压增量不大于所述第一预设值。

本发明实施例中，子步骤B1可以是与子步骤A1并列的两个方案。

通过子步骤B1，可以实现编程电压从第一编程电压开始阶梯增加时，每一个阶梯的电压增量不同，使得每次施加编程电压是灵活的。

可以理解，第二预设电压增量的值可以由本领域技术人员根据实际的应用场景进行设定，在设定时还需要满足第二预设电压增量不大于第一预设值，本发明实施例对此不做具体限定。

实际应用中，本领域技术人员还可以根据实际需求设定不大于第一预设值的第三预设电压增量、第四预设电压增量等，以实现编程电压的灵活增加，本发明实施例对此不做具体限定。

具体操作中，可以通过修改用于设定各电压增量的寄存器的值，实现对预设电压增量的设定，也可以通过其他方式实现对预设电压增量的设定，本发明示例对此不做具体限定。

综上所述，本发明实施例中，发现了现有技术中，因为初始字线WL0处于带存储块的边沿，使得WL0会带来较大的读干扰(Read Disturb)，Read Disturb具体可以是，浮栅极进入电子，导致待处理存储块中晶体管阈值电压右移，具体来说：在待处理存储块中，边沿字线只有相邻的一条字线，而非边沿字线则有相邻的两条字线，示例的，以待处理存储块中包括WL0、WL1、WL2…的字线为例，边沿字线WL0相邻的字线只有WL1，而非边沿字线WL1相邻的字线则有WL0和WL2，因此，非边沿字线与相邻的两条字线之间几乎没有电压差，而WL0的左边没有相邻字线，导致WL0与左边压差较大，压差越大电子活动越剧烈，导致WL0的浮栅极进入电子较多，带来较大的Read Disturb。该Read Disturb会导致WL0的导通预置电压VT分布右偏(WL0的导通预置电压VT相对于非边沿字线的导通阈值电压较大)，随着写操作进行的次数增加，WL0的导通预置电压VT分布右偏越严重，因此在非易失存储器的内部逻辑按照正常的参考电压施加在WL0上时，会导致WL0本应为导通状态，实际却是断开状态，进而导致初始字线WL0中出现写入的数据不能被正确读出的现象发生。因此，本发明实施例在对非易失存储器进行读操作时，确定待处理存储块的目标编程字线后，首先对待处理存储块的目标编程字线施加第一编程电压；在所述目标编程字线未完成写操作的情况下，对目标编程字线施加第二编程电压；其中，第二编程电压与第一编程电压的电压差值小于第一预设值。也就是说，本发明实施例中，在两次相邻的编程电压之间，只是相差较小的电压增量，经过大量实验验证，当两次相邻的编程电压之间，只是相差较小的电压增量时，WL0可以得到比较窄的VT分布，进而避免初始字线WL0中出现写入的数据不能被正确读出的现象发生，有效增加待处理存储块的使用次数。

实施例二

参照图4，示出了一种非易失存储器写处理装置的框图，该装置具体可以包括：

目标编程字线确定模块310，用于在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；

第一电压施加模块320，用于对所述待处理存储块的目标编程字线施加第一编程电压；

第二电压施加模块330，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值。

可选的，还包括：

编程电压补偿量确定模块，用于确定所述目标编程字线的编程电压补偿量；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差。

可选的，还包括：

第三电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第三编程电压；所述第三编程电压为：所述第二编程电压与第一预设电压增量的和；其中，所述第一预设电压增量为：第二编程电压与所述第一编程电压的电压差值。

可选的，还包括：

第四电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第四编程电压；所述第四编程电压为：所述第二编程电压与第二预设电压增量的和，其中，第二编程电压与所述第一编程电压的电压差值，与所述第二预设电压增量不相等；且所述第二预设电压增量不大于所述第一预设值。

可选的，所述待处理存储块包括：64个字线WL，所述64个字线为从WL0到WL63排序的字线。

本发明实施例中，发现了现有技术中，因为初始字线WL0处于带存储块的边沿，使得WL0会带来较大的读干扰(Read Disturb)，Read Disturb具体可以是，浮栅极进入电子，导致待处理存储块中晶体管阈值电压右移，具体来说：在待处理存储块中，边沿字线只有相邻的一条字线，而非边沿字线则有相邻的两条字线，示例的，以待处理存储块中包括WL0、WL1、WL2…的字线为例，边沿字线WL0相邻的字线只有WL1，而非边沿字线WL1相邻的字线则有WL0和WL2，因此，非边沿字线与相邻的两条字线之间几乎没有电压差，而WL0的左边没有相邻字线，导致WL0与左边压差较大，压差越大电子活动越剧烈，导致WL0的浮栅极进入电子较多，带来较大的Read Disturb。该Read Disturb会导致WL0的导通预置电压VT分布右偏(WL0的导通预置电压VT相对于非边沿字线的导通阈值电压较大)，随着写操作进行的次数增加，WL0的导通预置电压VT分布右偏越严重，因此在非易失存储器的内部逻辑按照正常的参考电压施加在WL0上时，会导致WL0本应为导通状态，实际却是断开状态，进而导致初始字线WL0中出现写入的数据不能被正确读出的现象发生。因此，本发明实施例在对非易失存储器进行读操作时，确定待处理存储块的目标编程字线后，首先对待处理存储块的目标编程字线施加第一编程电压；在所述目标编程字线未完成写操作的情况下，对目标编程字线施加第二编程电压；其中，第二编程电压与第一编程电压的电压差值小于第一预设值。也就是说，本发明实施例中，在两次相邻的编程电压之间，只是相差较小的电压增量，经过大量实验验证，当两次相邻的编程电压之间，只是相差较小的电压增量时，WL0可以得到比较窄的VT分布，进而避免初始字线WL0中出现写入的数据不能被正确读出的现象发生，有效增加待处理存储块的使用次数。

对于装置实施例而言，由于其与方法实施例基本相似，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

本说明书中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。

本领域内的技术人员应明白，本发明实施例的实施例可提供为方法、装置、或计算机程序产品。因此，本发明实施例可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本发明实施例可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质(包括但不限于磁盘存储器、CD-ROM、光学存储器等)上实施的计算机程序产品的形式。

在一个典型的配置中，所述计算机设备包括一个或多个处理器(CPU)、输入/输出接口、网络接口和内存。内存可能包括计算机可读介质中的非永久性存储器，随机存取存储器(RAM)和/或非易失性内存等形式，如只读存储器(ROM)或闪存(flash RAM)。内存是计算机可读介质的示例。计算机可读介质包括永久性和非永久性、可移动和非可移动媒体可以由任何方法或技术来实现信息存储。信息可以是计算机可读指令、数据结构、程序的模块或其他数据。计算机的存储介质的例子包括，但不限于相变内存(PRAM)、静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、其他类型的随机存取存储器(RAM)、只读存储器(ROM)、电可处理可编程只读存储器(EEPROM)、快闪记忆体或其他内存技术、只读光盘只读存储器(CD-ROM)、数字多功能光盘(DVD)或其他光学存储、磁盒式磁带，磁带磁磁盘存储或其他磁性存储设备或任何其他非传输介质，可用于存储可以被计算设备访问的信息。按照本文中的界定，计算机可读介质不包括非持续性的电脑可读媒体(transitory media)，如调制的数据信号和载波。

本发明实施例是参照根据本发明实施例的方法、终端设备(系统)、和计算机程序产品的流程图和/或方框图来描述的。应理解可由计算机程序指令实现流程图和/或方框图中的每一流程和/或方框、以及流程图和/或方框图中的流程和/或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程非易失存储器写处理终端设备的处理器以产生一个机器，使得通过计算机或其他可编程非易失存储器写处理终端设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程非易失存储器写处理终端设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程非易失存储器写处理终端设备上，使得在计算机或其他可编程终端设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程终端设备上执行的指令提供用于实现在流程图一个流程或多个流程和/或方框图一个方框或多个方框中指定的功能的步骤。

尽管已描述了本发明实施例的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明实施例范围的所有变更和修改。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者终端设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者终端设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者终端设备中还存在另外的相同要素。

以上对本发明所提供的一种非易失存储器写处理方法和一种非易失存储器写处理装置，进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种非易失存储器写处理方法，其特征在于，所述方法包括：

在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；

对所述待处理存储块的目标编程字线施加第一编程电压；

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值。

2.根据权利要求1所述的方法，其特征在于，所述对所述待处理存储块的目标编程字线施加第一编程电压之前，还包括：

确定所述目标编程字线的编程电压补偿量；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差。

3.根据权利要求1所述的方法，其特征在于，所述在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值之后，还包括：

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第三编程电压；所述第三编程电压为：所述第二编程电压与第一预设电压增量的和；其中，所述第一预设电压增量为：第二编程电压与所述第一编程电压的电压差值。

4.根据权利要求1所述的方法，其特征在于，所述在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值之后，还包括：

在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第四编程电压；所述第四编程电压为：所述第二编程电压与第二预设电压增量的和，其中，第二编程电压与所述第一编程电压的电压差值，与所述第二预设电压增量不相等；且所述第二预设电压增量不大于所述第一预设值。

5.根据权利要求2-4任一所述的方法，其特征在于，所述待处理存储块包括：64个字线WL，所述64个字线为从WL0到WL63排序的字线。

6.一种非易失存储器写处理装置，其特征在于，所述装置包括：

目标编程字线确定模块，用于在对待处理存储块执行写操作时，确定所述待处理存储块的目标编程字线；

第一电压施加模块，用于对所述待处理存储块的目标编程字线施加第一编程电压；

第二电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第二编程电压；其中，所述第二编程电压与所述第一编程电压的电压差值小于第一预设值。

7.根据权利要求6所述的装置，其特征在于，还包括：

编程电压补偿量确定模块，用于确定所述目标编程字线的编程电压补偿量；所述第一编程电压为：预设编程电压与所述编程电压补偿量的差。

8.根据权利要求7所述的装置，其特征在于，还包括：

第三电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第三编程电压；所述第三编程电压为：所述第二编程电压与第一预设电压增量的和；其中，所述第一预设电压增量为：第二编程电压与所述第一编程电压的电压差值。

9.根据权利要求7所述的装置，其特征在于，还包括：

第四电压施加模块，用于在所述目标编程字线未完成写操作的情况下，对所述目标编程字线施加第四编程电压；所述第四编程电压为：所述第二编程电压与第二预设电压增量的和，其中，第二编程电压与所述第一编程电压的电压差值，与所述第二预设电压增量不相等；且所述第二预设电压增量不大于所述第一预设值。

10.根据权利要求7-9任一所述的装置，其特征在于，所述待处理存储块包括：64个字线WL，所述64个字线为从WL0到WL63排序的字线。

Images