CN111901542A - 一种图像传感器 - Google Patents

一种图像传感器 Download PDF

Info

Publication number
CN111901542A
CN111901542A CN202010790220.4A CN202010790220A CN111901542A CN 111901542 A CN111901542 A CN 111901542A CN 202010790220 A CN202010790220 A CN 202010790220A CN 111901542 A CN111901542 A CN 111901542A
Authority
CN
China
Prior art keywords
signal
pixel
gain
tube
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010790220.4A
Other languages
English (en)
Other versions
CN111901542B (zh
Inventor
蔡化
王勇
陈正
陈飞
苪兴佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu Light Collector Technology Co Ltd
Original Assignee
Chengdu Light Collector Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu Light Collector Technology Co Ltd filed Critical Chengdu Light Collector Technology Co Ltd
Priority to CN202010790220.4A priority Critical patent/CN111901542B/zh
Publication of CN111901542A publication Critical patent/CN111901542A/zh
Application granted granted Critical
Publication of CN111901542B publication Critical patent/CN111901542B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

本发明提供一种图像传感器，通过与像素单元数量一致的模数转换单元对与之对应的像素单元产生的像素低增益信号和像素高增益信号与斜坡信号在同一个行读周期内进行分时比较，以获得像素低增益值和像素高增益值，并将像素高/低增益值传输至输出信号处理器中进行处理以获得处理后的图像。由于模数转换单元的数量与像素单元的数量一致，且能够在一个行读周期内，将像素单元产生的像素低增益信号和像素高增益信号通过同一个模数转换单元进行转换，使得在没有增加模数转换单元的数量的基础上，在一个行读周期内读取像素低增益信号和像素高增益信号，即解决了在不用倍增ADC个数的情况下，在同一行读周期内读取高增益和低增益信号的问题。

Description

一种图像传感器
技术领域
本发明涉及集成电路设计技术领域，特别涉及一种图像传感器。
背景技术
CMOS图像传感器(CIS)已广泛应用于视频、监控、工业制造、汽车、家电等成像领域。现有常用的CIS读出电路结构是以列级单斜模数转换器(SS-ADC)为主的读出电路，SS-ADC的功能是将待量化信号与一个斜坡基准信号进行比较，比较的结果通过计数器进行最终量化，得到一个N位的二进制数字量。
随着技术的进步，应用端对CIS动态范围的要求越来越高，高帧率高动态范围(HDR)图像传感器的像素信号在读出时需要在同一行读周期内读取高增益(HCG)和低增益(LCG)的信号，因此需要两个并列的ADC分别对高、低增益的信号同时进行转换，这样就导致ADC的数量翻倍，由此带来的是面积、功耗的倍增。对于面积较小的像素，有限的列空间无法同时排布两个并列的ADC，若不并列排布，两个ADC只能前后放置，而在前后放置时，两个ADC周边的环境不同，就必然会引入较大的失配误差，影响图像质量。
发明内容
本发明的目的在于提供一种图像传感器，以解决在不用倍增ADC个数的情况下，在同一行读周期内读取高增益和低增益信号的问题。
为解决上述技术问题，本发明提供一种图像传感器，所述图像传感器包括：像素阵列、斜坡发生器、模数转换器和输出信号处理器；所述像素阵列包括N列像素模块，所述模数转换器包括N个模数转换模块，所述像素模块和所述模数转换模块一一电性连接；
每列所述像素模块均包括M个像素单元，每个所述像素单元用于产生与一图像相对应的像素低增益信号和像素高增益信号；
所述斜坡发生器用于在一个行读周期内产生第一组斜坡信号和第二组斜坡信号；
所有所述模数转换模块均包括一个比较器和一个计数器；所述比较器用于在一个行读周期内分别比较所述像素低增益信号和所述第一组斜坡信号的电平大小，及所述像素高增益信号和所述第二组斜坡信号的电平大小；所述计数器用于根据所述比较器的比较结果统计与所述像素低增益信号相对应的像素低增益值，及与所述像素高增益信号相对应的像素高增益值；
所述输出信号处理器用于对所述像素低增益值和所述像素高增益值进行处理，以得到处理后的所述图像；
其中，N和M均为正整数。
可选的，在所述的图像传感器中，所述第一组斜坡信号包括第一复位斜坡信号和第一积分斜坡信号，所述第二组斜坡信号包括第二复位斜坡信号和第二积分斜坡信号；
所述比较器用于在一个行读周期内将所述像素低增益信号分别与所述第一复位斜坡信号和所述第一积分斜坡信号的电平进行比较，及将所述像素高增益信号分别与所述第二复位斜坡信号和所述第二积分斜坡信号的电平进行比较。
可选的，在所述的图像传感器中，所述计数器被配置为，当所述第一复位斜坡信号开始时开始计数，并在所述第一复位斜坡信号的电平和所述像素低增益信号的电平一致时停止计数并存储当前的计数值为低增益复位值；当所述第一积分斜坡信号开始时开始计数，并在所述第一积分斜坡信号的电平和所述像素低增益信号的电平一致时停止计数并存储当前的计数值为低增益积分值；当所述第二复位斜坡信号开始时开始计数，并在所述第二复位斜坡信号的电平和所述像素高增益信号的电平一致时停止计数并存储当前的计数值为高增益复位值；以及，当所述第二积分斜坡信号开始时开始计数，并在所述第二积分斜坡信号的电平和所述像素高增益信号的电平一致时停止计数并存储当前的计数值为高增益积分值；所述低增益积分值和所述低增益复位值的差值为所述像素低增益值，所述高增益积分值和所述高增益复位值的差值为所述像素高增益值。
可选的，在所述的图像传感器中，所述图像传感器还包括行选译码驱动器，所述行选译码驱动器用于产生行选控制信号，以控制所述像素阵列逐行输出所述像素低增益信号和所述像素高增益信号。
可选的，在所述的图像传感器中，所述行选控制信号包括传输管控制信号、复位管控制信号、增益模式控制信号和行选通信号；所述像素单元的电路结构包括感光二极管、电荷传输管、复位管、放大管、行选通管、倍增电容和倍增电容开关，所述电荷传输管的漏极、所述复位管的源极和所述放大管的栅极相连构成悬浮扩散区；
所述感光二极管用于生成光电子；所述电荷传输管用于在所述传输管控制信号的控制下，将所述光电子转移到所述悬浮扩散区上；所述复位管用于在所述复位管控制信号的控制下，对所述悬浮扩散区进行复位；所述放大管用于在所述行选通信号的控制下，将所述行选通管导通，以使所述放大管、所述行选通管与到地的电流源形成通路；所述倍增电容和所述倍增电容开关用于在所述增益模式控制信号的控制下，使所述行选通管的源极输出所述像素低增益信号或所述像素高增益信号。
可选的，在所述的图像传感器中，所述行选通管被配置为，当所述增益模式控制信号为高电平时，所述行选通管的源极输出所述像素低增益信号；当所述增益模式控制信号为低电平时，所述行选通管的源极输出所述像素高增益信号。
可选的，在所述的图像传感器中，所述图像传感器还包括时序控制器，所述时序控制器用于产生时序控制信号，所述时序控制信号包括比较器复位信号、计数器复位信号和输入对选通控制信号；所述比较器复位信号用于使所述比较器复位，所述计数器复位信号用于使所述计数器复位，所述输入对选通控制信号用于控制所述比较器选择比较所述像素低增益信号和所述第一组斜坡信号的电平大小，或比较所述像素高增益信号和所述第二组斜坡信号的电平大小。
可选的，在所述的图像传感器中，所述比较器的电路结构包括电性连接的比较电路和放大电路；
所述比较电路用于在所述时序控制器的控制下选择比较所述像素低增益信号和所述第一组斜坡信号的电平大小，或所述像素高增益信号和所述第二组斜坡信号的电平大小；
所述放大电路用于放大并输出所述比较电路比较的结果。
可选的，在所述的图像传感器中，所述比较电路包括：选通开关、第一差分输入对电路和第二差分输入对电路，所述第一差分输入对电路和所述第二差分输入对电路并联连接，并分别与所述选通开关串联连接；
所述选通开关用于在所述输入对选通控制信号的控制下选择连通所述第一差分输入对电路或所述第二差分输入对电路；
所述第一差分输入对电路用于接收所述像素低增益信号和所述第一组斜坡信号，并比较所述像素低增益信号和所述第一组斜坡信号的电平大小；所述第二差分输入对电路用于接收所述像素高增益信号和所述第二组斜坡信号，并比较所述像素高增益信号和所述第二组斜坡信号的电平大小。
可选的，在所述的图像传感器中，所述第一差分输入对电路和所述第二差分输入对电路均包括：第一隔直电容、第二隔直电容、第一输入放大管、第二输入放大管、第一开关管和第二开关管；
所述第一隔直电容的一端与所述斜坡发生器的输出端相连，所述第一隔直电容的另一端与所述第一输入放大管的栅极和所述第一开关管的漏极相连；所述第二隔直电容的一端与所述像素单元的输出端相连，所述第二隔直电容的另一端与所述第二输入放大管的栅极和所述第二开关管的漏极相连；所述第一输入放大管的漏极和所述第一开关管的源极相连；所述第二输入放大管的漏极和所述第二开关管的源极相连，所述第一开关管和所述第二开关管的栅极分别与所述时序控制器的输出端相连。
本发明提供的图像传感器，通过每个像素单元产生与一图像相对应的像素低增益信号和像素高增益信号，斜坡发生器在一个行读周期内产生第一组斜坡信号和第二组斜坡信号，所有模数转换模块均包括一个比较器和一个计数器，且比较器用于在一个行读周期内分别比较像素低增益信号和第一组斜坡信号的电平大小，及像素高增益信号和第二组斜坡信号的电平大小，计数器用于根据比较器的比较结果统计与像素低增益信号相对应的像素低增益值，及与像素高增益信号相对应的像素高增益值，输出信号处理器用于对像素低增益值和像素高增益值进行处理，以得到处理后的图像。由于模数转换模块的数量与像素模块的数量一致，且在一个行读周期内，每个像素单元产生的像素低增益信号和像素高增益信号能够通过同一个模数转换单元内的比较器和计数器进行转换，使得在没有增加模数转换单元的数量的基础上，能够在一个行读周期内读取像素低增益信号和像素高增益信号，即解决了在不用倍增ADC个数的情况下，在同一行读周期内读取高增益和低增益信号的问题。
附图说明
图1为现有技术中常用的图像传感器的电路结构示意图；
图2为本实施例提供的图像传感器的电路结构示意图；
图3为本实施例提供的像素单元的电路结构示意图；
图4为本实施例提供的像素单元的操作时序图；
图5为本实施例提供的比较器的电路结构示意图；
图6为本实施例提供的图像传感器进行读取时的时序图。
具体实施方式
以下结合附图和具体实施例对本发明提出的图像传感器作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
现有技术中常用的图像传感器的电路结构，如图1所示，包括像素阵列、模数转换器(ADC)、斜坡发生器、时序控制器、行选译码驱动器和输出信号处理器。
所述像素阵列由若干个图1所示的像素单元“P”组成。所述像素阵列在行选译码驱动器的控制下，按照从下至上逐行读取，具体顺序为ROW[0]、ROW[1]、……ROW[n-1]、ROW[n]。所述像素阵列的每一列有一个输出总线，分别为PIX_OUT[0]、PIX_OUT[1]、…PIX_OUT[N-2]、PIX_OUT[N-1]，这些输出总线将所述像素阵列划分为N列像素单元，即具有同一输出总线的像素单元为一列。这些输出总线分别接到模数转换器上对应的模数转换单元(ADC)。
所述ADC由一个比较器和一个计数器组成，所述比较器将像素阵列的输出PIX_OUT与斜坡发生器产生的斜坡信号RAMP进行比较，比较结果决定了对应的计数器的计数值大小。具体的，像素阵列通过PIX_OUT输出的信号一般分为一个复位信号VRST，和一个积分信号VSIG，因为现有技术中，ADC通常采用单斜ADC结构(SS-ADC)，所以这个过程中斜坡RAMP是作为SS-ADC的参考基准，斜坡第一次开始时ADC计数器开始计数，当VRST与RAMP交叉时，比较器会翻转(低电平跳高电平)计数器会停止计数，并将此前计数值存储；同理，斜坡第二次开始时，ADC计数器又开始新的计数，当VSIG与RAMP交叉时，比较器会翻转(低电平跳高电平)计数器会停止计数，并将此前计数值存储。最后计数器会将第二个和第一个计数段的值相减，得到VSIG-VRST对应的数字量，并输出到系统，该数字量对应的就是当前像素实际输出信号大小。
由于在HDR模式下，需要在同一个行读周期内读取像素单元输出的像素低增益信号(LCG)和像素高增益信号(HCG)信号，因此每个PIX_OUT需要连接两个ADC分别对LCG和HCG进行转换，如图1所示，PIX_OUT[0]连接ADC[0](比较器[0]和计数器[0])和ADC[1](比较器[1]和计数器[1])；PIX_OUT[N-1]连接到ADC[2(N-1)-1]和ADC[2(N-1)]。
如此一来，就导致ADC的数量翻倍，由此带来的是面积、功耗的倍增。对于面积较小的像素，有限的列空间无法同时排布两个并列的ADC，若不并列排布，两个ADC只能前后放置，而在前后放置时，两个ADC周边的环境不同，就必然会引入较大的失配误差，影响图像质量。
有鉴于此，本实施例提供一种图像传感器，如图2所示，所述图像传感器包括：像素阵列、斜坡发生器、模数转换器和输出信号处理器；所述像素阵列包括N列像素模块，所述模数转换器包括N个模数转换模块，所述像素模块和所述模数转换模块一一电性连接。
具体的，每列所述像素模块均包括M个像素单元，每个所述像素单元用于产生与一图像相对应的像素低增益信号和像素高增益信号。所述斜坡发生器用于在一个行读周期内产生第一组斜坡信号和第二组斜坡信号。所有所述模数转换模块均包括一个比较器和一个计数器，所述比较器用于在一个行读周期内分别比较所述像素低增益信号和所述第一组斜坡信号的电平大小，及所述像素高增益信号和所述第二组斜坡信号的电平大小；所述计数器用于根据所述比较器的比较结果统计与所述像素低增益信号相对应的像素低增益值，及与所述像素高增益信号相对应的像素高增益值。所述输出信号处理器用于对所述像素低增益值和所述像素高增益值进行处理，以得到处理后的所述图像。
其中，N和M均为正整数。
本发明提供的图像传感器，通过每个像素单元产生与一图像相对应的像素低增益信号和像素高增益信号，斜坡发生器在一个行读周期内产生第一组斜坡信号和第二组斜坡信号，所有模数转换模块均包括一个比较器和一个计数器，且比较器用于在一个行读周期内分别比较像素低增益信号和第一组斜坡信号的电平大小，及像素高增益信号和第二组斜坡信号的电平大小，计数器用于根据比较器的比较结果统计与像素低增益信号相对应的像素低增益值，及与像素高增益信号相对应的像素高增益值，输出信号处理器用于对像素低增益值和像素高增益值进行处理，以得到处理后的图像。由于模数转换模块的数量与像素模块的数量一致，且在一个行读周期内，每个像素单元产生的像素低增益信号和像素高增益信号能够通过同一个模数转换单元内的比较器和计数器进行转换，使得在没有增加模数转换单元的数量的基础上，能够在一个行读周期内读取像素低增益信号和像素高增益信号，即解决了在不用倍增ADC个数的情况下，在同一行读周期内读取高增益和低增益信号的问题。
为了获取像素低增益值和像素高增益值，从比较器和计数器的上述工作原理出发，用于与所述像素低增益信号的电平进行比较的第一组斜坡信号应当包括第一复位斜坡信号和第一积分斜坡信号，以及，用于与所述像素高增益信号的电平进行比较的第二组斜坡信号应当包括第二复位斜坡信号和第二积分斜坡信号。
所述比较器用于在一个行读周期内将所述像素低增益信号分别与所述第一复位斜坡信号和所述第一积分斜坡信号的电平进行比较，以得到关于所述像素低增益信号的一个复位值和一个积分值；及将所述像素高增益信号分别与所述第二复位斜坡信号和所述第二积分斜坡信号的电平进行比较，以得到关于所述像素高增益信号的一个复位值和一个积分值。通过对对应的积分值和复位值进行做差运算，便可以得到与所述像素低增益信号相对应的像素低增益值，及与所述像素高增益信号相对应的像素高增益值。
与所述比较器相连的计数器的工作原理大致为，当所述第一复位斜坡信号开始时开始计数，并在所述第一复位斜坡信号的电平和所述像素低增益信号的电平一致时停止计数并存储当前的计数值为低增益复位值；当所述第一积分斜坡信号开始时开始计数，并在所述第一积分斜坡信号的电平和所述像素低增益信号的电平一致时停止计数并存储当前的计数值为低增益积分值；当所述第二复位斜坡信号开始时开始计数，并在所述第二复位斜坡信号的电平和所述像素高增益信号的电平一致时停止计数并存储当前的计数值为高增益复位值；以及，当所述第二积分斜坡信号开始时开始计数，并在所述第二积分斜坡信号的电平和所述像素高增益信号的电平一致时停止计数并存储当前的计数值为高增益积分值；所述低增益积分值和所述低增益复位值的差值为所述像素低增益值，所述高增益积分值和所述高增益复位值的差值为所述像素高增益值。
在本实施例提供的图像传感器中，所述图像传感器还包括行选译码驱动器，所述行选译码驱动器用于产生行选控制信号，以控制所述像素阵列逐行输出所述像素低增益信号和所述像素高增益信号。所述行选控制信号包括传输管控制信号TX、复位管控制信号RX、增益模式控制信号DCG和行选通信号SEL等。
具体的，在本实施例提供的图像传感器中，所述像素阵列中每个所述像素单元的电路结构包括：感光二极管(PD)、电荷传输管(Mtg)、复位管(Mrst)、放大管(Msf)、行选通管(Msel)、倍增电容(CDCG)和倍增电容开关(SDCG)，如图3所示，所述感光二极管(PD)的正极接地、负极与所述电荷传输管(Mtg)的源极相连，所述电荷传输管(Mtg)的栅极用于接收所述行选译码驱动器提供的传输管控制信号TX、漏极与所述复位管(Mrst)的源极相连并引出悬浮扩散区(FD)，所述复位管(Mrst)的栅极用于接收所述行选译码驱动器提供的复位管控制信号RX、漏极与电源VDD相连，所述放大管(Msf)的漏极与电源VDD相连、栅极与所述悬浮扩散区(FD)相连、源极与所述行选通管(Msel)的漏极相连，所述倍增电容(CDCG)的一端接地、另一端与所述倍增电容开关(SDCG)相连，所述倍增电容开关(SDCG)的另一端与所述悬浮扩散区(FD)和所述放大管(Msf)的栅极相连，所述行选通管(Msel)的栅极用于接收所述行选译码驱动器提供的行选通信号SEL、源极为输出端PIX_OUT。
所述感光二极管(PD)会感光，并生成与光照强度成正比的光电子；所述电荷传输管(Mtg)的作用是转移所述感光二极管(PD)内的光电子，当所述传输管控制信号TX为高电压时，所述电荷传输管(Mtg)导通，将所述感光二极管(PD)内的光电子转移到所述悬浮扩散区(FD)上；所述复位管(Mrst)用于在所述复位管控制信号RX为高电压时，对所述悬浮扩散区(FD)进行复位；所述放大管(Msf)用于在所述行选通信号SEL为高电位时，将所述行选通管(Msel)导通，以使所述放大管(Msf)、所述行选通管(Msel)与到地的电流源形成通路，此时所述放大管(Msf)的本质上是一个源极跟随器，跟随悬浮扩散区(FD)电位的变化，进而使所述行选通管(Msel)的源极输出PIX_OUT为所述像素低增益信号LCG或所述像素高增益信号HCG；所述倍增电容(CDCG)和所述倍增电容开关(SDCG)用于在所述行选译码驱动器提供的增益模式控制信号DCG为高电压时，使所述行选通管(Msel)的源极输出所述像素低增益信号LCG，以及，在所述增益模式控制信号DCG为低电压时，使所述行选通管(Msel)的源极输出所述像素高增益信号HCG。具体的，当增益模式控制信号DCG为高电压时(一般为VDD)，所述倍增电容开关(SDCG)导通，所述倍增电容(CDCG)接入悬浮扩散区(FD)，此时由于所述倍增电容(CDCG)能存储额外的电荷，使得像素单元的转换增益降低，此时读出对应的是像素低增益信号(LCG)；当增益模式控制信号DCG为低电压时(一般为0)，所述倍增电容开关(SDCG)关断，所述倍增电容(CDCG)不接入悬浮扩散区(FD)，此时读出对应的是像素高增益信号(HCG)。
本实施例提供的像素单元的操作时序参见图4，像素单元的操作过程分为复位(RESET)、曝光(EXP)和读取(READ)三个段。在复位段，行选通信号SEL为低电压，传输管控制信号TX、复位管控制信号RX为高电压，电荷传输管(Mtg)和复位管(Mrst)均导通，悬浮扩散区(FD)复位，且其电位被拉高到VDD。之后，保持行选通信号SEL为低电压，改变RX和TX为低电压，进入曝光段，感光二极管(PD)感光并积累电子。然后，使行选通信号SEL为高电压，进入读取段，RX变为高电压以对悬浮扩散区(FD)进行复位，然后再将RX变为低电压，TX保持为低电压，此时放大管(Msf)受控于悬浮扩散区(FD)的电位，并通过PIX_OUT输出电压，具体的，增益模式控制信号DCG先为低电压，像素单元输出HCG复位信号(HCG_RST)；然后DCG为高电压，像素单元输出LCG复位信号(LCG_RST)；当TX由低电压跳高至高电压再回落后，像素单元输出LCG积分信号(LCG_SIG)；当DCG转为低电压后，TX再次由低电压跳高至高电压再回落后，像素单元输出HCG积分信号(HCG_SIG)。
由此可见，针对HDR像素单元，其在一个行读周期内产生了像素低增益信号LCG和像素高增益信号HCG，且所述像素低增益信号LCG可以划分为低增益复位段LCG_RST和低增益积分段LCG_SIG，所述像素高增益信号HCG可以划分为高增益复位段HCG_RST和高增益积分段HCG_SIG。
在本实施例提供的图像传感器中，所述图像传感器还包括时序控制器，所述时序控制器用于产生时序控制信号，所述时序控制信号包括比较器复位信号RSTN、计数器复位信号RST和输入对选通控制信号SC等。所述比较器复位信号RSTN用于使所述比较器复位，所述计数器复位信号RST用于使所述计数器复位，所述输入对选通控制信号SC用于控制所述比较器选择比较所述像素低增益信号和所述第一组斜坡信号的电平大小，或比较所述像素高增益信号和所述第二组斜坡信号的电平大小。
在本实施例提供的图像传感器中，所述比较器的电路结构包括电性连接的比较电路和放大电路。所述比较电路用于在所述时序控制器的控制下选择比较所述像素低增益信号和所述第一组斜坡信号的电平大小，或所述像素高增益信号和所述第二组斜坡信号的电平大小；所述放大电路用于放大并输出所述比较电路比较的结果。
具体的，所述比较电路包括：选通开关、第一差分输入对电路和第二差分输入对电路等。所述第一差分输入对电路和所述第二差分输入对电路并联连接，并分别与所述选通开关串联连接。所述选通开关用于在所述输入对选通控制信号的控制下选择连通所述第一差分输入对电路或所述第二差分输入对电路；所述第一差分输入对电路用于接收所述像素低增益信号和所述第一组斜坡信号，并比较所述像素低增益信号和所述第一组斜坡信号的电平大小；所述第二差分输入对电路用于接收所述像素高增益信号和所述第二组斜坡信号，并比较所述像素高增益信号和所述第二组斜坡信号的电平大小。
本实施例给出一种比较电路的电路结构，如图5所示，包括：第一有源负载管(N4)、第二有源负载管(N5)、选通开关(K0、K1、K2、K3)、第一差分输入对电路、第二差分输入对电路和电流源管(N3)。
所述第一有源负载管(N4)和所述第二有源负载管(N5)的源极均与电源VDD相连、栅极相互连接且所述第一有源负载管(N4)的栅极与其漏极短接、漏极均通过选通开关(K0、K1、K2、K3)与并联连接的所述第一差分输入对电路和所述第二差分输入对电路相连，所述第一差分输入对电路和所述第二差分输入对电路分别与所述电流源管(N3)的漏极相连，所述电流源管(N3)的源极接地、栅极用于接收所述时序控制器提供的偏置信号BIAS_CMP；所述第一差分输入对电路用于接收所述像素低增益信号LCG和一组所述斜坡信号RAMP，所述第二差分输入对电路用于接收所述像素高增益信号HCG和另一组所述斜坡信号RAMP。
本实施例还给出一种差分输入对电路的电路结构，继续参见图5，所述第一差分输入对电路和所述第二差分输入对电路均包括：第一隔直电容(Cp0、Cp1)、第二隔直电容(Cn0、Cn1)、第一输入放大管(N1、N8)、第二输入放大管(N2、N9)、第一开关管(NS1、NS3)和第二开关管(NS2、NS4)。
以所述第一差分输入对电路为例，对各元器件的连接构成进行说明，所述第二差分输入对电路的连接方式对应参见。具体的，所述第一隔直电容(Cp0)的一端与所述斜坡发生器的输出端相连，以接收所述斜坡发生器提供的斜坡信号RAMP0、另一端与所述第一输入放大管(N1)的栅极和所述第一开关管(NS1)的漏极相连，所述第二隔直电容(Cn0)的一端与像素输出PIX_OUT0相连，接收所述像素单元提供的像素低增益信号LCG或像素高增益信号HCG、另一端与所述第二输入放大管(N2)的栅极和所述第二开关管(NS2)的漏极相连，所述第一输入放大管(N1)的源极与所述第二输入放大管(N2)的源极共同连接至所述电流源管(N3)的漏极，所述第一输入放大管(N1)的漏极和所述第一开关管(NS1)的源极相连，并通过所述选通开关(K1)与所述第一有源负载管(N4)的漏极相连，所述第二输入放大管(N2)的漏极和所述第二开关管(NS2)的源极相连，并通过所述选通开关(K2)与所述第二有源负载管(N5)的漏极相连，所述第一开关管(NS1)和所述第二开关管(NS2)的栅极均用于接收所述时序控制器提供的计数器复位信号RSTN0。
需要说明的是，在同一个比较器中，如图6所示，斜坡信号RAMP0和RAMP1均通过斜坡发生器RAMP产生，像素输出PIX_OUT0和PIX_OUT1为同一个像素单元输出PIX_OUT的LCG和HCG信号。
由上述电路结构可以得知，所述第一差分输入对电路的第一隔直电容(Cp0)的一端用于在一个行读周期内，接收所述斜坡发生器提供的一组斜坡信号RAMP0，以及，所述第一差分输入对电路的第二隔直电容(Cn0)的一端用于在同一个行读周期内，接收所述像素单元PIX_OUT提供的像素低增益信号LCG；所述第二差分输入对电路的第一隔直电容(Cp1)的一端用于在一个行读周期内，接收所述斜坡发生器提供的另一组斜坡信号RAMP1，以及，所述第二差分输入对电路的第二隔直电容(Cn1)的一端用于在同一个行读周期内，接收同一所述像素单元PIX_OUT提供的像素高增益信号HCG。
本实施例还给出一种放大电路的电路结构，如图5所示，所述放大电路包括：共源放大管(N6)、自偏置管(N7)、第三开关管(NS5)和第三隔直电容(C)。
所述共源放大管(N6)的源极连接电源VDD、漏极与所述自偏置管(N7)的漏极相连、栅极与所述第二有源负载管(N5)的漏极相连，所述自偏置管(N7)的源极接地、栅极通过所述第三隔直电容(C)接地，所述第三开关管(NS5)的源极与所述自偏置管(N7)的栅极相连、漏极与所述自偏置管(N7)的漏极相连、栅极用于接收所述时序控制器提供的比较器复位信号RST，所述共源放大管(N6)的漏极用于输出放大后的比较结果CMP_OUT。
通过对选通开关(K0、K1、K2、K3)的控制，实现对并联的所述第一差分输入对电路和所述第二差分输入对电路的选择，进而能够通过时序控制器产生的时序控制信号使得在同一个行读周期内，所述第一差分输入对电路用于接收所述像素低增益信号LCG和一组所述斜坡信号RAMP0，所述第二差分输入对电路用于接收所述像素高增益信号HCG和另一组所述斜坡信号RAMP1，如此便使得在一个比较器中可以在一个行读周期内读取和处理HCG和LCG信号，解决了在不用倍增ADC个数的情况下，在同一行读周期内读取高增益和低增益信号的问题。
具体的，在本实施例中，所示时序控制器发出选通控制信号SC，SC信号分为SC0和SC1，且SC0和SC1为反向信号；当SC0为高电平时，选通开关K1和K2导通，K0和K3断开，输入放大管N1和输入放大管N2支路处于工作状态，输入放大管N8和输入放大管N9支路不导通，代表选择第一差分输入对电路，对LCG信号进行读取处理；同理，当SC1为高电平时，选通开关K0和K3导通，K1和K2断开，输入放大管N8和输入放大管N9支路处于工作状态，输入放大管N1和输入放大管N2支路不导通，代表选择第二差分输入对电路，对HCG信号进行读取处理。如此，便可以实现在一个行读周期内，通过一个比较器处理像素低增益信号和像素高增益信号。
在本实施例中，选通开关为两组并联的单刀单掷开关。在其他实施例中，选通开关可以有其他不同的选择，例如，选通开关可以为一个双刀双掷开关。
本实施例提供的图像传感器进行读取时的时序图如图6所示，其中，复位管控制信号RX、传输管控制信号TX、行选通信号SEL、增益模式控制信号DCG、输入对选通控制信号SC0和SC1、计数器复位信号RST、比较器复位信号RSTN0和RSTN1均由时序控制器产生；斜坡信号/像素单元输出信号(HCG/LCG)RAMP0/PIX0和RAMP1/PIX1分别由斜坡发生器和像素单元产生；比较器输出信号CMP_OUT由比较器产生；计数器输出信号(计数结果)CNT由计数器产生。
继续参见图6，对本实施例提供的图像传感器的读取操作时序进行具体说明。其中，像素低增益信号可以划分为低增益复位段和低增益积分段，像素高增益信号可以划分为高增益复位段和高增益积分段，每组斜坡信号包括复位斜坡信号和积分斜坡信号。
当行选通信号SEL为高电压，进入读取段。
首先，RX变为高电压以对悬浮扩散区(FD)进行复位，然后再将RX变为低电压，TX保持为低电压，此时放大管(Msf)受控于悬浮扩散区(FD)的电位，并通过PIX_OUT输出电压，此时DCG信号保持高电平，以对LCG信号进行读取，以及SC0为高电平、SC1为低电平，选择第一差分输入对电路读取LCG信号。
接着，通过对RST、RSTN0和RSTN1进行高低电平跳转，对计数器和比较器的第一差分输入对电路和第二差分输入对电路进行复位。
当比较器和计数器复位完成后，斜坡发生器发出第一组斜坡信号RAMP0的第一复位斜坡信号VR0，当斜坡信号RAMP开始时，计数器CNT开始计数，当斜坡信号RAMP0与像素输出信号PIX0交叉时，比较器CMP_OUT由低电平转高电平，计数器停止计数并记录t01时间段内的数值CN01，该数值CN01即为像素低增益信号的复位信号(LCG_RST)对应的数值。
之后，DCG信号由高电平转低电平，以对HCG信号进行读取，以及SC0为低电平、SC1为高电平，选择第二差分输入对电路读取HCG信号。此时，比较器CMP_OUT恢复低电位，斜坡发生器发出第二组斜坡信号RAMP1的第二复位斜坡信号VR1，当斜坡信号RAMP开始时，计数器CNT再次开始计数，当斜坡信号RAMP1与像素输出信号PIX1交叉时，比较器CMP_OUT由低电平转高电平，计数器停止计数并记录t11时间段内的数值CN11，该数值CN11即为像素高增益信号的复位信号(HCG_RST)对应的数值。
接着，斜坡发生器发出第二组斜坡信号RAMP1的第二积分斜坡信号VS1，当斜坡信号RAMP开始时，计数器CNT再次开始计数，当斜坡信号RAMP1与像素输出信号PIX1交叉时，比较器CMP_OUT由低电平转高电平，计数器停止计数并记录t12时间段内的数值CN12，该数值CN12即为像素高增益信号的积分信号(HCG_SIG)对应的数值。
然后，DCG信号由低电平转为高电平，以对LCG信号继续进行读取，以及SC0为高电平、SC1为低电平，选择第一差分输入对电路读取LCG信号。此时，比较器CMP_OUT恢复低电位，斜坡发生器发出第一组斜坡信号RAMP1的第一积分斜坡信号VS0，当斜坡信号RAMP开始时，计数器CNT再次开始计数，当斜坡信号RAMP1与像素输出信号PIX1交叉时，比较器CMP_OUT由低电平转高电平，计数器停止计数并记录t02时间段内的数值CN02，该数值CN02即为像素低增益信号的积分信号(LCG_SIG)对应的数值。
如此一来，在一个行读周期内，就可以通过一个ADC(一个比较器和一个计数器)完成对一个像素单元的LCG和HCG信号的读取。同时，由于LCG和HCG的信号读取是分时进行的，因此只需一个计数器就可以对像素高低增益信号的复位信号和积分信号进行计数处理。具体的，在得到信号对应的数值后，通过CN02-CN01可以得到像素低增益信号LCG对应的像素低增益值CN0，CN12-CN11可以得到像素高增益信号HCG对应的像素高增益值CN1。
最后，只要通过计数器将像素高低增益信号相对应的像素高低增益值CN0和CN1输入至所述输出信号处理器中进行处理便可得到处理后的图像。
综上所述，本发明提供的图像传感器，通过每个像素单元产生与一图像相对应的像素低增益信号和像素高增益信号，斜坡发生器在一个行读周期内产生第一组斜坡信号和第二组斜坡信号，所有模数转换模块均包括一个比较器和一个计数器，且比较器用于在一个行读周期内分别比较像素低增益信号和第一组斜坡信号的电平大小，及像素高增益信号和第二组斜坡信号的电平大小，计数器用于根据比较器的比较结果统计与像素低增益信号相对应的像素低增益值，及与像素高增益信号相对应的像素高增益值，输出信号处理器用于对像素低增益值和像素高增益值进行处理，以得到处理后的图像。由于模数转换模块的数量与像素模块的数量一致，且在一个行读周期内，每个像素单元产生的像素低增益信号和像素高增益信号能够通过同一个模数转换单元内的比较器和计数器进行转换，使得在没有增加模数转换单元的数量的基础上，能够在一个行读周期内读取像素低增益信号和像素高增益信号，即解决了在不用倍增ADC个数的情况下，在同一行读周期内读取高增益和低增益信号的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种图像传感器，其特征在于，所述图像传感器包括：像素阵列、斜坡发生器、模数转换器和输出信号处理器；所述像素阵列包括N列像素模块，所述模数转换器包括N个模数转换模块，所述像素模块和所述模数转换模块一一电性连接；
每列所述像素模块均包括M个像素单元，每个所述像素单元用于产生与一图像相对应的像素低增益信号和像素高增益信号；
所述斜坡发生器用于在一个行读周期内产生第一组斜坡信号和第二组斜坡信号；
所有所述模数转换模块均包括一个比较器和一个计数器；所述比较器用于在一个行读周期内分别比较所述像素低增益信号和所述第一组斜坡信号的电平大小，及所述像素高增益信号和所述第二组斜坡信号的电平大小；所述计数器用于根据所述比较器的比较结果统计与所述像素低增益信号相对应的像素低增益值，及与所述像素高增益信号相对应的像素高增益值；
所述输出信号处理器用于对所述像素低增益值和所述像素高增益值进行处理，以得到处理后的所述图像；
其中，N和M均为正整数。
2.根据权利要求1所述的图像传感器，其特征在于，所述第一组斜坡信号包括第一复位斜坡信号和第一积分斜坡信号，所述第二组斜坡信号包括第二复位斜坡信号和第二积分斜坡信号；
所述比较器用于在一个行读周期内将所述像素低增益信号分别与所述第一复位斜坡信号和所述第一积分斜坡信号的电平进行比较，及将所述像素高增益信号分别与所述第二复位斜坡信号和所述第二积分斜坡信号的电平进行比较。
3.根据权利要求2所述的图像传感器，其特征在于，所述计数器被配置为，当所述第一复位斜坡信号开始时开始计数，并在所述第一复位斜坡信号的电平和所述像素低增益信号的电平一致时停止计数并存储当前的计数值为低增益复位值；当所述第一积分斜坡信号开始时开始计数，并在所述第一积分斜坡信号的电平和所述像素低增益信号的电平一致时停止计数并存储当前的计数值为低增益积分值；当所述第二复位斜坡信号开始时开始计数，并在所述第二复位斜坡信号的电平和所述像素高增益信号的电平一致时停止计数并存储当前的计数值为高增益复位值；以及，当所述第二积分斜坡信号开始时开始计数，并在所述第二积分斜坡信号的电平和所述像素高增益信号的电平一致时停止计数并存储当前的计数值为高增益积分值；所述低增益积分值和所述低增益复位值的差值为所述像素低增益值，所述高增益积分值和所述高增益复位值的差值为所述像素高增益值。
4.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括行选译码驱动器，所述行选译码驱动器用于产生行选控制信号，以控制所述像素阵列逐行输出所述像素低增益信号和所述像素高增益信号。
5.根据权利要求4所述的图像传感器，其特征在于，所述行选控制信号包括传输管控制信号、复位管控制信号、增益模式控制信号和行选通信号；所述像素单元的电路结构包括感光二极管、电荷传输管、复位管、放大管、行选通管、倍增电容和倍增电容开关，所述电荷传输管的漏极、所述复位管的源极和所述放大管的栅极相连构成悬浮扩散区；
所述感光二极管用于生成光电子；所述电荷传输管用于在所述传输管控制信号的控制下，将所述光电子转移到所述悬浮扩散区上；所述复位管用于在所述复位管控制信号的控制下，对所述悬浮扩散区进行复位；所述放大管用于在所述行选通信号的控制下，将所述行选通管导通，以使所述放大管、所述行选通管与到地的电流源形成通路；所述倍增电容和所述倍增电容开关用于在所述增益模式控制信号的控制下，使所述行选通管的源极输出所述像素低增益信号或所述像素高增益信号。
6.根据权利要求5所述的图像传感器，其特征在于，所述行选通管被配置为，当所述增益模式控制信号为高电平时，所述行选通管的源极输出所述像素低增益信号；当所述增益模式控制信号为低电平时，所述行选通管的源极输出所述像素高增益信号。
7.根据权利要求1所述的图像传感器，其特征在于，所述图像传感器还包括时序控制器，所述时序控制器用于产生时序控制信号，所述时序控制信号包括比较器复位信号、计数器复位信号和输入对选通控制信号；所述比较器复位信号用于使所述比较器复位，所述计数器复位信号用于使所述计数器复位，所述输入对选通控制信号用于控制所述比较器选择比较所述像素低增益信号和所述第一组斜坡信号的电平大小，或比较所述像素高增益信号和所述第二组斜坡信号的电平大小。
8.根据权利要求7所述的图像传感器，其特征在于，所述比较器的电路结构包括电性连接的比较电路和放大电路；
所述比较电路用于在所述时序控制器的控制下选择比较所述像素低增益信号和所述第一组斜坡信号的电平大小，或所述像素高增益信号和所述第二组斜坡信号的电平大小；
所述放大电路用于放大并输出所述比较电路比较的结果。
9.根据权利要求8所述的图像传感器，其特征在于，所述比较电路包括：选通开关、第一差分输入对电路和第二差分输入对电路，所述第一差分输入对电路和所述第二差分输入对电路并联连接，并分别与所述选通开关串联连接；
所述选通开关用于在所述输入对选通控制信号的控制下选择连通所述第一差分输入对电路或所述第二差分输入对电路；
所述第一差分输入对电路用于接收所述像素低增益信号和所述第一组斜坡信号，并比较所述像素低增益信号和所述第一组斜坡信号的电平大小；所述第二差分输入对电路用于接收所述像素高增益信号和所述第二组斜坡信号，并比较所述像素高增益信号和所述第二组斜坡信号的电平大小。
10.根据权利要求9所述的图像传感器，其特征在于，所述第一差分输入对电路和所述第二差分输入对电路均包括：第一隔直电容、第二隔直电容、第一输入放大管、第二输入放大管、第一开关管和第二开关管；
所述第一隔直电容的一端与所述斜坡发生器的输出端相连，所述第一隔直电容的另一端与所述第一输入放大管的栅极和所述第一开关管的漏极相连；所述第二隔直电容的一端与所述像素单元的输出端相连，所述第二隔直电容的另一端与所述第二输入放大管的栅极和所述第二开关管的漏极相连；所述第一输入放大管的漏极和所述第一开关管的源极相连；所述第二输入放大管的漏极和所述第二开关管的源极相连，所述第一开关管和所述第二开关管的栅极分别与所述时序控制器的输出端相连。
CN202010790220.4A 2020-08-07 2020-08-07 一种图像传感器 Active CN111901542B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010790220.4A CN111901542B (zh) 2020-08-07 2020-08-07 一种图像传感器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010790220.4A CN111901542B (zh) 2020-08-07 2020-08-07 一种图像传感器

Publications (2)

Publication Number Publication Date
CN111901542A true CN111901542A (zh) 2020-11-06
CN111901542B CN111901542B (zh) 2023-02-17

Family

ID=73246843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010790220.4A Active CN111901542B (zh) 2020-08-07 2020-08-07 一种图像传感器

Country Status (1)

Country Link
CN (1) CN111901542B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114222082A (zh) * 2022-01-27 2022-03-22 西安理工大学 一种高动态cmos图像传感器及其工作方法
CN115209067A (zh) * 2021-04-13 2022-10-18 格科微电子（上海）有限公司 一种高动态图像传感器实现方法和高动态图像传感器

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101309348A (zh) * 2007-05-17 2008-11-19 索尼株式会社 图像拾取电路、传感器和图像拾取装置
CN103686004A (zh) * 2013-12-11 2014-03-26 格科微电子（上海）有限公司 列并行模数转换器、像素感光值输出方法及cmos图像传感器
CN106165401A (zh) * 2014-04-16 2016-11-23 索尼公司 成像元件、增益控制方法、程序和电子设备
CN108353139A (zh) * 2015-11-06 2018-07-31 Ams 传感器比利时股份有限公司 模数转换和模数转换的方法
US20180302578A1 (en) * 2017-04-13 2018-10-18 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
CN109040633A (zh) * 2018-11-02 2018-12-18 上海晔芯电子科技有限公司 具有增益补偿的hdr图像传感器、读出电路及方法
WO2019050606A1 (en) * 2017-09-08 2019-03-14 Microsoft Technology Licensing, Llc FLIGHT TIME SENSOR READING CIRCUIT
US10356351B1 (en) * 2018-02-07 2019-07-16 Omnivision Technologies, Inc. Image sensor with dual conversion gain readout
US20190222780A1 (en) * 2018-01-16 2019-07-18 Omnivision Technologies, Inc. Dual conversion gain high dynamic range image sensor readout circuit memory storage structure
US20200099879A1 (en) * 2018-09-21 2020-03-26 SK Hynix Inc. Analog-to-digital conversion (adc) circuit and cmos image sensor including the same
CN111372019A (zh) * 2020-03-10 2020-07-03 成都微光集电科技有限公司 一种使用提高增益adc的图像传感器读出电路及读出方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101309348A (zh) * 2007-05-17 2008-11-19 索尼株式会社 图像拾取电路、传感器和图像拾取装置
CN103686004A (zh) * 2013-12-11 2014-03-26 格科微电子（上海）有限公司 列并行模数转换器、像素感光值输出方法及cmos图像传感器
CN106165401A (zh) * 2014-04-16 2016-11-23 索尼公司 成像元件、增益控制方法、程序和电子设备
CN108353139A (zh) * 2015-11-06 2018-07-31 Ams 传感器比利时股份有限公司 模数转换和模数转换的方法
US20180302578A1 (en) * 2017-04-13 2018-10-18 Omnivision Technologies, Inc. Dual conversion gain high dynamic range readout for comparator of double ramp analog to digital converter
WO2019050606A1 (en) * 2017-09-08 2019-03-14 Microsoft Technology Licensing, Llc FLIGHT TIME SENSOR READING CIRCUIT
US20190222780A1 (en) * 2018-01-16 2019-07-18 Omnivision Technologies, Inc. Dual conversion gain high dynamic range image sensor readout circuit memory storage structure
US10356351B1 (en) * 2018-02-07 2019-07-16 Omnivision Technologies, Inc. Image sensor with dual conversion gain readout
US20200099879A1 (en) * 2018-09-21 2020-03-26 SK Hynix Inc. Analog-to-digital conversion (adc) circuit and cmos image sensor including the same
CN109040633A (zh) * 2018-11-02 2018-12-18 上海晔芯电子科技有限公司 具有增益补偿的hdr图像传感器、读出电路及方法
CN111372019A (zh) * 2020-03-10 2020-07-03 成都微光集电科技有限公司 一种使用提高增益adc的图像传感器读出电路及读出方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张鹤玖等: "一种用于时延积分CMOS图像传感器的10 bit全差分双斜坡模数转换器", 《电子与信息学报》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115209067A (zh) * 2021-04-13 2022-10-18 格科微电子（上海）有限公司 一种高动态图像传感器实现方法和高动态图像传感器
CN114222082A (zh) * 2022-01-27 2022-03-22 西安理工大学 一种高动态cmos图像传感器及其工作方法

Also Published As

Publication number Publication date
CN111901542B (zh) 2023-02-17

Similar Documents

Publication Publication Date Title
US9288415B2 (en) Solid-state imaging apparatus and imaging system
US7326903B2 (en) Mixed analog and digital pixel for high dynamic range readout
JP5858695B2 (ja) 固体撮像装置及び固体撮像装置の駆動方法
US7825975B2 (en) Imaging array with improved dynamic range
CN110190852B (zh) 一种高速比较器及其形成的模数转换器和读出电路
KR101619480B1 (ko) 다중 플로팅 확산 영역을 갖는 단위 픽셀 및 이를 포함한 이미지 센서
CN111787250B (zh) 比较器电路、图像感测装置及方法
US10811448B2 (en) Solid-state imaging device
JP2013026904A (ja) 固体撮像装置
US11516421B2 (en) Solid-state imaging device
WO2021197454A1 (en) Fast multi-sampling in image sensors
CN111901542B (zh) 一种图像传感器
Lim et al. A low noise CMOS image sensor with a 14-bit two-step single-slope ADC and a column self-calibration technique
US10834353B2 (en) Image sensor and control method therefor, and image capturing apparatus
CN115379146B (zh) 读出电路及读取方法、图像传感器
US20240214705A1 (en) Image sensor including analog-to-digital converter and ramp voltage generator
CN111343397B (zh) 数字双重取样电路
US20230282654A1 (en) Photoelectric conversion device
WO2023110455A1 (en) Voltage ramp generator with low-noise offset injection
CN115550572A (zh) 尾电流电路、像素模组、像素阵列及图像传感器
CN117750238A (zh) 比较器、读出电路及图像传感器
CN115550582A (zh) 一种图像传感器的读出系统、读出方法和图像传感器
CN114979526A (zh) 图像传感器读出电路
CN117425095A (zh) 一种比较电路、读出电路、图像传感器及时序控制方法
CN117641146A (zh) 采样保持电路、读出电路及cmos图像传感器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant