CN111886703A - 量子点量子比特装置的自适应编程 - Google Patents

Abstract

本公开的实施例提供了实现量子点量子比特装置的自适应编程的量子电路组合件。示例量子电路组合件包括：量子电路部件，所述量子电路部件包括量子点量子比特装置；以及耦合到量子电路部件的控制逻辑。控制逻辑配置成通过迭代以下序列来自适应地对量子点量子比特装置进行编程：将一个或多个信号施加到量子点量子比特装置，确定量子点量子比特装置的至少一个量子比特的状态，以及使用所确定的状态来修改在下一迭代中要施加到量子点量子比特装置的信号。以这种方式，可以微调信号，以实现量子点量子比特装置中的（一个或多个）量子比特被设置成期望状态的更高概率。

Description

量子点量子比特装置的自适应编程

相关申请的交叉参考

本申请要求2018年6月25号提交的标题为“ADAPTIVE PROGRAMMING OF QUANTUM DOTQUBIT DEVICES”的美国非临时专利申请第16/016840号的优先权的权益，其通过引用以其整体结合在本文中。

技术领域

本公开一般涉及量子计算的领域。

背景技术

量子计算是指与使用量子力学现象来操纵数据的计算系统相关的研究领域。这些量子力学现象（诸如叠加（其中量子变量可同时以多个不同状态存在）和纠缠（其中多个量子变量具有相关状态，而不管它们之间在空间或时间上的距离））在经典计算世界中不具有相似物，并且因此不能用经典计算装置来实现。

量子计算机使用所谓的量子位（quantum bit），其被称为量子比特（qubit）（术语“位（bit）”和“量子比特”两者经常可互换地指它们保持的值以及存储所述值的实际装置）。类似于经典计算机的位，在任何给定时间，量子比特可以是0或1。然而，与经典计算机的位相反，量子比特也可以同时是0和1，这是量子态的叠加（独特的量子力学现象）的结果。纠缠也贡献于量子比特的独特性质，因为对量子处理器的输入数据可在纠缠量子比特之间传播开，从而允许对该数据的操纵也被传播开：将输入数据提供给一个量子比特导致该数据被共享给第一个量子比特与之纠缠的其他量子比特。

设计量子电路是重要的任务，因为在此类电路中独特的量子力学现象导致了在经典的非量子电路中从来不须处理的独特考虑，诸如例如采取预防措施来保护量子比特免于退相干（decoherence）使得它们可留在其信息保持状态中足够久以执行必需的计算并读出结果，以及在低温下操作的能力。这是为什么与完善建立并充分研究的经典计算机相比，量子计算仍然处于其初期，其中固态量子处理器中的量子比特的最高数量当前低于100。随着需要量子电路的应用增长，对具有改进的性能的量子电路组合件的需要也增长。

附图说明

通过结合附图的以下详细描述，将容易理解实施例。为了促进本描述，类似的参考标号表示类似的结构元件。在附图的图中，作为示例并且不是作为限制来示出实施例。

图1-3是根据本公开的一些实施例的实现量子点量子比特的示例量子点量子比特装置的截面视图。

图4-6是根据本公开的一些实施例的可以在量子点量子比特装置中使用的量子阱堆叠（quantum well stack）的各种示例的截面视图。

图7-13示出了根据本公开的一些实施例的可以在量子点量子比特装置中使用的示例基底/鳍布置。

图14提供了根据本公开的一些实施例的配置成实现量子点量子比特装置的自适应编程的量子电路组合件的示意性图示。

图15提供了根据本公开的一些实施例的数据处理系统的示意性图示，所述数据处理系统配置成实现量子点量子比特装置的自适应编程的至少部分。

图16提供了根据本公开的一些实施例的量子点量子比特装置的自适应编程的示例方法的流程图。

图17A和17B是根据本公开的一些实施例的晶圆和管芯的顶视图，所述晶圆和管芯可以包括配置成实现量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个。

图18是根据本公开的一些实施例的装置组合件的截面侧视图，所述装置组合件可以包括配置成实现量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个。

图19是根据本公开的一些实施例的示例量子计算装置的框图，所述示例量子计算装置可以包括配置成实现量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个。

具体实施方式

概述

如上面简要描述的，量子计算或量子信息处理指与使用量子力学现象来存储和操纵数据的计算系统相关的研究领域。量子力学现象的一个示例是量子叠加原理，其断言可将任何两个或更多个量子态加在一起（即，叠加）以产生另一有效量子态，并且可将任何量子态表示为两个或更多个其他不同状态的和。量子纠缠是量子力学现象的另一示例。纠缠指生成或使得粒子或量子位的群组以这样的方式相互作用，使得一个粒子的状态变得与其他粒子的状态缠结。此外，不能独立地描述每个量子比特的量子态。替代地，量子态是针对纠缠的粒子的群组作为整体给出的。例如，两个纠缠的量子比特可以由4个量子态的叠加来表示，并且N个纠缠的量子比特可以由2^N个量子态的叠加来表示。量子力学现象的又一示例有时被描述为“坍缩”，因为它断言当我们观察（测量）量子比特时，我们不可避免地改变它们的属性，因为一旦被观察到，量子比特停止处于叠加或纠缠的状态（即，通过试图确定关于粒子的任何事物，我们使它们的状态坍缩）并且坍缩到2^N个量子态中的一个。

简单地说，叠加假定给定的量子比特可同时处于两种状态；纠缠假定两个量子比特可以是相关的，因为它们能够立即协调它们的状态，而不管它们之间在空间和时间上的距离，以至于以4个状态的叠加存在，或者在N个量子比特的情况下以2^N个量子态的叠加存在；并且坍缩假定当人观察量子比特时，人不可避免地改变该量子比特的状态以及它与其他量子比特的纠缠。这些独特的现象使量子计算机中的数据操纵与经典计算机（即，使用经典物理学的现象的计算机）中的数据操纵显著不同。因此，工业和学术界都继续关注于寻找其功能性可以接近理论上设计的量子比特的预期功能性的新的和改进的物理系统。迄今为止已经探索的用于实现量子比特的物理系统包括例如量子点量子比特装置、超导装置、单俘获离子装置、光子极化装置等。为了指示这些装置实现量子比特，有时这些装置被称为量子比特，例如量子点量子比特、超导量子比特等。

量子点量子比特装置是用于构建量子计算机的有前景的候选，因为它们可以使用前沿装置制造商的现有工艺工具来制造。量子点量子比特装置的操作通常以量子比特的初始化开始，对量子比特进行编程的过程包括将一个或多个信号施加到量子点量子比特装置的各种栅极以将不同的量子比特设置成期望的初始量子态。在量子点量子比特装置的上下文中，量子比特的状态指自旋状态，即自旋分量的两个允许值中的一个（即两个允许的自旋状态中的一个，例如自旋向上状态或自旋向下状态）。量子点量子比特的自旋状态良好地映射到逻辑量子比特，因为所述状态的测量结果坍缩成两个可能值中的一个——自旋向上或自旋向下。这样的操作的一个挑战在于，由于量子点量子比特的脆弱性质，预期导致期望的量子比特状态的信号施加不总是引起量子比特被设置成那些期望状态。这可能引起被执行以操作量子比特的过程的进一步后续的错误和不确定性，并且可能甚至损害整个操作。

本公开的实施例提供了实现量子点量子比特装置的自适应编程的量子电路组合件。示例量子电路组合件包括：量子电路部件，所述量子电路部件包括量子点量子比特装置（可以与术语“量子点量子比特”可互换地使用的术语）；以及耦合到量子电路部件的控制逻辑。控制逻辑配置成通过迭代（即，执行多次）以下序列来自适应地对量子点量子比特装置进行编程：将一个或多个信号施加到量子点量子比特装置，确定量子点量子比特装置的至少一个量子比特的状态（或一个或多个量子比特中的每个量子比特的状态）以及使用所确定的（一个或多个）状态来修改在下一迭代中要施加到量子点量子比特装置的信号。以这种方式，可以微调信号，以实现量子点量子比特装置中的（一个或多个）期望的量子比特被最终设置成期望状态的更高概率。在一些实施例中，控制逻辑可以配置成实现机器学习和其他预测性方法以逐渐地调节施加到量子点量子比特装置的信号。用于初始化量子点量子比特装置的这样的方法的优点可以包括量子比特的操作期间的减少的错误率、改进的调谐以及加速初始化过程的能力。

在各种实施例中，实现如本文所描述的量子点量子比特装置的自适应编程的量子电路组合件可以用于实现与量子集成电路（IC）关联的部件。此类部件可以包括安装在量子IC上或嵌入在量子IC中的那些部件，或者连接到量子IC的那些部件。取决于与集成电路关联的部件，量子IC可以是模拟的或数字的，并且可以在量子系统内的或与量子系统关联的多种应用（诸如，例如量子处理器、量子放大器、量子传感器等）中使用。可以采用集成电路作为用于在量子系统中执行一个或多个相关功能的芯片集的一部分。

虽然本文参考量子点量子比特提供了描述，但是本公开的至少一些教导可以可适用于任何量子比特的实现，例如包括不同于量子点量子比特的自旋量子比特和/或包括不同于自旋量子比特的量子比特，其可以实现如本文所描述的自适应编程，所有所述实现都在本公开的范围内。在一些实施例中，本文描述的量子电路装置组合件可以在混合半导-超导量子电路中使用。

在以下详细描述中，对附图进行参考，附图形成详细描述的一部分并且在其中通过说明的方式示出可以实践的实施例。要理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑改变。因此，将不以限制性意义进行以下详细描述。

在附图中，可以用精确的直角和直线示出本文描述的各种装置和组合件的示例结构的一些示意性图示，但是要理解，此类示意性图示可能不反映现实生活工艺限制，当使用例如扫描电子显微镜（SEM）图像或透射电子显微镜（TEM）图像检查本文描述的结构中的任何结构时，现实生活工艺限制可能使特征看起来不那么“理想”。在真实结构的此类图像中，可能处理缺陷也可以是可见的，诸如，例如逐渐变细的（tapered）通孔或其他开口，角的无意圆化或不同材料层的厚度的变化，结晶区内的偶然的螺旋、边缘或组合位错，和/或单个原子或原子簇的偶尔位错缺陷。

可以以最有助于理解所要求权利的主题的方式依次将各种操作描述为多个分立动作或操作。然而，描述的顺序不应该被解释为暗示这些操作必须是顺序相关的。特别地，可以不按呈现的顺序执行这些操作。可以按与所描述的实施例不同的顺序执行所描述的操作。可以执行各种附加操作，和/或在附加实施例中可以省略所描述的操作。

为了本公开的目的，短语“A和/或B”意味着（A）、（B）或（A和B）。为了本公开的目的，短语“A、B和/或C”意味着（A）、（B）、（C）、（A和B）、（A和C）、（B和C）、或（A、B和C）。术语“在...之间”在参考测量范围使用时包括测量范围的端点。如本文所使用的，符号“A/B/C”意味着（A）、（B）和/或（C）。

描述使用短语“在一实施例中”或“在实施例中”，其可以各自指相同或不同实施例中的一个或多个实施例。此外，如相对于本公开的实施例使用的术语“包括（comprising、including）”、“具有”等等是同义的。本公开可以使用基于透视的描述，例如“在…上方”，“在…下”，“顶部”，“底部”和“侧面”；此类描述用于促进讨论，并且不意图限制所公开实施例的应用。附图不一定按比例绘制。除非以其他方式指定，使用序数形容词“第一”、“第二”和“第三”等来描述共同的对象，仅仅指示相似对象的不同实例被引用，并且不意图暗示那样描述的对象必须在时间上、空间上、在排序中或以任何其他方式处于给定的序列中。

如本文使用的术语“在......上面”、“在......下方”、“在......之间”和“在......上”指一个材料层或部件相对于其他层或部件的相对位置。例如，布置在另一层上面或下方的一个层可以直接与另一层接触，或者可以具有一个或多个中间层。此外，布置在两个层之间的一个层可以直接与两个层接触，或者可以具有一个或多个中间层。相反，在第二层“上”的第一层与该第二层直接接触。类似地，除非以其他方式明确陈述，布置在两个特征之间的一个特征可以与相邻特征直接接触，或者可以具有一个或多个中间层。

在以下详细描述中，将使用由本领域技术人员通常采用以将他们的工作的实质传达给本领域其他技术人员的术语来描述说明性实现的各种方面。例如，术语“氧化物”、“碳化物”、“氮化物”等指分别含有氧、碳、氮等的化合物。术语“基本上”、“靠近”、“近似”、“接近”和“大约”一般指基于如本文所描述的或如本领域中已知的特定值的上下文在目标值的+/- 20％内。类似地，指示各种元件的取向的术语，诸如例如“垂直”、“平行”或元件之间的任何其他角度，一般指基于如本文所描述的或如本领域中已知的特定值的上下文在目标值的+/- 5-10％内。

此外，虽然本公开可以包括对微波信号的引用，但这仅因为当前量子比特被设计成与此类信号一起工作而进行，因为在微波范围中的能量高于在量子比特通常以之操作的温度下的热激发。此外，用于微波的控制和测量的技术是公知的。由于这些原因，量子比特的典型频率在1-10 GHz范围中，例如在4-10 GHz范围中，以便高于热激发，但是足够低以易于微波工程。然而，有利地，因为量子比特的激发能量由电路元件控制，所以量子比特可设计成具有任何频率。因此，一般地，量子比特可以设计成用其他电磁谱范围中的信号来操作，并且本公开的实施例可以被相应地修改。所有这些备选实现在本公开的范围内。

具有量子点量子比特的示例量子电路部件

量子点量子比特装置可以使得能够在量子计算装置中形成量子点以充当量子位（即，充当“量子点量子比特”或简单地“量子比特”）。一种类型的量子点量子比特装置包括具有基底、延伸远离基底的鳍（其中鳍包括量子阱层）以及布置在鳍上的一个或多个栅极的装置。在这样的装置中形成的量子点可以在x方向上受一个或多个栅极约束，在y方向上受鳍约束，并且在z方向上受量子阱层约束，如本文详细讨论的。不像量子点形成和操纵的先前方法，具有鳍的量子点量子比特装置提供量子点的强空间定位（并且因此提供对量子点相互作用和操纵的良好控制）、被包括在装置中的量子点的数量的良好可缩放性和/或在进行到量子点量子比特装置的电连接以将量子点量子比特装置集成在更大的计算装置中时的设计灵活性。因此，这是在本文中被描述为可以被包括在量子电路部件中的装置的示例的类型的量子点量子比特装置，所述量子电路部件可以用根据本公开的各种实施例的自适应编程技术来实现。

图1-3是根据各种实施例的实现量子点量子比特的示例量子点量子比特装置100的截面视图。特别地，图2示出了沿图1的A-A截面截取的量子点量子比特装置100（而图1示出了沿图2的C-C截面截取的量子点量子比特装置100），并且图3示出了沿图1的B-B截面截取的量子点量子比特装置100（而图1示出了沿图3的D-D截面截取的量子点量子比特装置100）。尽管图1指示通过鳍104-1截取图2中示出的截面，但是通过鳍104-2截取的相似截面可以是等同的，并且因此图1-3的讨论一般指“鳍104”。

如本文所描述的实现量子点量子比特装置的自适应编程的量子电路组合件的量子电路部件可以包括量子点量子比特装置100中的一个或多个。

如图1-3中示出的，量子点量子比特装置100可以包括基底102和延伸远离基底102的多个鳍104。基底102和鳍104可以包括以多种方式中的任何方式在基底102和鳍104之间分布的半导体衬底和量子阱堆叠（图1-3中未示出，但是下面参考半导体衬底144和量子阱堆叠146讨论）。基底102可以包括半导体衬底中的至少一些，并且鳍104可以各自包括量子阱堆叠的量子阱层（下面参考图4-6的量子阱层152讨论）。下面参考图7-13的基底鳍布置158讨论基底/鳍布置的示例。

尽管在图1-3中仅示出了两个鳍104-1和104-2，但是这仅仅是为了易于说明，并且在量子点量子比特装置100中可以包括多于两个鳍104。在一些实施例中，被包括在量子点量子比特装置100中的鳍104的总数是偶数，其中鳍104被组织成包括一个活动鳍104和一个读取鳍104的对，如下面详细讨论的。当量子点量子比特装置100包括多于两个鳍104时，鳍104可以成对地布置成行（例如，总共2N个鳍可以布置成1×2N行或2×N行）或者成对地布置在更大的阵列中（例如，总共2N个鳍可以布置为4×N/2阵列、6×N/3阵列等）。为了易于说明，本文的讨论将主要集中在单对鳍104上，但是本公开的所有教导适用于具有更多鳍104的量子点量子比特装置100。

如上面记录的，鳍104中的每个鳍可以包括量子阱层（图1-3中未示出，但是下面参考量子阱层152讨论）。被包括在鳍104中的量子阱层可以垂直于z方向布置，并且可以提供这样的层，在该层中可以形成二维电子气（2DEG）以使得在量子点量子比特装置100的操作期间能够生成量子点，如下面进一步详细讨论的。量子阱层本身可以提供对鳍104中的量子点的z位置的几何约束，并且鳍104（并且因此量子阱层）在y方向上的有限范围可以提供对鳍104中的量子点的y位置的几何约束。为了控制在鳍104中量子点的x位置，可以将电压施加到布置在鳍104上的栅极以调整在x方向上沿鳍104的能量剖面（energy profile），并且由此约束量子阱内的量子点的x位置（下面参考栅极106/108详细讨论）。鳍104的尺寸可以采取任何适合的值。例如，在一些实施例中，鳍104可以各自具有在10和30纳米之间的宽度162。在一些实施例中，鳍104可以各自具有在200和400纳米之间（例如，在250和350纳米之间，或等于300纳米）的高度164。

如图1和3中示出的，鳍104可以平行布置，并且可以被绝缘材料128间隔开，所述绝缘材料128可以布置在鳍104的相对面上。绝缘材料128可以是电介质材料，诸如氧化硅。例如，在一些实施例中，鳍104可以被间隔开在100和250微米之间的距离160。

多个栅极可以布置在鳍104中的每个鳍上。在图2中示出的实施例中，三个栅极106和两个栅极108示出为分布在鳍104的顶部上。该特定数量的栅极仅仅是说明性的，并且可以使用任何适合数量的栅极。此外，如图2中示出的栅极的栅极的多个群组可以布置在鳍104上。

如图2中示出的，栅极108-1可以布置在栅极106-1与栅极106-2之间，并且栅极108-2可以布置在栅极106-2与栅极106-3之间。栅极106/108中的每个栅极可以包括栅极电介质114。在图2中示出的实施例中，所有栅极106/108的栅极电介质114由栅极电介质材料的共同层提供。在其他实施例中，栅极106/108中的每个栅极的栅极电介质114可以由栅极电介质114的单独部分提供。在一些实施例中，栅极电介质114可以是多层栅极电介质（例如，具有用于改进鳍104与对应的栅极金属之间的界面的多种材料）。栅极电介质114可以是例如氧化硅、氧化铝或高k电介质，例如氧化铪。更一般地，栅极电介质114可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌之类的元素。可以在栅极电介质114中使用的材料的示例可以包括但不限于氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、氧化锆、锆硅氧化物、氧化钽、氧化钛、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、氧化钇、氧化铝、氧化钽、钽硅氧化物、铅钪钽氧化物和铌酸铅锌。在一些实施例中，可以对栅极电介质114执行退火工艺以改进栅极电介质114的质量。

栅极106中的每个栅极可以包括栅极金属110和硬掩模116。硬掩模116可以由氮化硅、碳化硅或另一适合的材料形成。栅极金属110可以布置在硬掩模116和栅极电介质114之间，并且栅极电介质114可以布置在栅极金属110和鳍104之间。为了易于说明，在图2中仅标记了硬掩模116的一个部分。在一些实施例中，栅极金属110可以是超导体，诸如铝、氮化钛（例如，经由原子层沉积而沉积的）或铌钛氮化物。在一些实施例中，硬掩模116可以不存在于量子点量子比特装置100中（例如，如下面所讨论的，可以在处理期间去除硬掩模，如硬掩模116）。栅极金属110的侧面可以基本上是平行的，如图2中示出的，并且绝缘间隔体134可以布置在栅极金属110和硬掩模116的侧面上。如图2中示出的，间隔体134可以越靠近鳍104越厚，并且越远离鳍104越薄。在一些实施例中，间隔体134可具有凸形形状。间隔体134可以由任何适合的材料形成，诸如掺杂碳的氧化物、氮化硅、氧化硅、或者其他碳化物或氮化物（例如，碳化硅、掺杂碳的氮化硅和氧氮化硅）。栅极金属110可以是任何适合的金属，诸如氮化钛。

栅极108中的每个栅极可以包括栅极金属112和硬掩模118。硬掩模118可以由氮化硅、碳化硅或另一适合的材料形成。栅极金属112可以布置在硬掩模118和栅极电介质114之间，并且栅极电介质114可以布置在栅极金属112和鳍104之间。在图2中示出的实施例中，硬掩模118可以在硬掩模116上面（以及在栅极106的栅极金属110上面）延伸，而在其他实施例中，硬掩模118可以不在栅极金属110上面延伸。在一些实施例中，栅极金属112可以是与栅极金属110不同的金属；在其他实施例中，栅极金属112和栅极金属110可以具有相同的材料组成。在一些实施例中，栅极金属112可以是超导体，诸如铝、氮化钛（例如，经由原子层沉积而沉积的）或铌钛氮化物。在一些实施例中，硬掩模118可以不存在于量子点量子比特装置100中（例如，如下面所讨论的，可以在处理期间去除硬掩模，如硬掩模118）。

栅极108可以在栅极106-1和栅极106-3的侧面上的邻近的隔离物134之间延伸，如图2中示出的，在一些实施例中，栅极金属112可以在栅极106-1和栅极106-3的侧面上的隔离物134之间延伸，因此，栅极金属112可以具有与隔离物134的形状基本上互补的形状，如所示出的。在一些实施例中，其中栅极电介质114不是在栅极108和栅极106之间共同共享的层，而是改为分开沉积在间隔体134之间的鳍104上（例如，如下面参考图40-44所讨论的），栅极电介质114可以至少部分地向上延伸在间隔体134的侧面，并且栅极金属112可以在间隔体134上的栅极电介质114的部分之间延伸。栅极金属112像栅极金属110一样可以是任何适合的金属，诸如氮化钛。

栅极106/108的尺寸可以采取任何适合的值。例如，在一些实施例中，栅极金属110的z高度166可以在40与75纳米之间（例如，近似50纳米）；栅极金属112的z高度可以在相同的范围中。在实施例（如图2中示出的实施例）中，栅极金属112的z高度可以大于栅极金属110的z高度。在一些实施例中，栅极金属110的长度168（即，在x方向上）可以在20与40纳米之间（例如，30纳米）。在一些实施例中，栅极106中的相邻栅极之间的距离170（例如，如在x方向上从一个栅极106的栅极金属110到相邻栅极106的栅极金属110所测量的，如图2中示出的）可以在40和60纳米之间（例如，50纳米）。在一些实施例中，间隔体134的厚度172可以在1和10纳米之间（例如，在3和5纳米之间、在4和6纳米之间、或在4和7纳米之间）。栅极金属112的长度（即，在x方向上）可以取决于栅极106和间隔体134的尺寸，如图2中示出的。如图1中指示的，一个鳍104上的栅极106/108可以在绝缘材料128上面延伸超过它们相应的鳍104并朝向另一鳍104，但是可以通过中间绝缘材料130与它们的配对栅极隔离。

如图2中示出的，栅极106和108可以在x方向上沿鳍104交替地布置。在量子点量子比特装置100的操作期间，可以将电压施加到栅极106/108以调整鳍104中的量子阱层（未示出）中的势能，以创建变化深度的量子阱，在所述量子阱中可以形成量子点142。为了易于说明，在图2和图3中用参考标号来标记仅一个量子点142，但是在每个鳍104中五个量子点被指示为虚线圆，形成可以被称为“量子点阵列”的阵列。图2中的量子点142的位置不意图指示量子点142的特定几何定位。间隔体134本身可以提供在量子阱层中在栅极106/108下方的量子阱之间的“无源”势垒，并且施加到栅极106/108中的不同栅极的电压可以调整量子阱层中在栅极106/108下方的势能；降低势能可以形成量子阱，而增加势能可以形成量子势垒。

鳍104可以包括掺杂区140，其可以充当量子点量子比特装置100的电荷载流子的贮存器。例如，n型掺杂区140可以为电子型量子点142供应电子，并且p型掺杂区140可以为空穴型量子点142供应空穴。在一些实施例中，界面材料141可以布置在掺杂区140的表面处，如所示出的。界面材料141可以促进导电接触（例如，导电通孔136，如下面讨论的）和掺杂区140之间的电耦合。界面材料141可以是任何适合的材料；例如，在其中掺杂区140包括硅的实施例中，界面材料141可以包括硅化镍。

本文公开的量子点量子比特装置100可以用于形成电子型或空穴型量子点142。注意，施加到栅极106/108以形成量子阱/势垒的电压的极性取决于在量子点量子比特装置100中使用的电荷载流子。在其中电荷载流子是电子（并且因此量子点142是电子型量子点）的实施例中，施加到栅极106/108的充足负电压可以增加栅极106/108下方的势垒，并且施加到栅极106/108的充足正电压可以降低栅极106/108下方的势垒（由此形成势阱，在所述势阱中可以形成电子型量子点142）。在其中电荷载流子是空穴（并且因此量子点142是空穴型量子点）的实施例中，施加到栅极106/108的充足正电压可以增加栅极106/108下方的势垒，并且施加到栅极106和108的充足负电压可以降低栅极106/108下方的势垒（由此形成势阱，在所述势阱中可以形成空穴型量子点142）。本文公开的量子点量子比特装置100可以用于形成电子型或空穴型量子点。

可以将电压单独地施加到栅极106和108中的每个栅极，以调整栅极106和108下方的量子阱层中的势能，并且由此控制栅极106和108中的每个栅极下方的量子点142的形成。此外，在栅极106和108中的不同栅极下方的相对势能剖面允许量子点量子比特装置100调谐在相邻栅极下方的量子点142之间的势相互作用。例如，如果两个相邻量子点142（例如，在栅极106下方的一个量子点142和在栅极108下方的另一量子点142）仅通过短势垒分离，则相比于如果它们通过更高的势垒分离，两个量子点142可以更强烈地相互作用。由于可以通过调整相应栅极106/108上的电压来调整每个栅极106/108下方的势阱的深度/势垒的高度，因此可以调整相邻栅极106/108之间的势差，并且从而调谐相互作用。

在一些应用中，栅极108可以用作柱塞栅极（plunger gate）以使得能够在栅极108下方形成量子点142，而栅极106可以用作势垒栅极以调整在相邻栅极108下方形成的量子点142之间的势垒。在其他应用中，栅极108可以用作势垒栅极，而栅极106用作柱塞栅极。在其他应用中，量子点142可以形成在所有栅极106和108下方，或者形成在栅极106和108的任何期望子集下方。

导电通孔和线可以与栅极106/108进行接触，并且接触到掺杂区140，以使得能够在期望的位置中进行到栅极106/108和掺杂区140的电连接。如图1-3中示出的，栅极106可以延伸远离鳍104，并且导电通孔120可以接触栅极106（并且在图2中以虚线绘制以指示它们的位置在附图平面后面）。导电通孔120可以延伸穿过硬掩模116和硬掩模118以接触栅极106的栅极金属110。栅极108可以延伸远离鳍104，并且导电通孔122可以接触栅极108（在图2中也以虚线绘制以指示它们的位置在附图平面后面）。导电通孔122可以延伸穿过硬掩模118以接触栅极108的栅极金属112。导电通孔136可以接触界面材料141，并且可以由此与掺杂区140进行电接触。量子点量子比特装置100可以包括另外的导电通孔和/或线（未示出），以如期望的那样来进行到栅极106/108和/或掺杂区140的电接触。

在操作期间，可以将偏置电压施加到掺杂区140（例如，经由导电通孔136和界面材料141）以使电流流过掺杂区140。当掺杂区140被掺杂有n型材料时，此电压可以是正的；当掺杂区140被掺杂有p型材料时，此电压可以是负的。此偏置电压的量值可以采取任何适合的值（例如，在0.25伏特和2伏特之间）。

导电通孔120、122和136可以通过绝缘材料130与彼此电隔离。绝缘材料130可以是任何适合的材料，诸如层间电介质（ILD）。绝缘材料130的示例可以包括氧化硅、氮化硅、氧化铝和/或氧氮化硅。如集成电路制造领域中已知的，导电通孔和线可以在迭代工艺中形成，在所述迭代工艺中结构的层形成在彼此的顶部上。在一些实施例中，导电通孔120/122/136可以在其最宽点具有20纳米或更大（例如30纳米）的宽度，以及80纳米或更大（例如100纳米）的间距。在一些实施例中，被包括在量子点量子比特装置100中的导电线（未示出）可以具有100纳米或更大的宽度，以及100纳米或更大的间距。图1-3中示出的导电通孔的特定布置仅是说明性的，并且可以实现任何电布线布置。

如上面所讨论的，鳍104-1的结构可以与鳍104-2的结构相同；类似地，鳍104-1上的栅极106/108的构造可以与鳍104-2上的栅极106/108的构造相同。鳍104-1上的栅极106/108可以由平行鳍104-2上的对应栅极106/108镜像得到，并且绝缘材料130可以将不同鳍104-1和104-2上的栅极106/108分离。特别地，在鳍104-1中（在栅极106/108下方）形成的量子点142可以具有在鳍104-2中（在对应栅极106/108下方）的配对量子点142。在一些实施例中，鳍104-1中的量子点142在这些量子点142充当量子比特并且被控制（例如，通过施加到鳍104-1的栅极106/108的电压）以执行量子计算的意义上，可以被用作“活动”量子点。鳍104-2中的量子点142在这些量子点142可以通过检测由鳍104-1中的量子点142中的电荷所生成的电场来感测鳍104-1中的量子点142的量子态，并且可以将鳍104-1中的量子点142的量子态转换成可以由鳍104-2上的栅极106/108检测的电信号的意义上，可以用作“读取”量子点。鳍104-1中的每个量子点142可以由鳍104-2中的其对应量子点142读取。因此，量子点量子比特装置100实现量子计算和读取量子计算的结果的能力两者。

尽管在图1-3中没有具体示出，但是量子点量子比特装置100可以进一步包括一个或多个累积栅极，所述一个或多个累积栅极用于在量子阱区域中在具有量子点的区域和贮存器（诸如例如掺杂区140）之间形成2DEG，如先前所描述的，所述掺杂区140可以充当量子点量子比特装置100的电荷载流子的贮存器。使用此类累积栅极可以允许减少与要在其中形成量子点的区域相邻的区域中的电荷载流子的数量，使得可将单个电荷载流子从贮存器转移到量子点阵列中。在各种实施例中，可以在要形成量子点的区域的任一侧上实现累积栅极。

尽管在图1-3中也没有具体示出，但是量子点量子比特装置100的一些实现进一步包括或耦合到用于量子点中的电荷载流子的自旋操纵的磁场源。在各种实施例中，例如微波传输线或具有脉冲栅极的一个或多个磁体可以用作磁场源。一旦通过确保期望数量的电荷载流子存在于每个量子点中并确保这些电荷载流子的初始自旋来初始化量子点阵列，就可以用单自旋或自旋对或可能的更大数量的自旋来执行自旋操纵。在一些实施例中，可以使用与旋转磁场（垂直于其静态场）的电子自旋共振并且在与自旋翻转的跃迁能量共振时操纵单自旋。

如上面讨论的，量子点量子比特装置100的基底102和鳍104可以由半导体衬底144和布置在半导体衬底144上的量子阱堆叠146形成。量子阱堆叠146可以包括量子阱层，在量子点量子比特装置100的操作期间，2DEG可以形成在所述量子阱层中。量子阱堆叠146可以采取多种形式中的任何形式，图4-6中示出了所述多种形式中的若干种形式。下面讨论的量子阱堆叠146中的各种层可以生长在半导体衬底144上（例如，使用外延工艺）。

图4是仅包括量子阱层152的量子阱堆叠146的截面视图。量子阱层152可以布置在半导体衬底144上，并且可以由这样的材料形成，使得在量子点量子比特装置100的操作期间，2DEG可以在量子阱层152中邻近量子阱层152的上表面形成。栅极106/108的栅极电介质114可以布置在量子阱层152的上表面上。在一些实施例中，图4的量子阱层152可以由本征硅形成，并且栅极电介质114可以由氧化硅形成；在这样的布置中，在量子点量子比特装置100的使用期间，2DEG可以在本征硅中在本征硅与氧化硅之间的界面处形成。在一些此类实施例中，本征硅可以是应变的，而在其他实施例中，本征硅可以不是应变的。图4的量子阱堆叠146中的层的厚度（即，z高度）可以采取任何适合的值。例如，在一些实施例中，量子阱层152（例如本征硅）的厚度可以在0.8微米与1.2微米之间。

图5是包括量子阱层152和势垒层154的量子阱堆叠146的截面视图。量子阱堆叠146可以布置在半导体衬底144上，使得势垒层154布置在量子阱层152和半导体衬底144之间。势垒层154可以提供量子阱层152和半导体衬底144之间的势垒。如上面参考图4所讨论的，图5的量子阱层152可以由这样的材料形成，使得在量子点量子比特装置100的操作期间，2DEG可以在量子阱层152中邻近量子阱层152的上表面形成。例如，在其中半导体衬底144由硅形成的一些实施例中，图5的量子阱层152可以由硅形成，并且势垒层154可以由硅锗形成。此硅锗的锗含量可以是20-80%（例如，30%）。图5的量子阱堆叠146中的层的厚度（即，z高度）可以采取任何适合的值。例如，在一些实施例中，势垒层154（例如，硅锗）的厚度可以在0和400纳米之间。在一些实施例中，量子阱层152（例如硅）的厚度可以在5和30纳米之间。

图6是包括量子阱层152和势垒层154-1以及缓冲层176和附加势垒层154-2的量子阱堆叠146的截面视图。量子阱堆叠146可以布置在半导体衬底144上，使得缓冲层176布置在势垒层154-1和半导体衬底144之间。缓冲层176可以由与势垒层154相同的材料形成，并且可以存在以俘获当其在半导体衬底144上生长时在此材料中形成的缺陷。在一些实施例中，缓冲层176可以在与势垒层154-1不同的条件（例如，沉积温度或生长速率）下生长。特别地，势垒层154-1可以在实现比缓冲层176更少的缺陷的条件下生长。在其中缓冲层176包括硅锗的一些实施例中，缓冲层176的硅锗可以具有从半导体衬底144到势垒层154-1变化的锗含量。例如，缓冲层176的硅锗可以具有从硅半导体衬底144处的零百分比到势垒层154-1处的非零百分比（例如，30%）变化的锗含量。图6的量子阱堆叠146中的层的厚度（即，z高度）可以采取任何适合的值。例如，在一些实施例中，缓冲层176（例如，硅锗）的厚度可以在0.3和4微米之间（例如，0.3-2微米，或0.5微米）。在一些实施例中，势垒层154-1（例如，硅锗）的厚度可以在0和400纳米之间。在一些实施例中，量子阱层152（例如硅）的厚度可以在5和30纳米之间（例如10纳米）。在一些实施例中，势垒层154-2（例如，硅锗）的厚度可以在25和75纳米之间（例如，32纳米）。

如上面参考图5所讨论的，图6的量子阱层152可以由这样的材料形成，使得在量子点量子比特装置100的操作期间，2DEG可以在量子阱层152中邻近量子阱层152的上表面形成。例如，在其中半导体衬底144由硅形成的一些实施例中，图6的量子阱层152可以由硅形成，并且势垒层154-1和缓冲层176可以由硅锗形成。在一些此类实施例中，缓冲层176的硅锗可以具有从半导体衬底144到势垒层154-1变化的锗含量。例如，缓冲层176的硅锗可以具有从硅半导体衬底144处的零百分比到势垒层154-1处的非零百分比（例如，30%）变化的锗含量。势垒层154-1可以又具有等于非零百分比的锗含量。在其他实施例中，缓冲层176可以具有等于势垒层154-1的锗含量的锗含量，但是可以比势垒层154-1厚，以便吸收在生长期间可能出现的缺陷。势垒层154-2像势垒层154-1一样可以提供量子阱层152周围的势能垒，并且可以采取势垒层154-1的实施例中的任何实施例的形式。在图6的量子阱堆叠146的一些实施例中，可以省略缓冲层176和/或势垒层154-2。

如上面讨论的，半导体衬底144和量子阱堆叠146可以分布在量子点量子比特装置100的基底102和鳍104之间。这种分布可以以多种方式中的任何方式发生。例如，图7-13示出了根据各种实施例的可以在量子点量子比特装置100中使用的示例基底/鳍布置158。

在图7的基底/鳍布置158中，量子阱堆叠146可以被包括在鳍104中，但是不被包括在基底102中。半导体衬底144可以被包括在基底102中，但是不被包括在鳍104中。制造此类实施例的基底/鳍布置158可以包括穿过量子阱堆叠146的鳍蚀刻，其在到达半导体衬底144时停止。

在图8的基底/鳍布置158中，量子阱堆叠146可以被包括在鳍104中以及基底102的一部分中。半导体衬底144也可以被包括在基底102中，但是不被包括在鳍104中。制造此类实施例的基底/鳍布置158可以包括鳍蚀刻，该鳍蚀刻部分地蚀刻穿过量子阱堆叠146，并且在到达半导体衬底144之前停止。图9示出了图8的基底/鳍结构158的特定实施例。在图9的实施例中，使用了图6的量子阱堆叠146；鳍104包括势垒层154-1、量子阱层152和势垒层154-2，而基底102包括缓冲层176和半导体衬底144。

在图10的基底/鳍布置158中，量子阱堆叠146可以被包括在鳍104中，而不被包括在基底102中。半导体衬底144可以被部分地包括在鳍104中以及基底102中。制造图10的基底/鳍布置158可以包括鳍蚀刻，该鳍蚀刻在停止之前蚀刻穿过量子阱堆叠146并进入半导体衬底144。图11示出了图10的基底/鳍结构158的特定实施例。在图11的实施例中，使用图6的量子阱堆叠146；鳍104包括量子阱堆叠146和一部分的半导体衬底144，而基底102包括半导体衬底144的剩余部分。

尽管在许多前述附图中已经将鳍104示出为具有平行侧壁的基本上矩形，但是这仅仅是为了易于说明，并且鳍104可以具有任何适合的形状（例如，适合于用于形成鳍104的制造工艺的形状）。例如，如图12的基底/鳍布置158中示出的，在一些实施例中，鳍104可以是逐渐变细的。在一些实施例中，鳍104可以在z高度上对每100纳米在x宽度上逐渐变细3-10纳米（例如，在z高度上对每100纳米在x宽度上逐渐变细5纳米）。当鳍104是逐渐变细的时，鳍104的较宽端可以是最靠近基底102的端，如图12中示出的。图13示出了图12的基底/鳍布置158的特定实施例。在图13中，量子阱堆叠146被包括在逐渐变细的鳍104中，而半导体衬底144的一部分被包括在逐渐变细的鳍中，并且半导体衬底144的一部分提供基底102。

在图2中示出的量子点量子比特装置100的实施例中，栅极108的栅极金属112的z高度可以近似等于栅极金属110的z高度和硬掩模116的z高度的和，如所示出的。同样在图2的实施例中，栅极108的栅极金属112可以不在x方向上延伸超过相邻的间隔体134。在其他实施例中，栅极108的栅极金属112的z高度可以大于栅极金属110的z高度与硬掩模116的z高度的和，并且在一些此类实施例中，栅极的栅极金属112可以在x方向上延伸超过间隔体134。

示例量子电路组合件

图14提供了根据本公开的一些实施例的配置成实现量子点量子比特装置的自适应编程的量子电路组合件200的示意性图示。如图14中示出的，量子电路组合件200可以包括量子电路部件210、控制逻辑220和一个或多个测量装置230。

量子电路部件210可以是可使得能够形成一个或多个、通常多个量子比特的任何部件，所述量子比特可以用于执行量子处理操作。例如，量子电路部件210可以包括一个或多个量子点量子比特装置100，在所述量子点量子比特装置100中可形成一个或多个量子点量子比特。然而，一般地，量子电路部件210可以包括任何类型的量子比特，所有所述量子比特都在本公开的范围内。

一个或多个测量装置230可以包括用于测量可测量参数（例如，电流、电压、磁场等）的任何适合装置，所述可测量参数指示被包括在量子电路部件210中的一个或多个量子点量子比特的状态。此类测量装置230的示例包括但不限于用于射频（RF）反射测量法的谐振器电路（可以在芯片外（即在与量子电路部件210不同的衬底上或不同的IC封装中）提供该谐振器电路）、锁定放大器以及配置成执行参数的测量的各种适合的滤波器和放大器，所述参数指示被包括在量子电路部件210中的一个或多个量子点量子比特的状态。

图14进一步示出了量子电路组合件200进一步包括控制逻辑220，所述控制逻辑200配置成基于由一个或多个测量装置230执行的测量来控制被包括在量子电路部件210中的一个或多个量子点量子比特装置的自适应编程。为此，量子电路部件210、控制逻辑220和一个或多个测量装置230可以使用用于传递信号和数据的适合的互连与彼此在通信上连接。

在一些实施例中，控制逻辑220与量子电路部件210之间的互连可以包括适合用于使得控制逻辑220能够控制量子电路部件210的任何类型的互连。例如，此类互连可以包括导电结构，其将允许控制逻辑220将适当的电压施加到可以在量子电路部件210中实现的一个或多个量子点阵列的柱塞、势垒和/或累积栅极中的任何栅极，和/或施加微波脉冲以设置量子电路部件210中的各种量子点量子比特的状态。在一些实施例中，控制逻辑220与量子电路部件210之间的互连可以包括支持直流的导电结构。在一些实施例中，控制逻辑220与量子电路部件210之间的互连可以包括支持处于微波频率的微波电流或脉冲电流的导电结构。此类互连可以被实现为使用各种传输线架构的微波传输线，诸如例如共面波导、带线（stripline）、微带线、或倒置微带线。在一些实施例中，控制逻辑220与量子电路部件210之间的互连可以由如本文所描述的超导材料中的任何超导材料制成。

在一些实施例中，控制逻辑220与一个或多个测量装置230之间的互连可以包括适合用于在控制逻辑220与一个或多个测量装置230之间传递数据的任何类型的互连，所述数据诸如例如电流读数或用于控制逻辑220控制一个或多个测量装置230的操作的任何控制参数。

在一些实施例中，控制逻辑220的至少部分或全部可以有利地与量子电路部件210的至少部分或全部一起集成在相同管芯上。在其他实施例中，可以在不同管芯上提供控制逻辑220。在一些实施例中，一个或多个测量装置230的至少部分或全部可以有利地与量子电路部件210的至少部分或全部一起集成在相同管芯上。在其他实施例中，可以在不同的管芯上提供一个或多个测量装置230。一般地，术语“管芯”指在其上制作特定功能电路的小块半导体材料/衬底。IC芯片（也简单地称为芯片或微芯片）有时指在其上制作数千或数百万此类装置或管芯的半导体晶圆。在其他时候，IC芯片指（例如在晶圆已经被分割之后）包含一个或多个管芯的半导体晶圆的一部分。一般地，如果在IC芯片的一个或多个管芯上制造装置，则该装置被称为“集成的”。在一些实施例中，控制逻辑220和/或一个或多个测量装置230可以被提供在与其上提供量子电路部件210的管芯分离的管芯上，但是被提供在单个IC封装（例如，如图18中示出的IC封装）中。

在一些实施例中，控制逻辑220可以提供外围逻辑以支持量子电路部件210的操作。例如，控制逻辑220可以控制读取操作的性能、控制写入操作的性能、控制量子位的清除等，或者一般地控制本文参考量子点量子比特装置100所描述的操作中的任何操作。控制逻辑220还可以执行常规计算功能以补充可以由量子电路部件210提供的计算功能。例如，控制逻辑220可以与量子计算装置的其他部件中的一个或多个部件（诸如，例如下面描述的量子计算装置2000）通过接口连接，并且可以充当量子电路部件210与常规部件之间的接口。在一些实施例中，控制逻辑220可以在下面参考图19描述的非量子处理装置2028中实现或者可以用于实现下面参考图19描述的非量子处理装置2028。

在各种实施例中，控制逻辑220通过其控制量子电路部件210的操作（包括如本文所描述的自适应编程）的机制可以采取完全硬件实施例、完全软件实施例（包括固件、驻留软件、微代码等）或组合软件和硬件方面的实施例的形式。例如，控制逻辑220可以实现由一个或多个计算机的一个或多个处理单元（例如一个或多个微处理器）执行的算法。在各种实施例中，本公开的方面可以采取体现在一个或多个计算机可读介质（优选地为非暂时性）中的计算机程序产品的形式，所述计算机可读介质具有体现（例如存储）在其上的计算机可读程序代码。在各种实施例中，这样的计算机程序可以例如被下载（更新）到控制逻辑220或者在制造控制逻辑220时被存储。

在一些实施例中，如图14中示出的，控制逻辑220可以包括至少一个处理器222和至少一个存储器元件224，连同任何其他适合的硬件和/或软件，以实现如本文所描述的控制（一个或多个）量子电路部件210的操作的其意图的功能性。处理器222可执行软件或算法以执行如本文所讨论的活动。处理器222可以配置成经由一个或多个互连或总线在通信上耦合到其他系统元件。这样的处理器可以包括提供可编程逻辑的硬件、软件或固件的任何组合，作为非限制性示例包括微处理器、数字信号处理器（DSP）、现场可编程门阵列（FPGA）、可编程逻辑阵列（PLA）、专用集成电路（ASIC）或虚拟机处理器。处理器222可以例如以直接存储器存取（DMA）配置在通信上耦合到存储器224。存储器224可以包括任何适合的易失性或非易失性存储器技术，包括双数据速率（DDR）随机存取存储器（RAM）、同步RAM（SRAM）、动态RAM（DRAM）、闪速存储器、只读存储器（ROM）、光介质、虚拟存储器区、磁或磁带存储器或任何其他适合的技术。本文讨论的存储器项目中的任何存储器项目应该解释为被涵盖在广义术语“存储器元件”内。可以在任何数据库、寄存器、控制列表、高速缓存或存储结构（所有这些可在任何适合的时间范围被引用）中提供被跟踪或发送到控制逻辑220的信息。任何此类存储选项可以被包括在如本文所使用的控制逻辑220的广义术语“存储器元件”（例如，存储器224）内。类似地，本文描述的潜在处理元件、模块和机器中的任何处理元件、模块和机器应该解释为被涵盖在控制逻辑220的广义术语“处理器”（例如，处理器222）内。控制逻辑220可进一步包括用于在网络环境中接收、传送和/或以其他方式传递数据或信息的适合接口。

如上面所描述的，控制逻辑220可以配置成从一个或多个测量装置230接收测量读数（例如，电流读数），基于测量读数确定各种控制参数，并且然后使用所确定的控制参数对量子电路部件210的操作进行控制，包括进行对量子电路部件210的自适应编程的控制。控制逻辑220将对量子电路部件210的操作进行的控制的具体性质将取决于量子电路部件使用的量子比特的类型。

例如，如果量子电路部件210使用如上面所描述的量子点量子比特，则控制逻辑220可以配置成基于从一个或多个测量装置230接收的测量读数来确定要施加到柱塞、势垒栅极和/或累积栅极中的任何一个的适当电压，以便将量子点量子比特初始化并操纵成处于期望状态，并且然后控制将那些电压施加到相应栅极。上面参考量子点量子比特装置100解释了控制这些栅极上的电压的一些示例。为了简洁起见，在此不详细重复这些解释，但是理解到，除非以其他方式指定，上面解释的所有控制机制可以由控制逻辑220基于从一个或多个测量装置230接收的测量读数来执行。

在一些实施例中，控制逻辑220可以配置成使用所接收的测量读数来确定用于形成不同量子点的栅极电压的变化。为此，控制逻辑220可以配置成表征每个量子点的形成，即，表征可在相邻量子点之间以什么栅极电压配置交换电荷载流子。控制逻辑还可以配置成通过读出与用作单电子晶体管或单电子晶体管的任何其他适合实现的第一量子点阵列相邻的第二量子点阵列中的量子点的集合的跨导（transconductance）来读出第一量子点阵列中的电荷载流子的交换。然后，可以基于量子点的形成的表征的结果来确定栅极电压的变化。

一般地，术语“柱塞栅极”用于描述在其下形成静电量子点的栅极。通过控制施加到柱塞栅极的电压，控制逻辑220能够调制该栅极下方的电场，以在由势垒栅极创建的隧道势垒之间创建能量谷（假设基于电子的量子点量子比特）。

一般地，术语“势垒栅极”用于描述用于在两个柱塞栅极之间设置隧道势垒（即，势垒）（即，控制（一个或多个）电荷载流子（例如，电子）从一个量子点到相邻量子点的隧穿）或在柱塞栅极与累积栅极之间设置隧道势垒（即，势垒）的栅极。当控制逻辑220改变施加到势垒栅极的电压时，其改变隧道势垒的高度。当使用势垒栅极来设置两个柱塞栅极之间的隧道势垒时，势垒栅极可以用于在量子点之间转移电荷载流子，所述量子点可以在这些柱塞栅极下方形成。当使用势垒栅极来设置柱塞栅极与累积栅极之间的隧道势垒时，势垒栅极可以用于经由累积栅极将电荷载流子转移到量子点阵列中和转移出量子点阵列。

一般地，术语“累积栅极”用于描述用于在可以形成量子点的区域和电荷载流子贮存器之间的区域中形成2DEG的栅极。改变施加到累积栅极的电压允许控制逻辑220控制累积栅极下方的区域中的电荷载流子的数量。例如，改变施加到累积栅极的电压允许减少栅极下方的区域中的电荷载流子的数量，使得可将单个电荷载流子从贮存器转移到量子点阵列中，并且反之亦然。

控制逻辑220可以进一步配置成通过控制由磁场生成器生成的磁场来控制一个或多个量子比特的量子点中的电荷载流子的自旋。以这种方式，控制逻辑220可以能够初始化和操纵量子点中的电荷载流子的自旋以实现量子比特操作。通常，磁场生成器生成频率与量子比特的频率匹配的微波磁场。如果用于量子电路部件210的磁场由微波传输线生成，则控制逻辑220可以通过施加适当的脉冲序列以操纵自旋进动来设置/操纵电荷载流子的自旋。备选地，用于量子电路部件210的磁场由具有一个或多个脉冲栅极的磁体生成，在这种情况下，控制逻辑220可以控制磁体以便控制量子点量子比特的自旋状态。

在一些实施例中，控制逻辑220可以配置成基于从一个或多个测量装置230接收的测量读数来确定施加到量子电路部件210的元件的控制参数的至少一些值，例如确定要施加到量子点量子比特装置的各种栅极的电压或确定要在超导量子比特装置的各种线中提供的电流。在其他实施例中，控制逻辑220可以被预编程有控制参数中的至少一些控制参数，例如，被预编程有在装置的初始化期间要施加到量子点量子比特装置（诸如例如装置100）的各种栅极的电压的值。

图15提供了根据本公开的一些实施例的配置成实现量子点量子比特装置的自适应编程的至少部分的数据处理系统300的示意性图示。这样的数据处理系统可以配置成例如起本文描述的控制逻辑220的作用，或者起参与实现如本文所描述的自适应编程技术的至少部分的任何其他系统的作用。

如图15中示出的，数据处理系统300可以包括通过系统总线306耦合到存储器元件304的至少一个处理器302。这样，数据处理系统可以将程序代码存储在存储器元件304内。此外，处理器302可以执行经由系统总线306从存储器元件304存取的程序代码。相对于图15中示出的处理器302提供的描述可适用于图14中示出的处理器222，并且反之亦然。在一个方面，数据处理系统可以被实现为计算机（例如，被实现为图19中示出的非量子处理装置2028），其适合用于存储和/或执行程序代码。然而，应该意识到，可以用包括能够执行本说明书内描述的功能的处理器和存储器的任何系统的形式来实现数据处理系统300。

存储器元件304可以包括一个或多个物理存储器装置，诸如例如本地存储器308和一个或多个大容量存储装置310。本地存储器可以指随机存取存储器或一般在程序代码的实际执行期间使用的（一个或多个）其他非持久性存储器装置。大容量存储装置可以被实现为硬盘驱动器或其他持久性数据存储装置。处理系统300还可以包括一个或多个高速缓冲存储器（未示出），其提供至少一些程序代码的临时存储以便减少在执行期间必须从大容量存储装置310检索程序代码的次数。相对于图15中示出的存储器元件304提供的描述可适用于图14中示出的存储器224，并且反之亦然。

被描绘为输入装置312和输出装置314的输入/输出（I/O）装置可选地可耦合到数据处理系统。输入装置的示例可以包括但不限于键盘、诸如鼠标的指向装置等等。输出装置的示例可以包括但不限于监视器或显示器、扬声器等等。输入和/或输出装置可以直接或通过中间I/O控制器耦合到数据处理系统。

在实施例中，输入和输出装置可以被实现为组合的输入/输出装置（在图15中用围绕输入装置312和输出装置314的虚线示出）。这样的组合的装置的示例是触敏显示器，其有时也称为“触摸屏显示器”或简称为“触摸屏”。在这样的实施例中，可以在触摸屏显示器上或触摸屏显示器附近通过物理对象（诸如例如用户的手指或触笔）的移动来提供对装置的输入。

网络适配器316也可以可选地耦合到数据处理系统，以使得它能够变得通过中间私有或公共网络耦合到其他系统、计算机系统、远程网络装置和/或远程存储装置。网络适配器可以包括用于接收由系统、装置和/或网络传送到数据处理系统300的数据的数据接收器，以及用于将数据从数据处理系统300传送到所述系统、装置和/或网络的数据传送器。调制解调器、电缆调制解调器和以太网卡是可以与数据处理系统300一起使用的不同类型的网络适配器的示例。

如图15中所描绘的，存储器元件304可以存储应用318。在各种实施例中，应用318可以存储在本地存储器308、一个或多个大容量存储装置310中，或与本地存储器和大容量存储装置分开来存储。应该意识到，数据处理系统300可以进一步执行操作系统（图15中未示出），所述操作系统可促进应用318的执行。以可执行程序代码的形式实现的应用318可由数据处理系统300执行，例如由处理器302执行。响应于执行应用，数据处理系统300可以配置成执行本文描述的一个或多个操作或方法步骤。

在量子点量子比特装置的操作期间实现自适应编程

图16提供了根据本公开的一些实施例的操作量子点量子比特装置（也就是执行自适应编程以初始化量子点量子比特装置）的示例方法400的流程图。量子点量子比特装置可以是例如被包括在图14中示出的量子电路部件210内的参考图1-13描述的量子点量子比特装置100。尽管参考实现图1-13中示出的量子点量子比特装置100的图14中示出的量子电路组合件200来描述方法400，但是一般地，配置成以任何适合的顺序实现图16中示出的过程的任何系统在本公开的范围内。

方法400可以以过程402开始，其中控制逻辑220可以设置一个或多个信号，所述一个或多个信号要施加到量子点量子比特装置100以便将量子点量子比特装置100的一个或多个量子比特设置成它们相应的期望状态。在各种实施例中，在过程402中设置的一个或多个信号可以包括下面描述的信号中的一个或多个。

在一些实施例中，在过程402中设置的信号可以包括施加到量子点量子比特装置100的多个栅极（例如栅极106/108）中的一个或多个栅极的信号。例如，当多个栅极包括如本文所描述的一个或多个柱塞栅极时，在过程402中设置的一个或多个信号可以包括要（在过程404中）施加到相应柱塞栅极以控制在柱塞栅极下方在量子点量子比特装置100的量子阱堆叠中形成一个或多个量子点的一个或多个信号。在一些实施例中，此类信号可以是DC电压信号。在进一步示例中，当量子点量子比特装置100的多个栅极进一步包括如本文所描述的一个或多个势垒栅极时，在过程402中设置的一个或多个信号可以进一步包括要（在过程404中）施加到一个或多个势垒栅极以控制两个相邻的柱塞栅极之间或柱塞栅极与相邻的累积栅极之间的势垒的一个或多个信号。在一些实施例中，要施加到势垒栅极的信号也可以是DC电压信号。在另一示例中，当量子点量子比特装置100的多个栅极包括如本文所描述的一个或多个累积栅极时，在过程402中设置的一个或多个信号可以包括要（在过程404中）施加到一个或多个累积栅极以控制在要形成一个或多个量子点的区域与电荷载流子贮存器之间的区域中的电荷载流子数量的一个或多个信号。在一些实施例中，要施加到累积栅极的信号也可以是DC电压信号。如上面所描述的，将信号施加到量子点量子比特装置100的各种栅极允许在量子阱堆叠内的期望区域处生成单个电子，所述单个电子可以充当量子点量子比特。在一些实施例中，在过程402中设置的一个或多个信号包括旨在确保在一个或多个柱塞栅极下方形成的一个或多个量子点中最初不存在电荷载流子并且然后确保将预定义数量的电荷载流子加载到一个或多个量子点中的每个量子点中的信号。

在一些实施例中，在过程402中设置的一个或多个信号可以包括一个或多个微波信号，所述一个或多个微波信号要被施加到一个或多个微波线，以便在量子点量子比特装置100中创建的各种单个电子的附近区域中生成磁场，其中该磁场用于控制电子的自旋状态。

方法400然后可以继续进行过程404，其中控制逻辑220控制（例如，使得能够）将针对量子点量子比特装置100设置的一个或多个信号施加到装置。例如，在一些实施例中，在过程404中施加信号可以包括以下内容。首先，可以将源极-漏极偏置施加到量子点量子比特装置100（例如，通过将偏置电压施加到导电通孔136中的一个或两者，所述导电通孔136耦合到图3中示出的量子点量子比特装置100的两个鳍104-1和104-2中的每个鳍中的图2中示出的掺杂区140）。接下来，将栅极偏置施加到量子点量子比特装置100的栅极106/108中的适合栅极，使得单个电子在栅极106/108中的每个栅极下方形成，或者仅在栅极106下方或栅极108下方形成。利用在适当栅极下方的单个电子（即，利用在适当栅极106/108下方形成的量子比特），控制逻辑220可以控制施加磁场（如上面所描述的，由施加到与栅极106和108的栅极阵列相邻的芯片上微波传输线的微波信号生成，或者由适合的磁体生成），以将每个期望栅极下方的电子初始化成自旋向上或自旋向下状态。在其中磁场由在微波传输线中流动的电流生成的实施例中的一些实施例中，可以为栅极106和108中的每个栅极提供单独的微波传输线；在其他实施例中，可以在栅极106/108中的两个或更多个栅极之间共享单个微波传输线。

在过程404中施加信号旨在实现量子点量子比特装置100的一个或多个量子比特中的每个量子比特的特定状态，但是这样的状态不一定被实现。因此，在施加信号之后，方法400可以继续到过程406，其中控制逻辑220控制一个或多个测量装置230（例如，使得一个或多个测量装置230能够）执行适合的测量以评估量子点量子比特装置100的一个或多个量子比特的（一个或多个）状态。换句话说，在过程406中，控制逻辑220读取量子点量子比特装置100的某些量子比特的状态。如上面所解释的，为了读取量子点量子比特，可以提供量子比特对，其中一对中的一个量子比特在不同的鳍上，例如，如图3中示出的。例如，如果给定的栅极用于形成要使用自适应编程来初始化的活动量子比特，例如，在第一鳍104-1上面的栅极106/108中的一个栅极（例如，在图3的左侧示出的在第一鳍104-1上的栅极106-2），则在相对的鳍上的对应的栅极（即，在图3中示出的第二鳍104-2上的栅极106-2）被用作电荷传感器（或感测量子比特），因为在这个侧上的适当的栅极具有单个电子并且静电感测在第一鳍104-1上的活动量子比特的状态。通过使用一个或多个测量装置230来测量/监测电荷传感器侧的电流，可评估/确定对应的量子比特的自旋状态。

然后，方法400可以继续进行过程408，其中控制逻辑220的处理器222可以使用过程406的测量数据来计算指示量子点量子比特装置100的一个或多个量子比特中的每个量子比特的状态的一个或多个参数。例如，在一些实施例中，这样的参数可以是量子点量子比特装置100的期望的量子比特的相位，其中如在本领域中所使用的，量子点量子比特的术语“相位”指在Hilbert空间中给定量子比特的自旋状态在可能的位置之中的位置，因为该状态可以围绕Hilbert空间的任何轴自旋。在一些实施例中，控制逻辑220可以配置成实现Rabi振荡实验以便确定期望的量子点量子比特的相位。在这样的实验中，首先将活动量子比特初始化为处于自旋向上或自旋向下状态中，并且然后，使用驱动磁场，使量子比特在自旋向上和自旋向下状态之间振荡。在将活动量子比特初始化成初始量子比特状态之后，由对应的感测量子比特之后测量的电流然后可以由控制逻辑220用作校准值，以用于在驱动振荡某一预定时间量之后的量子比特相位的比较。为了在驱动之后确定量子比特的相位，可以将驱动的Rabi振荡的读出馈送通过快速傅立叶变换（FFT），以确定初始化时的Rabi参考频率。之后，可以连续地监测量子比特状态并且可以从放大读出电路中导出来自量子比特的信号的正交（quadrature），其中如本领域已知的，正交是用于描述复信号而不是实信号的术语，其中同相和正交分量分别对应于复信号的实部和虚部。然后，这些测量信号和适合的参考信号可以例如使用模拟乘法器与彼此相乘，提供携带该量子比特的有效相位误差的信号作为输出。

在其他实施例中，指示量子点量子比特装置100的量子比特的（一个或多个）状态的一个或多个参数可以包括由电荷感测量子点的所测量的电流给出的量子比特状态的幅度。在一些实施例中，幅度测量可以在初始化时被校准到“理想”幅度，但是将由于退相干而衰减。

一般地，作为过程408的一部分，处理器222可以配置成执行以下中的一个或多个：对驱动的量子比特振荡执行FFT或采用其他适当的谱分析以用于描述振荡量子比特状态，采取量子比特读出信号的输入来然后数字化并且放入模拟或其他适合的乘法器中，根据参考振荡与测量的振荡的相乘确定相位误差，计算在柱塞和势垒栅极下方占据和不占据的电子的隧穿率，以及根据量子比特状态幅度的衰减图计算相干时间。

方法400然后可以继续进行过程410，其中控制逻辑220的处理器222可以评价如由在过程408中计算的一个或多个参数定义的所测量的状态与期望状态的偏差，所述期望状态意图通过在过程404中施加信号而被实现。为此，在一些实施例中，处理器222可以配置成将从模拟乘法器输出的信号的量值与参考Rabi振荡信号进行比较。

随后，在过程412中，控制逻辑220可以确定针对要被施加到量子点量子比特装置100的一个或多个信号的更新/调节的值，是否要再次执行过程404-410的序列的迭代。在一些实施例中，关于是否再次迭代序列的决定可以基于序列已经被迭代的次数。在此类实施例中，控制逻辑220可以被提供有关于序列要被迭代的次数（即，迭代的目标数量）的一些信息，并且跟踪此数量以便在过程412中作出决定（迭代的当前数量以及迭代的目标数量可以被存储在控制逻辑220的存储器224内）。在其他实施例中，关于是否再次迭代序列的决定可以基于过程408和/或410的结果。例如，如果量子比特被驱动以确定在操作过程期间累积的相位误差，则放大器和数字化转换器将把量子比特读出信号的一些正交递送到处理器以用于与已知的参考信号相乘。如果发现得到的信号高于阈值相位误差，则控制逻辑220可以决定用新的对栅极和微波信号驱动幅度、相位、频率的控制值进行迭代，并且然后再一次运行，直到相位误差已经被最小化。

如果在过程412中，控制逻辑220做出不再迭代的决定，则可以认为量子点量子比特装置100的自适应编程完成。

如果在过程412中，控制逻辑220做出再次迭代的决定，则量子点量子比特装置100的自适应编程可以继续进行过程414，其包括控制逻辑220改变/调节在刚刚完成的迭代的过程404中施加的一个或多个信号中的至少一些信号的值，以微调信号来试图实现量子点量子比特装置100的期望状态。因此，为了实现自适应编程，量子比特状态可以首先被初始化（过程404），针对自旋向上和/或自旋向下概率来被测量（过程406），然后可以施加针对所测量的误差的补偿（过程414）。在一些实施例中，可以发现所述误差与经由微波传输线递送的微波信号持续时间相关。为了微调施加到量子点量子比特装置100的信号，控制逻辑220可以被配置成调整所施加的微波信号的持续时间，直到在初始化时测量的量子比特状态被最大化并且误差（例如，如上面所描述的误差）被减少。

在一些实施例中，控制逻辑220可以配置成实现一个或多个机器学习算法以在过程414中调节一个或多个信号。

在一些实施例中，控制逻辑220可以配置成确定至少一个量子比特的自旋向上和/或自旋向下概率作为过程408的一部分，在过程410中确定所确定的自旋向上和/或自旋向下概率与期望值的偏差，并且在过程414中，基于所确定的偏差来调节要施加到量子点量子比特装置100的一个或多个信号。

从过程414，方法400可继续回到上面所描述的过程404，但现在针对要施加的信号的新的集合，方法400可以如上面所描述的那样从过程404继续。该序列可以被迭代多次，例如被迭代预定次数，或者例如直到指示量子点量子比特装置100的一个或多个量子点量子比特的（一个或多个）状态的至少一个参数满足一个或多个准则。示例准则可以是相对于特定预期/期望值，参数（例如量子比特的相位）的偏差在容差内。

示例装置和系统

实现如上面所描述的量子点量子比特装置的自适应编程的量子电路组合件可以被包括在任何种类的量子比特装置或量子处理装置/结构中。在图17A-17B、18和19中示出了此类装置/结构的一些示例。

图17A-17B是根据本公开的一些实施例的晶圆1100和可以从晶圆1100形成的管芯1102的顶视图。管芯1102可以包括本文公开的量子电路组合件中的任何量子电路组合件，例如量子电路组合件200，或者如本文所描述的这样的组合件的任何另外的实施例。晶圆1100可以包括半导体材料，并且可以包括一个或多个管芯1102，其具有形成在晶圆1100的表面上的常规和量子电路装置元件。管芯1102中的每个管芯可以是包括任何适合的常规和/或量子电路量子比特装置的半导体产品的重复单元。在半导体产品的制作完成之后，晶圆1100可以经历切单工艺（singulation process），在该切单工艺中管芯1102中的每个管芯与彼此分离以提供半导体产品的分立“芯片”。管芯1102可以包括如本文所描述的量子电路部件210，以及可选地包括控制逻辑220的至少部分（在它是如本文所描述的芯片上控制逻辑的情况下）以及任何其他IC部件。在一些实施例中，晶圆1100或管芯1102可以包括存储器装置（例如，静态随机存取存储器（SRAM）装置）、逻辑装置（例如，AND、OR、NAND或NOR门）或任何其他适合的电路元件。这些装置中的多个装置可以组合在单个管芯1102上。例如，由多个存储器装置形成的存储器阵列可以形成在与处理装置（例如，图19的处理装置2002）或其他逻辑相同的管芯1102上，所述其他逻辑配置成将信息存储在存储器装置中或执行存储在存储器阵列中的指令。

图18是装置组合件1200的截面侧视图，所述装置组合件1200可以包括本文公开的量子电路组合件的实施例中的任何实施例。装置组合件1200包括布置在电路板1202上的多个部件。装置组合件1200可以包括布置在电路板1202的第一面1240及电路板1202的相对的第二面1242上的部件；一般地，部件可以布置在一个或两个面1240和1242上。

在一些实施例中，电路板1202可以是包括多个金属层的印刷电路板（PCB），所述多个金属层通过电介质材料层与彼此分离并通过导电通孔互连。金属层中的任何一个或多个金属层可以以期望的电路图案形成，以在耦合到电路板1202的部件之间（可选地与其他金属层结合来）路由电信号。在其他实施例中，电路板1202可以是封装衬底或柔性板。

图18中示出的IC装置组合件1200可以包括通过耦合部件1216耦合到电路板1202的第一面1240的中介层上封装结构（package-on-interposer structure）1236。耦合部件1216可以将中介层上封装结构1236电和机械地耦合到电路板1202，并且可以包括焊球（如图18中示出的）、插座的插头和插孔部分、粘合剂、底部填充材料和/或任何其他适合的电和/或机械耦合结构。

中介层上封装结构1236可以包括通过耦合部件1218耦合到中介层1204的封装1220。耦合部件1218可以采取对于应用的任何适合形式，诸如上面参考耦合部件1216讨论的形式。尽管图18中示出了单个封装1220，但是多个封装可以耦合到中介层1204；实际上，附加的中介层可以耦合到中介层1204。中介层1204可以提供用于桥接电路板1202和封装1220的中间衬底。例如，封装1220可以是如本文所描述的量子电路装置封装（例如包括本文所公开的量子电路组合件中的任何量子电路组合件的封装，本文所公开的量子电路组合件例如是配置成实现如本文所描述的量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个），或者可以是常规IC封装。一般地，中介层1204可以将连接展开到更宽的间距或将连接重新路由到不同的连接。例如，中介层1204可以将封装1220（例如管芯）耦合到耦合部件1216的球栅阵列（BGA），以便耦合到电路板1202。在图18中示出的实施例中，封装1220和电路板1202附连到中介层1204的相对侧；在其他实施例中，封装1220和电路板1202可以附连到中介层1204的相同侧。在一些实施例中，三个或更多个部件可以通过中介层1204互连。

中介层1204可以由环氧树脂、玻璃纤维增强环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，中介层1204可以由交替的刚性或柔性材料形成，所述交替的刚性或柔性材料可以包括上面描述的供在半导体衬底中使用的相同材料，诸如硅、锗、以及其他III-V族和IV族材料。中介层1204可以包括金属互连1208和通孔1210，包括但不限于穿硅通孔（TSV）1206。中介层1204可以进一步包括嵌入式装置1214，包括无源装置和有源装置两者。此类装置可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、静电放电（ESD）装置和存储器装置。诸如RF装置、功率放大器、功率管理装置、天线、阵列、传感器和微机电系统（MEMS）装置之类的更复杂装置也可以形成在中介层1204上。中介层上封装结构1236可以采取本领域中已知的中介层上封装结构中的任何中介层上封装结构的形式。

装置组合件1200可以包括通过耦合部件1222耦合到电路板1202的第一面1240的封装1224。耦合部件1222可以采取上面参考耦合部件1216讨论的实施例中的任何实施例的形式，并且封装1224可以采取上面参考封装1220讨论的实施例中的任何实施例的形式。例如，封装1224可以是包括配置成实现量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个量子电路组合件的封装，或者可以是常规IC封装。

图18中示出的装置组合件1200包括通过耦合部件1228耦合到电路板1202的第二面1242的封装上封装结构1234。封装上封装结构1234可以包括通过耦合部件1230耦合在一起的封装1226和封装1232，使得封装1226布置在电路板1202和封装1232之间。耦合部件1228和1230可以采取上面讨论的耦合部件1216的实施例中的任何实施例的形式，并且封装1226和1232可以采取上面讨论的封装1220的实施例中的任何实施例的形式。例如，封装1226和1232中的每个封装可以是量子比特装置封装，或者可以是常规IC封装，所述量子比特装置封装实现配置成实现如本文所描述的量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个。

图19是示例量子计算装置2000的框图，所述示例量子计算装置2000可以包括配置成实现如本文所公开的量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个。在图19中将多个部件示出为被包括在量子计算装置2000中，但是可以省略或复制这些部件中的任何一个或多个，以适合于应用。在一些实施例中，被包括在量子计算装置2000中的部件中的一些或全部部件可以附连到一个或多个PCB（例如，母板），并且可以被包括在具有本文描述的量子电路组合件中任何量子电路组合件的量子电路中的任何量子电路中，或者包括具有本文描述的量子电路组合件中任何量子电路组合件的量子电路中的任何量子电路。在一些实施例中，这些部件中的各种部件可以被制作到单个芯片上系统（SoC）管芯上。此外，在各种实施例中，量子计算装置2000可以不包括图19中示出的部件中的一个或多个，但是量子计算装置2000可以包括用于耦合到一个或多个部件的接口电路。例如，量子计算装置2000可以不包括显示装置2006，但可以包括显示装置2006可以耦合到的显示装置接口电路（例如，连接器和驱动器电路）。在另一组示例中，量子计算装置2000可以不包括音频输入装置2018或音频输出装置2008，但是可以包括音频输入装置2018或音频输出装置2008可以耦合到的音频输入或输出装置接口电路（例如，连接器和支持电路）。

量子计算装置2000可以包括处理装置2002（例如，一个或多个处理装置）。如本文所使用的，术语“处理装置”或“处理器”可以指处理来自寄存器和/或存储器的电子数据以将该电子数据变换成可以存储在寄存器和/或存储器中的其他电子数据的任何装置或装置的部分。处理装置2002可以包括量子处理装置2026（例如，一个或多个量子处理装置）和非量子处理装置2028（例如，一个或多个非量子处理装置）。量子处理装置2026可以包括本文公开的量子电路组合件中的任何量子电路组合件，例如，配置成实现如本文所描述的量子点量子比特装置的自适应编程的量子电路组合件中的一个或多个，或此类组合件的任何组合，并且可以通过以下步骤来执行数据处理：对可以在量子电路部件310中生成的量子比特执行操作并且监测那些操作的结果。例如，如上面讨论的，可以允许不同的量子比特相互作用，可以设置或变换不同量子比特的量子态，并且可以读取不同量子比特的量子态。量子处理装置2026可以是通用量子处理器或者配置成运行一个或多个特定量子算法的专用量子处理器。在一些实施例中，量子处理装置2026可以执行特别适合于量子计算机的算法，诸如利用素因子分解、加密/解密的密码算法、用于优化化学反应的算法、用于对蛋白质折叠建模的算法等。量子处理装置2026还可以包括用于支持量子处理装置2026的处理能力的支持电路（诸如输入/输出通道、复用器、信号混合器、量子放大器和模数转换器）。

如上面记录的，处理装置2002可以包括非量子处理装置2028。在一些实施例中，非量子处理装置2028可以提供外围逻辑以支持量子处理装置2026的操作。例如，非量子处理装置2028可以控制读取操作的性能、控制写入操作的性能、控制量子位的清除等。非量子处理装置2028还可以执行常规计算功能以补充由量子处理装置2026提供的计算功能。例如，非量子处理装置2028可以以常规方式与量子计算装置2000的其他部件中的一个或多个（例如，下面讨论的通信芯片2012、下面讨论的显示装置2006等）通过接口连接，并且可以充当量子处理装置2026与常规部件之间的接口。非量子处理装置2028可以包括一个或多个数字信号处理器（DSP）、专用IC（ASIC）、中央处理单元（CPU）、图形处理单元（GPU）、密码处理器（在硬件内执行密码算法的专用处理器）、服务器处理器或任何其他适合的处理装置。

量子计算装置2000可以包括存储器2004，其本身可以包括一个或多个存储器装置，诸如易失性存储器（例如，动态随机存取存储器（DRAM））、非易失性存储器（例如，只读存储器（ROM））、闪速存储器、固态存储器和/或硬盘驱动器。在一些实施例中，可以在存储器2004中存储和读取量子处理装置2026中的量子比特的状态。在一些实施例中，存储器2004可以包括与非量子处理装置2028共享管芯的存储器。此存储器可以用作高速缓冲存储器且可以包括嵌入式动态随机存取存储器（eDRAM）或自旋转移矩磁随机存取存储器（STT-MRAM）。

量子计算装置2000可以包括冷却设备2024。冷却设备2024可以在操作期间将量子处理装置2026（特别是如本文所描述的量子电路100）维持在预定的低温，以避免量子比特退相干并且减少量子处理装置2026中的散射效应。该预定的低温可以取决于设置而变化；在一些实施例中，温度可以是5开氏度或更低。在一些实施例中，非量子处理装置2028（以及量子计算装置2000的各种其他部件）可以不被冷却设备2030冷却，并且可以改为以室温操作。冷却设备2024可以是例如稀释制冷机、氦-3制冷机或液氦制冷机。

在一些实施例中，量子计算装置2000可以包括通信芯片2012（例如，一个或多个通信芯片）。例如，通信芯片2012可以配置用于管理用于向量子计算装置2000转移数据和从量子计算装置2000转移数据的无线通信。术语“无线”及其派生术语可以用于描述可以通过使用调制的电磁辐射通过非固体介质来传递数据的电路、装置、系统、方法、技术、通信信道等。该术语不暗示关联的装置不包含任何线，尽管在一些实施例中它们可能不包含。

通信芯片2012可以实现多种无线标准或协议中的任何无线标准或协议，包括但不限于电气和电子工程师协会（IEEE）标准（包括Wi-Fi（IEEE 802.11系列）、IEEE 802.16标准（例如，IEEE 802.16-2005修订））、长期演进（LTE）项目连同任何修订、更新和/或修正（例如，高级LTE项目、超移动宽带（UMB）项目（也称为“3GPP2”）等）。IEEE 802.16可兼容的宽带无线接入（BWA）网络一般被称为WiMAX网络（代表全球微波接入互操作性的首字母缩写词），其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片2012可以根据全球移动通信系统（GSM）、通用分组无线电业务（GPRS）、通用移动电信系统（UMTS）、高速分组接入（HSPA）、演进的HSPA（E-HSPA）或LTE网络来操作。通信芯片2012可以根据增强数据速率GSM演进（EDGE）、GSM EDGE无线电接入网（GERAN）、通用陆地无线电接入网（UTRAN）或演进的UTRAN（E-UTRAN）来操作。通信芯片2012可以根据码分多址（CDMA）、时分多址（TDMA）、数字增强无绳电信（DECT）、演进数据优化（EV-DO）及其派生物以及被指定为3G、4G、5G及以上的任何其他无线协议来操作。在其他实施例中，通信芯片2012可以根据其他无线协议来操作。量子计算装置2000可以包括天线2022以促进无线通信和/或接收其他无线通信（诸如AM或FM无线电传输）。

在一些实施例中，通信芯片2012可以管理有线通信，诸如电、光或任何其他适合的通信协议（例如，以太网）。如上面记录的，通信芯片2012可以包括多个通信芯片。例如，第一通信芯片2012可以专用于较短距离无线通信（诸如Wi-Fi或蓝牙），并且第二通信芯片2012可以专用于较长距离无线通信（诸如全球定位系统（GPS）、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他）。在一些实施例中，第一通信芯片2012可以专用于无线通信，并且第二通信芯片2012可以专用于有线通信。

量子计算装置2000可以包括电池/电源电路2014。电池/电源电路2014可以包括一个或多个能量存储装置（例如，电池或电容器）和/或用于将量子计算装置2000的部件耦合到与量子计算装置2000分离的能量源（例如，AC线路电力）的电路。

量子计算装置2000可以包括显示装置2006（或对应的接口电路，如上面讨论的）。显示装置2006可以包括任何视觉指示器，例如，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器（LCD）、发光二极管显示器或平板显示器。

量子计算装置2000可以包括音频输出装置2008（或对应的接口电路，如上面讨论的）。音频输出装置2008可以包括生成可听指示（audible indicator）的任何装置，例如，诸如扬声器、耳机或耳塞。

量子计算装置2000可以包括音频输入装置2018（或对应的接口电路，如上面讨论的）。音频输入装置2018可以包括生成表示声音的信号的任何装置，诸如麦克风、麦克风阵列或数字仪器（例如，具有乐器数字接口（MIDI）输出的仪器）。

量子计算装置2000可以包括GPS装置2016（或对应的接口电路，如上面讨论的）。GPS装置2016可以与基于卫星的系统通信，并且可以接收量子计算装置2000的位置，如本领域中已知的。

量子计算装置2000可以包括其他输出装置2010（或对应的接口电路，如上面讨论的）。其他输出装置2010的示例可以包括音频编解码器、视频编解码器、打印机、用于将信息提供到其他装置的有线或无线传送器、或者附加存储装置。

量子计算装置2000可以包括其他输入装置2020（或对应的接口电路，如上面讨论的）。其他输入装置2020的示例可以包括加速计、陀螺仪、罗盘、图像捕捉装置、键盘、光标控制装置（诸如鼠标、触笔、触摸板）、条形码读取器、快速响应（QR）码读取器、任何传感器、或射频标识（RFID）读取器。

量子计算装置2000或其部件的子集可以具有任何适当的形状因子，诸如手持或移动计算装置（例如，蜂窝电话、智能电话、移动互联网装置、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理（PDA）、超移动个人计算机等）、桌上型计算装置、服务器或其他联网计算部件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字录像机或可穿戴计算装置。

选择示例

以下段落提供了本文所公开的实施例中的各种实施例的示例。

示例1提供量子电路组合件，其包括量子电路组合件，所述量子电路组合件包括：量子电路部件，所述量子电路部件包括量子点量子比特装置；以及控制逻辑，所述控制逻辑耦合到所述量子电路部件并且配置成迭代以下序列两次或更多次：将一个或多个信号施加到所述量子点量子比特装置并且确定所述量子点量子比特装置的至少一个量子比特的状态。

示例2提供根据示例1的量子电路组合件，其中所述量子点量子比特装置包括量子阱堆叠和在所述量子阱堆叠上方的多个栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将一个或多个信号施加到所述多个栅极中的一个或多个栅极。

示例3提供根据示例2的量子电路组合件，其中所述多个栅极包括一个或多个柱塞栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将所述一个或多个信号施加到所述一个或多个柱塞栅极以控制在所述一个或多个柱塞栅极下方的所述量子阱堆叠中的一个或多个量子点的形成。

示例4提供根据示例3的量子电路组合件，其中所述多个栅极包括一个或多个势垒栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将所述一个或多个信号施加到所述一个或多个势垒栅极以控制两个相邻的柱塞栅极之间或者柱塞栅极与相邻的累积栅极之间的势垒。

示例5提供根据示例4的量子电路组合件，其中将所述一个或多个信号施加到所述量子点量子比特装置包括施加所述一个或多个信号，其旨在确保在所述一个或多个柱塞栅极下方形成的所述一个或多个量子点中最初不存在电荷载流子，并且然后确保将预定义数量的电荷载流子加载到所述一个或多个量子点中的每个量子点中。

示例6提供根据示例2的量子电路组合件，其中所述多个栅极包括一个或多个累积栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将所述一个或多个信号施加到所述一个或多个累积栅极以控制在要形成一个或多个量子点的区域与电荷载流子贮存器之间的区域中的电荷载流子的数量。

示例7提供根据前述示例中任一示例的量子电路组合件，其中所述至少一个量子比特是所述量子点量子比特装置的活动量子比特，所述量子点量子比特装置进一步包括感测量子比特，并且所述控制逻辑配置成通过确定所述感测量子比特的状态来确定所述活动量子比特的所述状态。

示例8提供根据前述示例中任一示例的量子电路组合件，其中所述序列进一步包括：基于指示所述量子点量子比特装置的所述至少一个量子比特的所述状态的至少一个参数来调节要施加到所述量子点量子比特装置的所述一个或多个信号。

示例9提供根据示例8的量子电路组合件，其中所述至少一个参数包括所述量子点量子比特装置的相位。

示例10提供根据示例8或9的量子电路组合件，其中所述控制逻辑配置成实现一个或多个机器学习算法以调节所述一个或多个信号。

示例11提供根据示例8-10的量子电路组合件，其中调节所述一个或多个信号包括：确定所述至少一个量子比特的自旋向上和/或自旋向下概率，确定所确定的自旋向上和/或自旋向下概率与期望值的偏差，以及基于所确定的偏差来调节所述一个或多个信号。

示例12提供根据示例1-11中任一示例的量子电路组合件，其中迭代所述序列两次或更多次包括迭代所述序列预定义的次数。

示例13提供根据示例1-11中任一示例的量子电路组合件，其中迭代所述序列两次或更多次包括迭代所述序列直到至少一个参数满足至少一个准则。

示例14提供根据示例13的量子电路组合件，其中所述至少一个准则包括所述至少一个参数偏离预期值的偏差在容差内。

示例15提供根据示例13或14的量子电路组合件，其中所述至少一个准则是预定义的（例如，先前设置、预编程到所述控制逻辑中或存储在存储器中并且可由所述控制逻辑访问）。

示例16提供根据示例13或14的量子电路组合件，其中所述至少一个准则是动态地定义的（例如，所述控制逻辑配置成基于例如所述量子点量子比特装置的所述至少一个量子比特的所确定的状态，或者基于所述量子点量子比特装置的所述至少一个量子比特的期望状态是什么，来确定所述至少一个准则应该是什么）。

示例17提供根据示例12-16中的任一示例的量子电路组合件，其中所述至少一个参数包括指示所述量子点量子比特装置的所述至少一个量子比特的所述状态的参数，例如，所述量子点量子比特装置的所述至少一个量子比特的相位。

示例18提供根据前述示例中任一示例的量子电路组合件，其中在单个集成电路（IC）封装中提供所述量子电路部件和所述控制逻辑。

示例19提供根据前述示例中任一示例的量子电路组合件，其中在单个管芯上提供所述量子电路部件和所述控制逻辑。

示例20提供根据前述示例中任一示例的量子电路组合件，其中将一个或多个信号施加到所述量子点量子比特装置设置所述量子点量子比特装置的所述至少一个量子比特的所述状态。

示例21提供操作量子点量子比特装置的方法，所述方法包括：将一个或多个第一信号施加到所述量子点量子比特装置；在施加所述一个或多个第一信号之后，确定所述量子点量子比特装置的至少一个量子比特的状态；基于所述至少一个量子比特的所述状态来调节所述一个或多个第一信号以生成一个或多个第二信号；以及将所述一个或多个第二信号施加到所述量子点量子比特装置。

示例22提供根据示例21的方法，其中所述量子点量子比特装置包括量子阱堆叠和在所述量子阱堆叠上方的多个栅极，并且其中施加所述一个或多个第一信号和所述一个或多个第二信号包括将信号施加到所述多个栅极中的一个或多个栅极。

示例23提供根据示例21或22的方法，其中调节所述一个或多个第一信号包括增加信号脉冲的信号持续时间。

示例24提供根据示例23的方法，其中所述信号脉冲是微波信号脉冲。

示例25提供根据示例21-24中的任一示例的方法，进一步包括用于操作根据示例1-20中的任一示例的具有所述量子点量子比特装置的量子电路组合件的一个或多个过程。

示例26提供存储软件代码部分的非暂时性计算机可读存储介质，所述软件代码部分配置用于当在处理器上执行时通过以下步骤来控制量子点装置的操作：控制将一个或多个第一信号施加到所述量子点量子比特装置；在施加所述一个或多个第一信号之后，确定所述量子点量子比特装置的至少一个量子比特的状态；基于所述至少一个量子比特的所述状态来调节所述一个或多个第一信号以生成一个或多个第二信号；以及控制将所述一个或多个第二信号施加到所述量子点量子比特装置。

示例27提供根据示例26的非暂时性计算机可读存储介质，其中基于所述至少一个量子比特的所述状态来调节所述一个或多个第一信号包括基于所述至少一个量子比特的自旋状态来调节所述一个或多个第一信号。

示例28提供根据示例26或27所述的非暂时性计算机可读存储介质，其中控制所述量子点装置的操作进一步包括用于操作根据示例1-20中的任一示例的具有所述量子点量子比特装置的量子电路组合件的一个或多个过程。

示例29提供量子集成电路（IC）封装，其包括一个或多个管芯以及耦合到所述一个或多个管芯的另外的IC元件。所述一个或多个管芯包括：量子电路部件，所述量子电路部件包括量子点量子比特装置；以及控制逻辑，所述控制逻辑耦合到所述量子电路部件并且配置成迭代以下序列两次或更多次：将一个或多个信号施加到所述量子点量子比特装置并且确定所述量子点量子比特装置的状态（例如，所述量子点量子比特装置的至少一个量子比特的状态）。

示例30提供根据示例29的量子IC封装，其中所述另外的IC元件通过第一级互连耦合到所述一个或多个管芯。

示例31提供根据示例30或31的量子IC封装，其中所述另外的IC元件是中介层、电路板、柔性板或封装衬底中的一个。

示例32提供根据示例29-31中任一示例的量子IC封装，其中所述量子电路部件和所述控制逻辑形成根据示例1-20中任一示例的量子电路组合件。

示例33提供量子计算装置，所述量子计算装置包括：量子处理装置，所述量子处理装置包括量子集成电路（IC）封装，所述量子IC封装包括多个量子比特装置，所述量子IC封装是提供根据示例29-32中任一示例的所述量子IC封装的示例；以及存储器装置，所述存储器装置配置成存储在所述量子处理装置的操作期间由所述多个量子比特装置生成的数据。

示例34提供根据示例33的量子计算装置，进一步包括冷却设备，所述冷却设备配置成将所述量子处理装置的温度维持在5开氏度以下。

本公开的所示出的实现的以上描述（包括摘要中所描述的内容）不意图是详尽的或将本公开限制成所公开的精确形式。虽然本文为了说明性目的描述了本公开的具体实现和示例，但是如相关领域中的技术人员将认识到的，在本公开的范围内各种等效修改是可能的。

Claims (25)

1. 一种量子电路组合件，包括：

量子电路部件，所述量子电路部件包括量子点量子比特装置；以及

控制逻辑，所述控制逻辑耦合到所述量子电路部件并且配置成迭代以下序列两次或更多次：将一个或多个信号施加到所述量子点量子比特装置并且确定所述量子点量子比特装置的至少一个量子比特的状态。

2.根据权利要求1所述的量子电路组合件，其中所述量子点量子比特装置包括量子阱堆叠和在所述量子阱堆叠上方的多个栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将一个或多个信号施加到所述多个栅极中的一个或多个栅极。

3.根据权利要求2所述的量子电路组合件，其中所述多个栅极包括一个或多个柱塞栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将所述一个或多个信号施加到所述一个或多个柱塞栅极以控制在所述一个或多个柱塞栅极下方的一个或多个量子点的形成。

4.根据权利要求3所述的量子电路组合件，其中所述多个栅极包括一个或多个势垒栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将所述一个或多个信号施加到所述一个或多个势垒栅极以控制两个相邻的柱塞栅极之间或者柱塞栅极与相邻的累积栅极之间的势垒。

5.根据权利要求2所述的量子电路组合件，其中所述多个栅极包括一个或多个累积栅极，并且其中将所述一个或多个信号施加到所述量子点量子比特装置包括将所述一个或多个信号施加到所述一个或多个累积栅极以控制在要形成一个或多个量子点的区域与电荷载流子贮存器之间的区域中的电荷载流子的数量。

6.根据权利要求1-5中任一项所述的量子电路组合件，其中：

所述至少一个量子比特是所述量子点量子比特装置的活动量子比特，

所述量子点量子比特装置进一步包括感测量子比特，并且

所述控制逻辑配置成通过确定所述感测量子比特的状态来确定所述活动量子比特的所述状态。

7.根据权利要求1-5中任一项所述的量子电路组合件，其中所述序列进一步包括基于指示所述量子点量子比特装置的所述至少一个量子比特的所述状态的至少一个参数来调节要施加到所述量子点量子比特装置的所述一个或多个信号。

8.根据权利要求7所述的量子电路组合件，其中所述至少一个参数包括所述量子点量子比特装置的相位。

9.根据权利要求7所述的量子电路组合件，其中所述控制逻辑配置成实现一个或多个机器学习算法以调节所述一个或多个信号。

10.根据权利要求7所述的量子电路组合件，其中调节所述一个或多个信号包括：

确定所述至少一个量子比特的自旋向上和/或自旋向下概率，

确定所确定的自旋向上和/或自旋向下概率与期望值的偏差，以及

基于所确定的偏差来调节所述一个或多个信号。

11.根据权利要求1-5中任一项所述的量子电路组合件，其中迭代所述序列两次或更多次包括迭代所述序列预定义的次数。

12.根据权利要求1-5中任一项所述的量子电路组合件，其中迭代所述序列两次或更多次包括迭代所述序列直到至少一个参数满足至少一个准则。

13.根据权利要求12所述的量子电路组合件，其中所述至少一个准则包括所述至少一个参数偏离预期值的偏差在容差内。

14.根据权利要求12所述的量子电路组合件，其中所述至少一个准则是预定义的。

15.根据权利要求1-5中任一项所述的量子电路组合件，其中在单个集成电路（IC）封装中提供所述量子电路部件和所述控制逻辑。

16.根据权利要求1-5中任一项所述的量子电路组合件，其中在单个管芯上提供所述量子电路部件和所述控制逻辑。

17.根据权利要求1-5中任一项所述的量子电路组合件，其中将一个或多个信号施加到所述量子点量子比特装置设置所述量子点量子比特装置的所述至少一个量子比特的所述状态。

18.一种操作量子点量子比特装置的方法，所述方法包括：

将一个或多个第一信号施加到所述量子点量子比特装置；

在施加所述一个或多个第一信号之后，确定所述量子点量子比特装置的至少一个量子比特的状态；

基于所述至少一个量子比特的所述状态来调节所述一个或多个第一信号以生成一个或多个第二信号；以及

将所述一个或多个第二信号施加到所述量子点量子比特装置。

19.根据权利要求18所述的方法，其中所述量子点量子比特装置包括量子阱堆叠和在所述量子阱堆叠上方的多个栅极，并且其中施加所述一个或多个第一信号和所述一个或多个第二信号包括将信号施加到所述多个栅极中的一个或多个栅极。

20.根据权利要求18或19所述的方法，其中调节所述一个或多个第一信号包括增加信号脉冲的信号持续时间。

21.根据权利要求20所述的方法，其中所述信号脉冲是微波信号脉冲。

22.一种存储软件代码部分的非暂时性计算机可读存储介质，所述软件代码部分配置用于当在处理器上执行时通过以下步骤来控制量子点装置的操作：

控制将一个或多个第一信号施加到所述量子点量子比特装置；

在施加所述一个或多个第一信号之后，确定所述量子点量子比特装置的至少一个量子比特的状态；

基于所述至少一个量子比特的所述状态来调节所述一个或多个第一信号以生成一个或多个第二信号；以及

控制将所述一个或多个第二信号施加到所述量子点量子比特装置。

23.根据权利要求22所述的非暂时性计算机可读存储介质，其中基于所述至少一个量子比特的所述状态来调节所述一个或多个第一信号包括基于所述至少一个量子比特的自旋状态来调节所述一个或多个第一信号。

24.一种量子计算装置，包括：

量子处理装置，所述量子处理装置包括量子点量子比特装置，所述量子点量子比特装置包括多个量子比特，所述量子处理装置进一步包括控制逻辑，所述控制逻辑耦合到所述量子点量子比特装置并且配置成迭代以下序列：

将一个或多个信号施加到所述量子点量子比特装置，

确定所述多个量子比特中的至少一个量子比特的状态，以及

基于所确定的状态来调节所述一个或多个信号；以及

存储器装置，所述存储器装置配置成存储在所述量子处理装置的操作期间由所述多个量子比特生成的数据。

25.根据权利要求24所述的量子计算装置，进一步包括冷却设备，所述冷却设备配置成将所述量子处理装置的温度维持在5开氏度以下。

Images