CN111865241B - 一种超宽频带低失真信号处理电路及方法 - Google Patents

一种超宽频带低失真信号处理电路及方法 Download PDF

Info

Publication number
CN111865241B
CN111865241B CN202010542132.2A CN202010542132A CN111865241B CN 111865241 B CN111865241 B CN 111865241B CN 202010542132 A CN202010542132 A CN 202010542132A CN 111865241 B CN111865241 B CN 111865241B
Authority
CN
China
Prior art keywords
comparator
signal
delay unit
output
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010542132.2A
Other languages
English (en)
Other versions
CN111865241A (zh
Inventor
沈强
华克路
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Elownipmicroelectronics Beijing Co ltd
Original Assignee
Elownipmicroelectronics Beijing Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Elownipmicroelectronics Beijing Co ltd filed Critical Elownipmicroelectronics Beijing Co ltd
Priority to CN202010542132.2A priority Critical patent/CN111865241B/zh
Publication of CN111865241A publication Critical patent/CN111865241A/zh
Application granted granted Critical
Publication of CN111865241B publication Critical patent/CN111865241B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control

Landscapes

  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种超宽频带低失真信号处理电路及方法，信号处理电路包括：电流产生电路，第一延时单元，第一比较器，第二延时单元，第二比较器，D触发器或RS触发器；第一延时单元与第二延时单元为相同的电路；信号处理电路的信号输入端接第一延时单元和第二延时单元的输入端，同时与第一比较器和第二比较器的正向输入端连接；电流产生电路的第一路输出电流IUP端连接第一延时单元的输出端和第一比较器的反向输入端，第二路输出电流IDOWN端连接第二延时单元的输出端和第二比较器的反向输入端。本发明能处理超宽频带范围的信号，使输出信号具有低延时、低失真的优点。

Description

一种超宽频带低失真信号处理电路及方法
技术领域
本发明涉及数模混合集成电路领域，具体涉及一种超宽频带低失真信号处理电路及方法。
背景技术
随着信息时代的到来，需要处理的信号速度越来越快，信号的模式也越来越多，与之相应的处理技术也得到了极大的发展，其作为核心模块，在各种各样的系统中都扮演着重要的角色。
在某些应用领域，对于如经传感器、电流电压转换器等转换后的包含有高低电平两种信息的模拟信号，处理的重点及难点在于如何准确无误的识别信号并保证处理后信号的质量，包括信号的延时、抖动、占空比等。在有宽输入范围需求的应用场合，即需要处理的模拟信号频率从低至Hz到高至GHz，模拟信号的电压幅度变化达到两个数量级，一般的系统很难处理并保证信号的质量，尤其是失真严重。
现有的技术，系统中大多都采用了自动增益控制技术(AGC)来控制模拟前端信号的电压变化幅度，进而降低后续系统处理信号的难度，改善信号的质量，但一般含有AGC模块的系统很难处理几Hz的低频信号，因为AGC技术大多使用RC滤波来提取信号的直流分量，有其截止频率下限，大多都在KHz量级，限制了能处理信号的频率范围，并且增加了系统的复杂度；而能够处理低频信号的系统，在高频时如果输入信号电压幅度变化，又很难保证信号的质量，尤其是信号的脉宽失真或占空比，如图1所示。因此，有必要提供一种新型信号处理方法来解决上述技术问题。
发明内容
针对现有技术中存在的缺陷，本发明的目的在于提供一种超宽频带低失真信号处理电路及方法，能处理超宽频带范围的信号，尤其是对低频、电压幅度变化范围大的模拟信号的处理，使输出信号具有低延时、低失真的优点。
为实现上述目的，本发明采用的技术方案如下：
一种超宽频带低失真信号处理电路，所述信号处理电路包括：电流产生电路、第一延时单元，第一比较器，第二延时单元，第二比较器，D触发器或RS触发器；
所述信号处理电路的信号输入端接所述第一延时单元和所述第二延时单元的输入端，同时与所述第一比较器和所述第二比较器的正向输入端连接；
所述电流产生电路的第一路输出电流IUP端连接所述第一延时单元的输出端和所述第一比较器的反向输入端，第二路输出电流IDOWN端连接所述第二延时单元的输出端和所述第二比较器的反向输入端；
所述第一比较器的输出端连接所述D触发器的时钟输入端，所述第二比较器的输出端连接所述D触发器的复位端，所述D触发器的数据输入端连接至电源，所述D触发器的输出端连接所述信号处理电路的信号输出端；或者所述第一比较器的输出端经反向后连接所述RS触发器的置“1”端，所述第二比较器的输出端连接所述RS触发器的置“0”端；
所述第一延时单元，用于将所述信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
所述第二延时单元，用于将所述信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
所述电流产生电路，用于产生两路恒定的小电流，第一路输出电流IUP为灌入电流，用于将所述第一延时单元处理后的模拟信号上拉预定幅度，第二路输出电流IDOWN为抽取电流，用于将所述第二延时单元处理后的模拟信号下拉相同幅度；
所述第一比较器，用于将经所述第一路输出电流IUP上拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；
所述第二比较器，用于将经所述第二路输出电流IDOWN下拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；
所述D触发器或所述RS触发器，用于处理所述第一比较器和所述第二比较器输出的数字信号，并输出后续系统需要的数字信号。
进一步，如上所述的一种超宽频带低失真信号处理电路，所述第一延时单元与所述第二延时单元为相同的电路。
进一步，如上所述的一种超宽频带低失真信号处理电路，所述第一延时单元包括：
缓冲器，用于加强输入信号的电流驱动能力；
RC延时网络，用于将所述缓冲器的输出信号做延时处理。
进一步，如上所述的一种超宽频带低失真信号处理电路，所述缓冲器为反向输入端与输出端短接的放大器；所述RC延时网络包括电阻R0和电容C0，所述电阻R0的一端连接所述缓冲器的输出端，另一端连接所述电容C0的一端，所述电容C0的另一端接地。
进一步，如上所述的一种超宽频带低失真信号处理电路，所述第一比较器与所述第二比较器为相同的电路。
一种超宽频带低失真信号处理方法，应用于本发明所述的一种超宽频带低失真信号处理电路，所述信号处理方法包括：
(1)第一延时单元将信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；第二延时单元将所述信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
(2)电流产生电路产生两路恒定的小电流，第一路输出电流IUP将所述第一延时单元处理后的模拟信号上拉预定幅度，第二路输出电流IDOWN将所述第二延时单元处理后的模拟信号下拉相同幅度；
(3)第一比较器将经所述第一路输出电流IUP上拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；第二比较器将经所述第二路输出电流IDOWN下拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；
(4)D触发器或RS触发器处理所述第一比较器和所述第二比较器输出的数字信号，并输出后续系统需要的数字信号。
进一步，如上所述的一种超宽频带低失真信号处理方法，所述第一延时单元与所述第二延时单元为相同的电路。
进一步，如上所述的一种超宽频带低失真信号处理方法，所述第一延时单元包括：
缓冲器，用于加强输入信号的电流驱动能力；
RC延时网络，用于将所述缓冲器的输出信号做延时处理。
进一步，如上所述的一种超宽频带低失真信号处理方法，所述缓冲器为反向输入端与输出端短接的放大器；所述RC延时网络包括电阻R0和电容C0，所述电阻R0的一端连接所述缓冲器的输出端，另一端连接所述电容C0的一端，所述电容C0的另一端接地。
进一步，如上所述的一种超宽频带低失真信号处理方法，所述第一比较器与所述第二比较器为相同的电路。
本发明的有益效果在于：本发明通过设置第一延时单元与第二延时单元均为相同的电路，具有相同的延时，通过设置电流产生电路的第一路输出电流IUP将第一延时单元处理后的信号上拉一定幅度，并与原始模拟信号同时送入第一比较器，并将比较输出结果作为信号上升沿的处理标志；同时，通过设置电流产生电路的第二路输出电流IDOWN将第二延时单元处理后的信号下拉相同幅度，并与原始模拟信号同时送入第二比较器，并将比较输出结果作为信号下降沿的处理标志，将第一比较器与第二比较器的输出结果送入D触发器或RS触发器做最后的处理，最终输出与原始模拟信号的信息同步的数字信号。
在信号正向跳变和反向跳变初始就对信号动作做识别处理，加快了信号的传输速度，同时避免了因原始模拟信号电压幅度的不同而判断阈值固定造成的脉宽失真，而且无下限截止频率的限制，能够有效处理低频信号，具有处理的信号频率范围宽、脉宽失真小、电路简单且易于实现的优点，为更大使用范围的信号处理提供了可行性。
附图说明
图1为本发明实施例中提供的传统技术中信号处理失真的波形图；
图2为本发明实施例中提供的一种超宽频带低失真信号处理电路的工作时序图；
图3为本发明实施例中提供的一种超宽频带低失真信号处理电路的第一种电路结构图；
图4为本发明实施例中提供的一种超宽频带低失真信号处理电路的第二种电路结构图；
图5为本发明实施例中提供的一种超宽频带低失真信号处理电路中第一延时单元的电路结构图；
图6为本发明实施例中提供的一种超宽频带低失真信号处理方法的流程示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
如图2-5所示，一种超宽频带低失真信号处理电路，信号处理电路包括：电流产生电路，第一延时单元，第一比较器，第二延时单元，第二比较器和D触发器或RS触发器；
信号处理电路的信号输入端接第一延时单元和第二延时单元的输入端，同时与第一比较器和第二比较器的正向输入端连接；
电流产生电路的第一路输出电流IUP端连接第一延时单元的输出端和第一比较器的反向输入端，第二路输出电流IDOWN端连接第二延时单元的输出端和第二比较器的反向输入端；
第一比较器的输出端连接D触发器的时钟输入端，第二比较器的输出端连接D触发器的复位端，D触发器的数据输入端连接至电源，触发器的输出端连接信号处理电路的信号输出端；或者第一比较器的输出端经反向后连接RS触发器的置“1”端，第二比较器的输出端连接RS触发器的置“0”端；
第一延时单元，用于将信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
第二延时单元，用于将信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
电流产生电路，用于产生两路恒定的小电流，第一路输出电流IUP为灌入电流，用于将第一延时单元处理后的模拟信号上拉预定幅度，第二路输出电流IDOWN为抽取电流，用于将第二延时单元处理后的模拟信号下拉相同幅度；电流产生电路的第一路输出电流IUP向第一延时单元的输出端灌入固定的电流，电流产生电路的第二路输出电流IDOWN从第二延时单元的输出端抽取相同的电流。
第一比较器，用于将经第一路输出电流IUP上拉后的模拟信号与原始模拟信号进行比较，并输出相应的数字信号；
第二比较器，用于将经第二路输出电流IDOWN下拉后的模拟信号与原始模拟信号进行比较，并输出相应的数字信号；
D触发器或RS触发器，用于处理第一比较器和第二比较器输出的数字信号，并输出后续系统需要的数字信号。
如图3所示，第一比较器的输出端连接D触发器的时钟输入端，第二比较器的输出端连接D触发器的复位端，D触发器的数据输出端连接信号输出端，D触发器的数据输入端接逻辑“1”或连接电源。D触发器为常见的带有复位端的、数据端接逻辑“1”或者接电源电压的D触发器。
如图4所示，D触发器也可替换成RS触发器，第一比较器的输出端经反向后连接RS触发器的置“1”端，第二比较器的输出端连接RS触发器的置“0”端。RS触发器为常见的两输入RS触发器。图4中所用到的反相器、与非门均为常见的数字电路。
第一比较器与第二比较器为相同的电路。
第一延时单元与第二延时单元为相同的电路。
如图5所示，第一延时单元包括：
缓冲器，用于加强输入信号的电流驱动能力；来驱动后面所述的RC延时网络。
RC延时网络，用于将缓冲器的输出信号做延时处理。
缓冲器为反向输入端与输出端短接的放大器。RC延时网络包括电阻R0和一个电容C0，电阻R0的一端连接缓冲器的输出端，另一端连接电容C0的一端，电容C0的另一端接地。
具体地，原始模拟信号经过信号输入端到达第一延时单元、第二延时单元的输入端和第一比较器、第二比较器的正向输入端，然后通过设置电流产生电路的第一路输出电流IUP将第一延时单元处理后的信号上拉一定幅度(图2中的UP)，并与原始模拟信号同时送入第一比较器，并将比较输出结果作为信号上升沿的处理标志；同时，通过设置电流产生电路的第二路输出电流IDOWN将第二延时单元处理后的信号下拉相同幅度(图2中的DOWN)，并与原始模拟信号同时送入第二比较器，并将比较输出结果作为信号下降沿的处理标志。将第一比较器与第二比较器的输出结果送入D触发器或RS触发器，利用触发器的工作特征，将其输入的边沿标志信号转变成与原始模拟信号的信息同步的数字逻辑信号(图2中的DFFOUT)。
本发明先将原始模拟信号做延时及幅度调整处理，再将原始模拟信号作为参考信号，与经过延时单元和电流产生电路处理后的信号进行比较，在时域上提取信号跳变初始处的信息，并通过短脉冲的方式作为信号开始跳变的记录，然后利用触发器的工作特性，最终将包含有两种电压值的模拟信号转换成后续系统需要的数字逻辑信号。
通过提取原始模拟信号开始跳变的时域信息，将其转换成相应的数字信号，此种处理方式理论上与原模拟信号的幅度及频率无关，所以无截止频率下限，能够很好的处理低频信号，并且对于电压幅度变化的模拟输入信号，在一定程度上减小了信号转换过程中的脉宽失真，同时由于所述信号处理电路在输入信号刚开始跳变时就做相应处理，提高了信号的传输速度。
本发明的信号处理电路能处理比如跨阻放大器的输出等通用的模拟前端电压信号，将包含有高、低两种电压值的模拟信号转换成系统需要的“0”、“1”的数字信号，能处理较大电压幅度变化范围的输入模拟信号，在高频应用领域可使前级系统省去AGC模块，能够大大降低了系统的复杂度。与现有技术相比，具有实现简单、能够处理的信号频率范围宽、在输入信号的电压幅度大范围变化时输出信号脉宽失真小的优点。
如图6所示，本发明还提供一种超宽频带低失真信号处理方法，信号处理方法包括：
S100、第一延时单元将信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；第二延时单元将信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
S200、电流产生电路产生两路恒定的小电流，第一路输出电流IUP将第一延时单元处理后的模拟信号上拉预定幅度，第二路输出电流IDOWN将第二延时单元处理后的模拟信号下拉相同幅度；
S300、第一比较器将经第一路输出电流IUP上拉后的模拟信号与原始模拟信号进行比较，并输出相应的数字信号；第二比较器将经第二路输出电流IDOWN下拉后的模拟信号与原始模拟信号进行比较，并输出相应的数字信号；
S400、触发器处理第一比较器和第二比较器输出的数字信号，并输出后续系统需要的数字信号。
对于D触发器型，第一比较器的输出端连接D触发器的时钟端，第二比较器的输出端连接D触发器的复位端，D触发器的数据输出端连接信号输出端，D触发器的数据输入端接逻辑“1”或连接电源。
对于RS触发器型，第一比较器的输出端经反向后连接RS触发器的置“1”端，第二比较器的输出端连接RS触发器的置“0”端。
第一延时单元与第二延时单元为相同的电路。
第一延时单元包括：
缓冲器，用于加强输入信号的电流驱动能力；
RC延时网络，用于将缓冲器的输出信号做延时处理；
缓冲器为反向输入端与输出端短接的放大器；
RC延时网络包括电阻R0和电容C0，电阻R0的一端连接缓冲器的输出端，另一端连接电容C0的一端，电容C0的另一端接地。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其同等技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种超宽频带低失真信号处理电路，其特征在于，所述信号处理电路包括：电流产生电路，第一延时单元，第一比较器，第二延时单元，第二比较器，D触发器或RS触发器；
所述信号处理电路的信号输入端接所述第一延时单元和所述第二延时单元的输入端，同时与所述第一比较器和所述第二比较器的正向输入端连接；
所述电流产生电路的第一路输出电流IUP端连接所述第一延时单元的输出端和所述第一比较器的反向输入端，第二路输出电流IDOWN端连接所述第二延时单元的输出端和所述第二比较器的反向输入端；
所述第一比较器的输出端连接所述D触发器的时钟输入端，所述第二比较器的输出端连接所述D触发器的复位端，所述D触发器的数据输入端连接至电源，所述D触发器的输出端连接所述信号处理电路的信号输出端；或者所述第一比较器的输出端经反向后连接所述RS触发器的置“1”端，所述第二比较器的输出端连接所述RS触发器的置“0”端；
所述第一延时单元，用于将所述信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
所述第二延时单元，用于将所述信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
所述电流产生电路，用于产生两路恒定的小电流，第一路输出电流IUP为灌入电流，用于将所述第一延时单元处理后的模拟信号上拉预定幅度，第二路输出电流IDOWN为抽取电流，用于将所述第二延时单元处理后的模拟信号下拉相同幅度；
所述第一比较器，用于将经所述第一路输出电流IUP上拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；
所述第二比较器，用于将经所述第二路输出电流IDOWN下拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；
所述D触发器或者所述RS触发器，用于处理所述第一比较器和所述第二比较器输出的数字信号，并输出后续系统需要的数字信号。
2.根据权利要求1所述的一种超宽频带低失真信号处理电路，其特征在于，所述第一延时单元与所述第二延时单元为相同的电路。
3.根据权利要求1所述的一种超宽频带低失真信号处理电路，其特征在于， 所述第一延时单元包括：
缓冲器，用于加强输入信号的电流驱动能力；
RC延时网络，用于将所述缓冲器的输出信号做延时处理。
4.根据权利要求3所述的一种超宽频带低失真信号处理电路，其特征在于，所述缓冲器为反向输入端与输出端短接的放大器；所述RC延时网络包括电阻R0和电容C0，所述电阻R0的一端连接所述缓冲器的输出端，另一端连接所述电容C0的一端，所述电容C0的另一端接地。
5.根据权利要求1所述的一种超宽频带低失真信号处理电路，其特征在于，所述第一比较器与所述第二比较器为相同的电路。
6.一种超宽频带低失真信号处理方法，其特征在于，应用于权利要求1-5任一项所述的一种超宽频带低失真信号处理电路，所述信号处理方法包括：
（1）第一延时单元将信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；第二延时单元将所述信号输入端输入的原始模拟信号进行延时处理，同时使自身输出具有电流驱动能力；
（2）电流产生电路产生两路恒定的小电流，第一路输出电流IUP将所述第一延时单元处理后的模拟信号上拉预定幅度，第二路输出电流IDOWN将所述第二延时单元处理后的模拟信号下拉相同幅度；
（3）第一比较器将经所述第一路输出电流IUP上拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；第二比较器将经所述第二路输出电流IDOWN下拉后的模拟信号与所述原始模拟信号进行比较，并输出相应的数字信号；
（4）D触发器或RS触发器处理所述第一比较器和所述第二比较器输出的数字信号，并输出后续系统需要的数字信号。
7.根据权利要求6所述的一种超宽频带低失真信号处理方法，其特征在于，所述第一延时单元与所述第二延时单元为相同的电路。
8.根据权利要求6所述的一种超宽频带低失真信号处理方法，其特征在于，所述第一延时单元包括：
缓冲器，用于加强输入信号的电流驱动能力；
RC延时网络，用于将所述缓冲器的输出信号做延时处理。
9.根据权利要求8所述的一种超宽频带低失真信号处理方法，其特征在于，所述缓冲器为反向输入端与输出端短接的放大器；所述RC延时网络包括电阻R0和电容C0，所述电阻R0的一端连接所述缓冲器的输出端，另一端连接所述电容C0的一端，所述电容C0的另一端接地。
10.根据权利要求6所述的一种超宽频带低失真信号处理方法，其特征在于，所述第一比较器与所述第二比较器为相同的电路。
CN202010542132.2A 2020-06-15 2020-06-15 一种超宽频带低失真信号处理电路及方法 Active CN111865241B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010542132.2A CN111865241B (zh) 2020-06-15 2020-06-15 一种超宽频带低失真信号处理电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010542132.2A CN111865241B (zh) 2020-06-15 2020-06-15 一种超宽频带低失真信号处理电路及方法

Publications (2)

Publication Number Publication Date
CN111865241A CN111865241A (zh) 2020-10-30
CN111865241B true CN111865241B (zh) 2024-04-12

Family

ID=72987916

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010542132.2A Active CN111865241B (zh) 2020-06-15 2020-06-15 一种超宽频带低失真信号处理电路及方法

Country Status (1)

Country Link
CN (1) CN111865241B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051331A (zh) * 2012-12-14 2013-04-17 华南理工大学 一种用于超声波电源的锁相电路
CN103873048A (zh) * 2014-03-12 2014-06-18 无锡中科微电子工业技术研究院有限责任公司 具有频率自校准功能的片上rc振荡器及频率自校准方法
CN105897251A (zh) * 2016-05-20 2016-08-24 西安矽源半导体有限公司 一种数字信号隔离器及其方法
CN105958971A (zh) * 2016-06-02 2016-09-21 泰凌微电子（上海）有限公司 一种时钟占空比校准电路
CN207147640U (zh) * 2017-08-30 2018-03-27 浙江九州量子信息技术股份有限公司 一种用于单光子探测的窄脉冲生成电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002091565A2 (en) * 2001-05-04 2002-11-14 Ok-Sang Jin Signal amplifying method, signal amplifier and devices related therewith

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103051331A (zh) * 2012-12-14 2013-04-17 华南理工大学 一种用于超声波电源的锁相电路
CN103873048A (zh) * 2014-03-12 2014-06-18 无锡中科微电子工业技术研究院有限责任公司 具有频率自校准功能的片上rc振荡器及频率自校准方法
CN105897251A (zh) * 2016-05-20 2016-08-24 西安矽源半导体有限公司 一种数字信号隔离器及其方法
CN105958971A (zh) * 2016-06-02 2016-09-21 泰凌微电子（上海）有限公司 一种时钟占空比校准电路
CN207147640U (zh) * 2017-08-30 2018-03-27 浙江九州量子信息技术股份有限公司 一种用于单光子探测的窄脉冲生成电路

Also Published As

Publication number Publication date
CN111865241A (zh) 2020-10-30

Similar Documents

Publication Publication Date Title
KR100667128B1 (ko) 클럭 추출 회로
US4320521A (en) Data bus transceiver
US6237107B1 (en) Dynamic slew rate control output buffer
WO2022116414A1 (zh) 高速采样电路
CN111865241B (zh) 一种超宽频带低失真信号处理电路及方法
US7573335B2 (en) Automatic gain control (AGC) with lock detection
JP2003037453A (ja) 電流電圧変換装置
US4710654A (en) Delay circuit including an improved CR integrator circuit
US20200295723A1 (en) Deglitching Circuit and Method in Class-D Amplifier
US9966919B2 (en) Gain control circuit and gain control method
CN114614908B (zh) 光接收机及其跨阻放大器芯片
JP2566734B2 (ja) Ａｃ結合型受信装置及びａｃ結合型光ファイバ用受信装置
CN103457582A (zh) 一种脉冲宽度调制电路
JPH09509800A (ja) データ通信の高速差動受信器
US20040263253A1 (en) Apparatus, amplifier, system and method for receiver equalization
JPS60117500A (ja) サンプル・ホ−ルド回路
US7098695B2 (en) Dynamic-to-static logic converter
WO1995008217A1 (fr) Circuit de commande de signaux permettant de multiplier des signaux d'horloge
JPH0519348B2 (zh)
CN109889188B (zh) 三角波产生装置及系统
US6880099B1 (en) Method and apparatus not requiring a clock signal for sampling an input signal
CN114866388B (zh) 数字隔离电路以及数字隔离传输方法
CN212460030U (zh) 一种脉宽可调整的无级延时电路及多通道探地雷达
US20240036090A1 (en) Frequency detection device for clock signal and detection method thereof
US20240205055A1 (en) Receiver circuit, corresponding isolated driver device, electronic system and method of decoding a differential signal into a digital output signal

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant