CN111863726A - 存储器、单元接触结构及其制造方法 - Google Patents

存储器、单元接触结构及其制造方法 Download PDF

Info

Publication number
CN111863726A
CN111863726A CN201910332892.8A CN201910332892A CN111863726A CN 111863726 A CN111863726 A CN 111863726A CN 201910332892 A CN201910332892 A CN 201910332892A CN 111863726 A CN111863726 A CN 111863726A
Authority
CN
China
Prior art keywords
curved surface
substrate
layer
conductive layer
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910332892.8A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201910332892.8A priority Critical patent/CN111863726A/zh
Publication of CN111863726A publication Critical patent/CN111863726A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开是关于一种单元接触结构的制造方法、单元接触结构以及存储器。该单元接触结构的制造方法包括：在衬底上形成介质层，在所述介质层中形成阵列状的单元孔洞，所述孔洞底部暴露所述衬底；在所述孔洞内的所述衬底的表面上形成半导体层，所述半导体层远离所述衬底的一面为第一曲面；在所述半导体层的所述第一曲面上形成导电层。本公开提供的单元接触结构的制造方法，能够降低单元接触结构中接触电阻。

Description

存储器、单元接触结构及其制造方法
技术领域
本公开涉及半导体技术领域，具体而言，涉及一种单元接触结构的制造方法、单元接触结构以及存储器。
背景技术
动态随机存取存储器(DRAM，Dynamic Random Access Memory)，因其存取速度快、存储密度高等优点，广泛应用于现代电子系统中，其基本存储单元通常包括一电容器与一晶体管。
通常情况下，动态随机存取存储器中的每个晶体管包括一栅极、一位在衬底中的漏极，以及一与漏极分隔开的源极。栅极通常与一字线电性连接，漏极通常与一位线电性连接，源极通常通过一单元接触结构(Cell Contact)与一电容器电性连接。
随着半导体器件的高度集成化，动态随机存取存储器的尺寸越来越小，单元接触的尺寸也随着缩小，因此产生了动态随机存取存储器的接触电阻变大的问题。
需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种能够降低单元接触结构中接触电阻的制造方法。
根据本公开的一个方面，提供了一种单元接触结构的制造方法。该制造方法包括：
在衬底上形成介质层，在所述介质层中形成阵列状的单元孔洞，所述孔洞底部暴露所述衬底；
在所述孔洞内的所述衬底的表面上形成半导体层，所述半导体层远离所述衬底的一面为第一曲面；
在所述半导体层的所述第一曲面上形成导电层。
在本公开的一种示例性实施例中，所述导电层包括：
第一导电层，形成于所述半导体层的所述第一曲面上；
第二导电层，形成于所述第一导电层远离所述衬底的表面上。
在本公开的一种示例性实施例中，所述第一导电层远离所述衬底一面为第二曲面，所述第二曲面与所述第一曲面形状匹配；
所述第二导电层远离所述衬底一面为第三曲面，所述第三曲面与所述第二曲面形状匹配。
在本公开的一种示例性实施例中，所述半导体层的材料包括多晶硅，所述第一导电层的材料包括CoSi2，所述第二导电层的材料包括Ti和TiN中至少一种。
在本公开的一种示例性实施例中，所述第一曲面为朝向所述衬底凹陷的V形曲面。
在本公开的一种示例性实施例中，所述形成半导体层包括：
在所述孔洞内沉积半导体材料，所述半导体材料至少覆盖所述孔洞侧壁和底部，所述孔洞侧壁上的所述半导体材料之间具有间隙；
对所述半导体材料进行回刻，以形成具有所述第一曲面的所述半导体层。
在本公开的一种示例性实施例中，所述制造方法还包括：
在所述导电层远离所述衬底的表面上形成钨层。
在本公开的一种示例性实施例中，所述衬底形成有埋栅晶体管和位线结构，所述孔洞底部位置对应于所述埋栅晶体管的源极。
根据本公开的另一个方面，提供了一种单元接触结构。该单元接触结构包括：
衬底；
介质层，设于所述衬底的表面上，所述介质层包括阵列状的单元孔洞，所述孔洞底部暴露所述衬底；
半导体层，设于所述孔洞内的所述衬底的表面上，所述半导体层远离所述衬底的一面为第一曲面；
导电层，设于所述半导体层的所述第一曲面上。
在本公开的一种示例性实施例中，所述导电层包括：
第一导电层，设于所述半导体层的所述第一曲面上；
第二导电层，设于所述第一导电层远离所述衬底的表面上。
在本公开的一种示例性实施例中，所述第一导电层远离所述衬底一面为第二曲面，所述第二曲面与所述第一曲面形状匹配；
所述第二导电层远离所述衬底一面为第三曲面，所述第三曲面与所述第二曲面形状匹配。
在本公开的一种示例性实施例中，所述第一曲面为朝向所述衬底凹陷的V形曲面。
在本公开的一种示例性实施例中，所述半导体层的材料包括多晶硅，所述第一导电层的材料包括CoSi2，所述第二导电层的材料包括Ti和TiN中至少一种。
在本公开的一种示例性实施例中，所述单元接触结构还包括：
钨层，设于所述导电层远离所述衬底的表面上。
根据本公开的再一个方面，提供了一种存储器。该存储器包括上述任一实施例的单元接触结构。
本公开提供的单元接触结构的制造方法，半导体层远离衬底的一面为曲面，因此，在半导体层的第一曲面上层叠形成的导电层与半导体层之间的接触面积会增大，进而降低了导电层与半导体层之间的接触电阻，能够提升应用该单元接触结构的制造方法的晶体管驱动导通电流之能力以及工作速度，进而能够提高存储器的存储速度。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理。显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本公开的一种实施例提供的单元接触结构的制造方法的流程图；
图2为本公开的另一种实施例提供的单元接触结构的制造方法的流程图；
图3-图8为表示本公开的单元接触结构的制造方法的工序顺序图。
具体实施方式
现在将参考附图更全面地描述示例实施方式。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施方式使得本公开将更加全面和完整，并将示例实施方式的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施方式中。在下面的描述中，提供许多具体细节从而给出对本公开的实施方式的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而省略所述特定细节中的一个或更多，或者可以采用其它的方法、步骤等。在其它情况下，不详细示出或描述公知技术方案以避免喧宾夺主而使得本公开的各方面变得模糊。
此外，附图仅为本公开的示意性图解，并非一定是按比例绘制。图中相同的附图标记表示相同或类似的部分，因而将省略对它们的重复描述。附图中所示的一些方框图是功能实体，不一定必须与物理或逻辑上独立的实体相对应。可以采用软件形式来实现这些功能实体，或在一个或多个硬件模块或集成电路中实现这些功能实体，或在不同网络和/或处理器装置和/或微控制器装置中实现这些功能实体。
用语“一个”、“一”、“该”和“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等；用语“第一”、“第二”与“第三”等仅作为标记使用，不是对其对象的数量限制。
本示例实施方式中首先提供了一种单元接触结构的制造方法。如图1所示，该制造方法包括：
步骤S100、在衬底上形成介质层，在介质层中形成阵列状的单元孔洞，孔洞底部暴露衬底；
步骤S200、在孔洞内的衬底的表面上形成半导体层，半导体层远离衬底的一面为第一曲面；
步骤S300、在半导体层的第一曲面上形成导电层。
本公开提供的单元接触结构的制造方法，半导体层远离衬底的一面为曲面，因此，在半导体层的第一曲面上层叠形成的导电层与半导体层之间的接触面积会增大，进而降低了导电层与半导体层之间的接触电阻，能够提升应用该单元接触结构的制造方法的晶体管驱动导通电流之能力以及工作速度。
下面，将对本示例实施方式中的单元接触结构的制造方法的各步骤进行进一步的说明。
在步骤S100中，在衬底上形成介质层，在介质层中形成阵列状的单元孔洞，孔洞底部暴露所述衬底，包括步骤S110-步骤S130：
步骤S110、提供一衬底。
具体地，如图3所示，衬底10可为硅衬底，或可由其他半导体材料或晶圆构成。衬底10形成有埋栅晶体管，衬底10的上表面下形成有浅沟渠绝缘结构101(STI，shallow trenchisolation)、多个沟渠式栅极结构102、位于浅沟渠绝缘结构101与沟渠式栅极结构102之间的源极103103、位于两个沟渠式栅极结构102之间的漏极104。其中，各沟渠式栅极结构102均包括从衬底10表面露出的盖层1021、位于盖层1021下的导电部1022，以及包覆于盖层1021与导电部1022外表面的栅极介电层1023，盖层1021可包含氧化硅或氮化硅，导电部1022可为包含氮化钛或钨；孔洞底部位置对应于埋栅晶体管的源极103。
步骤S120、在衬底上形成介质层，在介质层中形成阵列状的单元孔洞。
如图4所示，介质层包括在半导体衬底的上表面上形成多个间隔预设距离设置的第一凸出结构20。第一凸出结构20包括位于衬底10上表面的硅质较低部位201、层叠设于硅质较低部位201远离衬底10的上表面上的金属部位202，以及位于金属部位202上方且覆盖硅质较低部位201与金属部位202的侧壁的绝缘层203，绝缘层203可为氮化物层，例如氮化硅。其中，层叠设于硅质较低部位201远离衬底10的上表面上的金属部位202可作为动态随机存取存储器中的位线(digit line)。
在一实施例中，在衬底10的上表面通过沉积工艺依次形成硅质层与金属层，然后通过掩模光刻工艺形成多个层叠设置的硅质较低部位201与金属部位202，然后沉积绝缘材料，在此通过掩模光刻工艺形成位于金属部位202上方且覆盖硅质较低部位201与金属部位202的侧壁的绝缘层203。
步骤S130、在衬底的上表面上形成多个第二凸出结构，第一凸出结构与第二凸出结构交替设置，第一凸出结构与第二凸出结构之间形成孔洞。
具体地，如图4和图5所示，通过沉积形成覆盖衬底10的上表面与绝缘层203的绝缘材料层50，对绝缘材料层50的上表面进行平坦化，然后通过掩模光刻工艺在绝缘材料层50上形成位于第一凸出结构20之间的孔洞，孔洞的底部露出衬底10的上表面，接着沉积氮化物材料，使氮化物材料完全填充孔洞，接着去除绝缘材料层50上表面的氮化物材料，仅余留孔洞中的氮氧化物材料，接着去除绝缘材料层50，使孔洞中的氮氧化物材料形成第二凸出结构30，第一凸出结构20与第二凸出结构30交替设置，第一凸出结构20与第二凸出结构30之间形成孔洞。
在步骤S200中，在孔洞内的衬底的表面上形成半导体层，半导体层远离衬底的一面为第一曲面，包括步骤S210和步骤S220：
步骤S210、在第一凸出结构20与第二凸出结构30之间的孔洞内沉积半导体材料，半导体材料至少覆盖孔洞侧壁和底部。
具体地，如图6所示，由于第一凸出结构20与第二凸出结构30之间的孔洞的深宽比较大，即孔洞的宽度较小，在向孔洞内沉积半导体材料时，孔洞侧壁上的半导体材料之间具有一定的间隙。其中，半导体材料可为多晶硅，半导体层的设置，能够避免金属对单晶硅表面的损伤。
步骤S220、对半导体材料进行回刻，以形成具有第一曲面的半导体层。
具体地，如图7所示，通过回刻去除孔洞内的侧壁上的局部半导体材料，余留孔洞底部沉积的半导体材料，且将间隙底部周围的半导体材料进行刻蚀，以扩大间隙底部的宽度，使半导体层401远离衬底10一面的第一曲面呈V形或U形。本领域技术人员应当清楚，从孔洞的一侧壁向相对的另一侧壁的高度先逐渐降低后又逐渐升高的曲面均可以理解为V形或U形。
其中，半导体层401第一曲面的形成，利用了在向孔洞内沉积半导体材料时，孔洞侧壁上的半导体材料之间本身就具有一定的间隙的特性，降低了第一曲面的形成的难度，进而降低了单元接触结构的制造工艺的难度。
在另一实施例中，第一曲面可以为连续弯曲的曲面，例如W形，可通过定向刻蚀工艺形成该曲面。本公开对第一曲面的具体的形状不作限制，本领域技术人员可根据需要进行设计。
在步骤S300中，在半导体层的第一曲面上形成导电层。
具体地，利用自对准工艺(Self align)，在孔洞内的半导体层401的第一曲面上沉积一层导电材料，以形导电层。该导电层可为高熔点金属材料，高熔点金属材料可为Co、Ti、Ni等材料或含有其的合金材料。
由于半导体层401与导电层的接触面为曲面，增大了半导体层401与导电层接触面的面积，进而能够保证孔洞宽度较小时半导体层401与导电层之间良好的导电性能。此外，由于半导体层401与导电层的接触面为曲面，使得导电层远离衬底10的表面也为与第一曲面形状相同或相似的曲面。
在一实施中，如图8所示，导电层包括设于半导体层401的第一曲面上的第一导电层402，以及设于第一导电层402远离衬底10的表面上的第二导电层403。此外，导电层还可包括第三导电层或更多导电层，本公开对此不作限制。其中，第一导电层的材料包括CoSi2，第二导电层的材料包括Ti和TiN中至少一种，但不仅限于此。CoSi能够减小接触电阻，Ti或TiN利于粘附和阻挡。
具体地，第一导电层402远离衬底10一面为第二曲面，第二曲面与第一曲面形状匹配；第二导电层403远离衬底10一面为第三曲面，第三曲面与第二曲面形状匹配，即第二曲面的形状与第一曲面形状的相同或近似相同，第三曲面的形状与第二曲面的形状相同或近似相同。
在一实施例中，如图2所示，本公开提供的单元接触结构的制造方法还包括：
步骤S400、在导电层远离衬底的表面上层叠形成钨层。
下述为本发明结构实施例，可以发明方法实施例获取。对于本发明结构实施例中未披露的细节，请参照本发明方法实施例。
本公开还提供了一种单元接触结构，如图8所示，该单元接触结构包括衬底10、介质层、半导体层401与导电层。介质层设于衬底10的表面上，介质层包括阵列状的单元孔洞，孔洞底部暴露衬底10。半导体层401设于孔洞内的衬底10的表面上，半导体层远离衬底的一面为第一曲面。导电层设于半导体层401的第一曲面上。其中，导电层可为高熔点金属材料，高熔点金属材料可为Co、Ti、Ni等材料或含有其的合金材料。
本公开提供的单元接触结构，半导体层401远离衬底10的一面为曲面，因此，在半导体层401的第一曲面上层叠形成的导电层与半导体层401之间的接触面积会增大，进而降低了导电层与半导体层401之间的接触电阻，能够提升应用该单元接触结构的制造方法的晶体管驱动导通电流之能力以及工作速度。
具体地，如图8所示，介质层包括交替设置于衬底10上第一凸出结构20和第二凸出结构30，孔洞位于第一凸出结构20与第二凸出结构30之间。
导电层包括第一导电层402和第二导电层403。第一导电层402层叠设于半导体层401的第一曲面上，第二导电层403层叠设于第一导电层402远离衬底10的表面上。此外，导电层还可包括第三导电层或更多导电层，本公开对此不作限制。
其中，第一导电层402远离衬底10一面为第二曲面，第二曲面与第一曲面形状匹配；第二导电层403远离衬底10一面为第三曲面，第三曲面与第二曲面形状匹配，即第二曲面的形状与第一曲面形状的相同或近似相同，第三曲面的形状与第二曲面的形状相同或近似相同。
第一曲面呈V形或U形，本领域技术人员应当清楚，从孔洞的一侧壁向另一侧壁的高度先逐渐降低后又逐渐升高的曲面均可以理解为V形或U形。在另一实施例中，第一曲面可以为连续弯曲的曲面，例如W形，可通过定向刻蚀工艺形成该曲面。本公开对第一曲面的具体的形状不作限制，本领域技术人员可根据需要进行设计。
其中，半导体层401可为多晶硅材料，第一导电层的材料包括CoSi2，第二导电层的材料包括Ti和TiN中至少一种，但不仅限于此。半导体层的设置能够避免金属对单晶硅表面的损伤，CoSi能够减小接触电阻，Ti或TiN利于粘附和阻挡。
在一实施例中，如图8所示，本公开提供的单元接触结构还包括钨层404。该钨层404层叠设于导电层远离衬底10的表面上。
本公开还提供了一种存储器。该存储器包括上述的单元接触结构，能够提高存储器的存储速度，存储器可为动态随机存取存储器，其可应用于手机、平板电脑、笔记本电脑、服务器等电子设备中，其更多的有益效果可参考上述单元接触结构的有益效果，在此不再赘述。
此外，本领域技术人员应当清楚，应用上述单元接触结构的半导体器件，也应属于本公开的保护范围内。
应当注意的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本申请旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

Claims (15)

1.一种单元接触结构的制造方法，其特征在于，包括：
在衬底上形成介质层，在所述介质层中形成阵列状的单元孔洞，所述孔洞底部暴露所述衬底；
在所述孔洞内的所述衬底的表面上形成半导体层，所述半导体层远离所述衬底的一面为第一曲面；
在所述半导体层的所述第一曲面上形成导电层。
2.根据权利要求1所述的制造方法，其特征在于，所述导电层包括：
第一导电层，形成于所述半导体层的所述第一曲面上；
第二导电层，形成于所述第一导电层远离所述衬底的表面上。
3.根据权利要求2所述的制造方法，其特征在于，所述第一导电层远离所述衬底一面为第二曲面，所述第二曲面与所述第一曲面形状匹配；
所述第二导电层远离所述衬底一面为第三曲面，所述第三曲面与所述第二曲面形状匹配。
4.根据权利要求2所述的制造方法，其特征在于，所述半导体层的材料包括多晶硅，所述第一导电层的材料包括CoSi2，所述第二导电层的材料包括Ti和TiN中至少一种。
5.根据权利要求1所述的制造方法，其特征在于，所述第一曲面为朝向所述衬底凹陷的V形曲面。
6.根据权利要求5所述的制造方法，其特征在于，所述形成半导体层包括：
在所述孔洞内沉积半导体材料，所述半导体材料至少覆盖所述孔洞侧壁和底部，所述孔洞侧壁上的所述半导体材料之间具有间隙；
对所述半导体材料进行回刻，以形成具有所述第一曲面的所述半导体层。
7.根据权利要求1所述的制造方法，其特征在于，所述制造方法还包括：
在所述导电层远离所述衬底的表面上形成钨层。
8.根据权利要求1所述的制造方法，其特征在于，所述衬底形成有埋栅晶体管，所述孔洞底部位置对应于所述埋栅晶体管的源极。
9.一种单元接触结构，其特征在于，包括：
衬底；
介质层，设于所述衬底的表面上，所述介质层包括阵列状的单元孔洞，所述孔洞底部暴露所述衬底；
半导体层，设于所述孔洞内的所述衬底的表面上，所述半导体层远离所述衬底的一面为第一曲面；
导电层，设于所述半导体层的所述第一曲面上。
10.根据权利要求9所述的单元接触结构，其特征在于，所述导电层包括：
第一导电层，设于所述半导体层的所述第一曲面上；
第二导电层，设于所述第一导电层远离所述衬底的表面上。
11.根据权利要求10所述的单元接触结构，其特征在于，所述第一导电层远离所述衬底一面为第二曲面，所述第二曲面与所述第一曲面形状匹配；
所述第二导电层远离所述衬底一面为第三曲面，所述第三曲面与所述第二曲面形状匹配。
12.根据权利要求9所述的单元接触结构，其特征在于，所述第一曲面为朝向所述衬底凹陷的V形曲面。
13.根据权利要求10所述的单元接触结构，其特征在于，所述半导体层的材料包括多晶硅，所述第一导电层的材料包括CoSi2，所述第二导电层的材料包括Ti和TiN中至少一种。
14.根据权利要求9所述的单元接触结构，其特征在于，所述单元接触结构还包括：
钨层，设于所述导电层远离所述衬底的表面上。
15.一种存储器，其特征在于，包括权利要求9-14任一项所述的单元接触结构。
CN201910332892.8A 2019-04-24 2019-04-24 存储器、单元接触结构及其制造方法 Pending CN111863726A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910332892.8A CN111863726A (zh) 2019-04-24 2019-04-24 存储器、单元接触结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910332892.8A CN111863726A (zh) 2019-04-24 2019-04-24 存储器、单元接触结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111863726A true CN111863726A (zh) 2020-10-30

Family

ID=72952378

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910332892.8A Pending CN111863726A (zh) 2019-04-24 2019-04-24 存储器、单元接触结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111863726A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217790A1 (zh) * 2021-04-15 2022-10-20 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022217790A1 (zh) * 2021-04-15 2022-10-20 长鑫存储技术有限公司 半导体结构的制备方法及半导体结构

Similar Documents

Publication Publication Date Title
US8466052B2 (en) Method of fabricating semiconductor device having buried wiring
CN108257919B (zh) 随机动态处理存储器元件的形成方法
CN110581103B (zh) 半导体元件及其制作方法
US9048293B2 (en) Semiconductor device and method for manufacturing the same
US9570391B2 (en) Semiconductor device and method for manufacturing the same
CN110061001B (zh) 半导体元件及其制作方法
US9082755B2 (en) Semiconductor device having multi-layered bit line contact
CN111627910A (zh) 半导体存储装置以及其制作方法
JP2004274025A (ja) 半導体装置及び半導体装置の製造方法
US8120123B2 (en) Semiconductor device and method of forming the same
US11271000B2 (en) Method for fabricating semiconductor device
US9123576B2 (en) Semiconductor device and method for manufacturing the same
CN111863726A (zh) 存储器、单元接触结构及其制造方法
JP7462064B2 (ja) 半導体構造及び半導体構造の製造方法
US20220130840A1 (en) Semiconductor structure and semiconductor structure manufacturing method
US11830567B2 (en) Integrated circuit device
US20060134857A1 (en) Memory device and fabrication thereof
CN211929495U (zh) 栅极结构
CN209544306U (zh) 单元接触结构与存储器
CN114373755A (zh) 半导体器件、半导体结构及其形成方法
CN117500270B (zh) 半导体结构及其制作方法
CN217361582U (zh) 半导体装置
US11825644B2 (en) Semiconductor memory device
WO2022213691A1 (zh) 半导体结构及其形成方法
CN117677183A (zh) 半导体结构及其形成方法、存储器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination