CN111858215A - 扫描安全数字输入输出接口窗口的实现方法和装置 - Google Patents

扫描安全数字输入输出接口窗口的实现方法和装置 Download PDF

Info

Publication number
CN111858215A
CN111858215A CN202010712975.2A CN202010712975A CN111858215A CN 111858215 A CN111858215 A CN 111858215A CN 202010712975 A CN202010712975 A CN 202010712975A CN 111858215 A CN111858215 A CN 111858215A
Authority
CN
China
Prior art keywords
delay
sdio
module
clk
dat
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010712975.2A
Other languages
English (en)
Other versions
CN111858215B (zh
Inventor
李湘锦
张鹏
贾宗铭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ramaxel Technology Shenzhen Co Ltd
Original Assignee
Ramaxel Technology Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ramaxel Technology Shenzhen Co Ltd filed Critical Ramaxel Technology Shenzhen Co Ltd
Priority to CN202010712975.2A priority Critical patent/CN111858215B/zh
Publication of CN111858215A publication Critical patent/CN111858215A/zh
Application granted granted Critical
Publication of CN111858215B publication Critical patent/CN111858215B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test input/output devices or peripheral units

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Pulse Circuits (AREA)

Abstract

本申请涉及一种扫描安全数字输入输出接口窗口的实现方法、装置、计算机设备和存储介质，其中该方法包括：在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。本发明通过加入输入接口的校准技术，保证在不同的工艺角下，通过调相以满足采样标准，减轻各工艺角下时序收敛的难度。

Description

扫描安全数字输入输出接口窗口的实现方法和装置
技术领域
本发明涉及固态存储技术领域，特别是涉及一种扫描安全数字输入输出接口窗口的实现方法、装置、计算机设备和存储介质。
背景技术
随着固态硬盘价格的下跌，固态硬盘越来越普及，SSD(Solid State Drive)以其优越的性能更是发展迅猛，各大电脑厂商纷纷将硬盘做成SSD，从可靠性和性能方面为用户提供较好的体验。
目前，在传统技术中芯片都是通过SDIO slave device(安全数字输入输出接口从设备)来实现安全数字输入输出。具体地，接收从外部输入的SD_CLK(接口时钟)，设备根据SD_CLK采样SD_DATA(接口数据)。然而，在芯片设计的时候，如果CLK delay在各corner(工艺角)下的延时波动比较大，那么就会导致在各工艺角下时序收敛会很困难。
发明内容
基于此，有必要针对上述技术问题，提供一种可以减轻各工艺角下时序收敛难度的扫描安全数字输入输出接口窗口的实现方法、装置、计算机设备和存储介质。
一种扫描安全数字输入输出接口窗口的实现方法，所述方法包括：
在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；
在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；
启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；
将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。
在其中一个实施例中，所述延时控制模块还用于通过选取所述延时模块中延时单元的数量，以实现对所述延时模块的延时进行控制。
在其中一个实施例中，所述延时控制模块还包括相位监测单元，所述相位监测单元用于监测经过延时后信号的相位。
在其中一个实施例中，所述启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口的步骤包括：
通过所述延时控制模块增加延时单元数量并进行采样；
分别记录下经过一次延时的第一相位和经过二次延时的第二相位的采样值，并保证分别采样到上升沿一次及下降沿一次；
分别记录采样到上升沿和下降沿对应的延时单元数量，并取平均值得到SDIO_CLK采样DAT IO的最佳窗口；
输出phase_lock以表示扫描完成。
一种扫描安全数字输入输出接口窗口的实现装置，所述装置包括：
接入模块，所述接入模块用于在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；
时钟输入模块，所述时钟输入模块用于在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；
内部扫描模块，所述内部扫描模块用于启动内部扫描程序，得到SDIO_CLK采样DATIO的最佳窗口；
烧写模块，所述烧写模块用于将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。
在其中一个实施例中，所述延时控制模块还用于通过选取所述延时模块中延时单元的数量，以实现对所述延时模块的延时进行控制。
在其中一个实施例中，所述延时控制模块还包括相位监测单元，所述相位监测单元用于监测经过延时后信号的相位。
在其中一个实施例中，所述内部扫描模块还用于：
通过所述延时控制模块增加延时单元数量并进行采样；
分别记录下经过一次延时的第一相位和经过二次延时的第二相位的采样值，并保证分别采样到上升沿一次及下降沿一次；
分别记录采样到上升沿和下降沿对应的延时单元数量，并取平均值得到SDIO_CLK采样DAT IO的最佳窗口；
输出phase_lock以表示扫描完成。
一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现上述任意一项方法的步骤。
一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现上述任意一项方法的步骤。
上述扫描安全数字输入输出接口窗口的实现方法、装置、计算机设备和存储介质在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。本发明通过加入输入接口的校准技术，保证在不同的工艺角下，通过调相以满足采样标准，减轻各工艺角下时序收敛的难度。此外，本发明的实现方式资源消耗小，控制简单且成本低收益高，具有良好的市场应用前景。
附图说明
图1为SDIO接口描述的示意图；
图2为本发明中引入了延时模块和延时控制模块的构架图；
图3为一个实施例中扫描安全数字输入输出接口窗口的实现方法的流程示意图；
图4为另一个实施例中扫描安全数字输入输出接口窗口的实现方法的流程示意图；
图5为一个实施例中延时模块的结构示意图；
图6为一个实施例中延时控制模块的结构示意图；
图7为一个实施例中采样到下降沿的信号时序图；
图8为一个实施例中采样到上升沿的信号时序图；
图9为一个实施例中扫描安全数字输入输出接口窗口的实现装置的结构框图；
图10为一个实施例中计算机设备的内部结构图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
首先，结合图1对SDIO(Secure Digital Input and Output，安全数字输入输出卡)。接口进行描述如下：
其中，CLK：输入管脚，用于采样时钟；CMD：双向信号，用于传输命令线或者接收反应；DAT0/3：双向信号，用于数据的输入/输出。
本发明所提供的技术方案在传统方案的基础上引入了delay_line(延时模块)和delay_line_controller(延时控制模块)，具体地可参考图2所示的构架图。
其中，delay_line：由多个delay element(延时单元)组成，SDIO按照100M的速度算，保证delay_line的最大延时超过10ns。
delay_line_controller：根据CLK IO输出的clk，和DAT IO输入的特性序列，进行采样，产生控制delay_line具体多少delay element的控制单元。
实现校准步骤包括：在芯片FT(finial test)的时候，给SDIO_CLK和DAT IO同时输入同相位的时钟，然后启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口。这样即可保证在不同的工艺角下，通过调相来满足采样标准，进而达到减轻各工艺角下时序收敛难度的技术效果。
在一个实施例中，如图3所示，提供了一种扫描安全数字输入输出接口窗口的实现方法，该方法包括：
步骤302，在SDIO和SDIO控制器之间接入延时模块和延时控制模块，延时模块包括多个延时单元，延时控制模块用于控制延时模块；
步骤304，在芯片进行FT测试时，给SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；
步骤306，启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；
步骤308，将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。
在本实施例中，提供了一种扫描安全数字输入输出接口窗口的实现方法，该方法可以应用于如图2所示的构架图中。在SDIO和SDIO控制器之间接入延时模块(delay_line)和延时控制模块(delay_line_controller)。
delay_line：由多个delay element组成，SDIO按照100M的速度算，保证delay_line的最大延时超过10ns。delay_line_controller：根据CLK IO输出的clk，和DAT IO输入的特性序列，进行采样产生控制delay_line具体多少delay element的控制单元。
在一个实施例中，延时控制模块还用于通过选取延时模块中延时单元的数量，以实现对延时模块的延时进行控制。
在一个实施例中，延时控制模块还包括相位监测单元，相位监测单元用于监测经过延时后信号的相位。
其中，延时模块的结构如图5所示，dly_sel表示选几个element(延时单元)，延时单元的数量由延时控制模块(delay_line_controller)控制。
延时控制模块的结构如图6所示，具体地延时控制模块中包括有相位监测单元和延时控制单元，相位监测单元用于监测经过延时后信号的相位。
在基于上述的构架搭建完成后，具体实现校准的步骤包括：在芯片FT(finialtest)的时候，给SDIO_CLK和DAT IO同时输入同相位的时钟，然后启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口。最后，将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。
在上述实施例中，在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。本方案通过加入输入接口的校准技术，保证在不同的工艺角下，通过调相以满足采样标准，减轻各工艺角下时序收敛的难度。此外，本方案的实现方式资源消耗小，控制简单且成本低收益高，具有良好的市场应用前景。
在一个实施例中，如图4所示，提供了一种扫描安全数字输入输出接口窗口的实现方法，该方法中启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口的步骤包括：
步骤402，通过延时控制模块增加延时单元数量并进行采样；
步骤404，分别记录下经过一次延时的第一相位和经过二次延时的第二相位的采样值，并保证分别采样到上升沿一次及下降沿一次；
步骤406，分别记录采样到上升沿和下降沿对应的延时单元数量，并取平均值得到SDIO_CLK采样DAT IO的最佳窗口；
步骤408，输出phase_lock以表示扫描完成。
在本实施例中，提供了一种扫描安全数字输入输出接口窗口的实现方法，在该方法中提供了具体实现内部扫描进行校准的实现过程。
参考图7和图8所示，dat_clk为从DAT IO进来的时钟且经过delay line的信号，有延时的时钟。dat_clk_dly是在dat_clk延时的基础上，delay 2element，这么设计的目的是为了能够采样到dat_clk的上升沿和下降沿。
具体地，图7表示sd_clk采样dat_clk/dat_clk_dly为1，然后不断增加dly_sel，可以采样到下降沿。图8表示采样到dat_clk上升沿的情况，此时phase1＝1(sd_clk采样dat_clk)，phase2＝0(sd_clk采样dat_clk_dly)。
具体扫描逻辑工作的步骤：每次增加delay line进行采样，记录下phase1及phase2的采样值。保证采样到上升沿(phase1＝1，phase2＝0)一次，及下降沿(phase1＝0，phase2＝1)，分别记录两次沿对应的dly_sel值，取平均值，即是我们需要的sd_clk采样dat的最佳窗口。并且输出phase_lock，代表扫描完成。最后，把这个值烧写到OTP(一次性可编程储存器中)，供以后使用。
应该理解的是，虽然图3-8的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图3-8中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
在一个实施例中，如图9所示，提供了一种扫描安全数字输入输出接口窗口的实现装置900，该装置包括：
接入模块901，用于在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；
时钟输入模块902，用于在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；
内部扫描模块903，用于启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；
烧写模块904，用于将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。
在一个实施例中，所述延时控制模块还用于通过选取所述延时模块中延时单元的数量，以实现对所述延时模块的延时进行控制。
在一个实施例中，所述延时控制模块还包括相位监测单元，所述相位监测单元用于监测经过延时后信号的相位。
在一个实施例中，内部扫描模块903还用于：
通过所述延时控制模块增加延时单元数量并进行采样；
分别记录下经过一次延时的第一相位和经过二次延时的第二相位的采样值，并保证分别采样到上升沿一次及下降沿一次；
分别记录采样到上升沿和下降沿对应的延时单元数量，并取平均值得到SDIO_CLK采样DAT IO的最佳窗口；
输出phase_lock以表示扫描完成。
关于扫描安全数字输入输出接口窗口的实现装置的具体限定可以参见上文中对于扫描安全数字输入输出接口窗口的实现方法的限定，在此不再赘述。
在一个实施例中，提供了一种计算机设备，其内部结构图可以如图10所示。该计算机设备包括通过装置总线连接的处理器、存储器以及网络接口。其中，该计算机设备的处理器用于提供计算和控制能力。该计算机设备的存储器包括非易失性存储介质、内存储器。该非易失性存储介质存储有操作装置、计算机程序和数据库。该内存储器为非易失性存储介质中的操作装置和计算机程序的运行提供环境。该计算机设备的网络接口用于与外部的终端通过网络连接通信。该计算机程序被处理器执行时以实现一种扫描安全数字输入输出接口窗口的实现方法。
本领域技术人员可以理解，图10中示出的结构，仅仅是与本申请方案相关的部分结构的框图，并不构成对本申请方案所应用于其上的计算机设备的限定，具体的计算机设备可以包括比图中所示更多或更少的部件，或者组合某些部件，或者具有不同的部件布置。
在一个实施例中，提供了一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，处理器执行计算机程序时实现以上各个方法实施例中的步骤。
在一个实施例中，提供了一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现以上各个方法实施例中的步骤。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)或闪存。易失性存储器可包括随机存取存储器(RAM)或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM(SRAM)、动态RAM(DRAM)、同步DRAM(SDRAM)、双数据率SDRAM(DDRSDRAM)、增强型SDRAM(ESDRAM)、同步链路(Synchlink)DRAM(SLDRAM)、存储器总线(Rambus)直接RAM(RDRAM)、直接存储器总线动态RAM(DRDRAM)、以及存储器总线动态RAM(RDRAM)等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。

Claims (10)

1.一种扫描安全数字输入输出接口窗口的实现方法，其特征在于，所述方法包括：
在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；
在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；
启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；
将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。
2.根据权利要求1所述的扫描安全数字输入输出接口窗口的实现方法，其特征在于，所述延时控制模块还用于通过选取所述延时模块中延时单元的数量，以实现对所述延时模块的延时进行控制。
3.根据权利要求2所述的扫描安全数字输入输出接口窗口的实现方法，其特征在于，所述延时控制模块还包括相位监测单元，所述相位监测单元用于监测经过延时后信号的相位。
4.根据权利要求3所述的扫描安全数字输入输出接口窗口的实现方法，其特征在于，所述启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口的步骤包括：
通过所述延时控制模块增加延时单元数量并进行采样；
分别记录下经过一次延时的第一相位和经过二次延时的第二相位的采样值，并保证分别采样到上升沿一次及下降沿一次；
分别记录采样到上升沿和下降沿对应的延时单元数量，并取平均值得到SDIO_CLK采样DAT IO的最佳窗口；
输出phase_lock以表示扫描完成。
5.一种扫描安全数字输入输出接口窗口的实现装置，其特征在于，所述装置包括：
接入模块，所述接入模块用于在SDIO和SDIO控制器之间接入延时模块和延时控制模块，所述延时模块包括多个延时单元，所述延时控制模块用于控制所述延时模块；
时钟输入模块，所述时钟输入模块用于在芯片进行FT测试时，给所述SDIO中的SDIO_CLK端口和DAT IO端口同时输入同相位的时钟；
内部扫描模块，所述内部扫描模块用于启动内部扫描程序，得到SDIO_CLK采样DAT IO的最佳窗口；
烧写模块，所述烧写模块用于将得到的SDIO_CLK采样DAT IO的最佳窗口烧写到一次性可编程储存器中，供后续使用。
6.根据权利要求5所述的扫描安全数字输入输出接口窗口的实现装置，其特征在于，所述延时控制模块还用于通过选取所述延时模块中延时单元的数量，以实现对所述延时模块的延时进行控制。
7.根据权利要求6所述的扫描安全数字输入输出接口窗口的实现装置，其特征在于，所述延时控制模块还包括相位监测单元，所述相位监测单元用于监测经过延时后信号的相位。
8.根据权利要求7所述的扫描安全数字输入输出接口窗口的实现装置，其特征在于，所述内部扫描模块还用于：
通过所述延时控制模块增加延时单元数量并进行采样；
分别记录下经过一次延时的第一相位和经过二次延时的第二相位的采样值，并保证分别采样到上升沿一次及下降沿一次；
分别记录采样到上升沿和下降沿对应的延时单元数量，并取平均值得到SDIO_CLK采样DAT IO的最佳窗口；
输出phase_lock以表示扫描完成。
9.一种计算机设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现权利要求1至4中任一项所述方法的步骤。
10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1至4中任一项所述的方法的步骤。
CN202010712975.2A 2020-07-22 2020-07-22 扫描安全数字输入输出接口窗口的实现方法和装置 Active CN111858215B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010712975.2A CN111858215B (zh) 2020-07-22 2020-07-22 扫描安全数字输入输出接口窗口的实现方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010712975.2A CN111858215B (zh) 2020-07-22 2020-07-22 扫描安全数字输入输出接口窗口的实现方法和装置

Publications (2)

Publication Number Publication Date
CN111858215A true CN111858215A (zh) 2020-10-30
CN111858215B CN111858215B (zh) 2024-08-06

Family

ID=72950627

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010712975.2A Active CN111858215B (zh) 2020-07-22 2020-07-22 扫描安全数字输入输出接口窗口的实现方法和装置

Country Status (1)

Country Link
CN (1) CN111858215B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666444A (zh) * 2020-12-03 2021-04-16 思瑞浦微电子科技（苏州）股份有限公司 芯片ft测试方法及系统

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104345869A (zh) * 2013-08-01 2015-02-11 联发科技股份有限公司 安全数字输入输出装置、系统及其控制方法
CN110780189A (zh) * 2019-09-23 2020-02-11 福州瑞芯微电子股份有限公司 一种基于fpga的sdio接口测试设备与方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104345869A (zh) * 2013-08-01 2015-02-11 联发科技股份有限公司 安全数字输入输出装置、系统及其控制方法
CN110780189A (zh) * 2019-09-23 2020-02-11 福州瑞芯微电子股份有限公司 一种基于fpga的sdio接口测试设备与方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112666444A (zh) * 2020-12-03 2021-04-16 思瑞浦微电子科技（苏州）股份有限公司 芯片ft测试方法及系统
CN112666444B (zh) * 2020-12-03 2024-06-04 思瑞浦微电子科技（苏州）股份有限公司 芯片ft测试方法及系统

Also Published As

Publication number Publication date
CN111858215B (zh) 2024-08-06

Similar Documents

Publication Publication Date Title
US20210263660A1 (en) Write training in memory devices
TWI554037B (zh) 時脈資料回復電路模組、記憶體儲存裝置及相位鎖定方法
US8082435B2 (en) Memory device initiate and terminate boot commands
US8441873B2 (en) Memory devices and methods of operating memory
CN111858215B (zh) 扫描安全数字输入输出接口窗口的实现方法和装置
CN117079700A (zh) 基于ufs存储设备的多状态性能测试方法和装置
KR20030084702A (ko) 불휘발성 반도체 기억 장치
US10297297B2 (en) Sampling module including delay locked loop, sampling unit, memory control unit, and data sampling method thereof
US10387048B2 (en) Memory devices configured to latch data for output in response to an edge of a clock signal generated in response to an edge of another clock signal
CN110430431A (zh) 视频解码方法、芯片、装置、计算机设备和存储介质
CN112256514B (zh) Sdio接口的测试方法及装置、存储介质、终端
KR101270179B1 (ko) 캐스케이드 메모리를 위한 방법 및 장치
CN117389811A (zh) 基于断电模式的状态转换测试测试方法及相关组件
CN113821465B (zh) 基于sram的axi接口控制方法、装置及计算机设备
US20110185218A1 (en) Adjustment of Write Timing Based on a Training Signal
US10192599B2 (en) Semiconductor device
CN113821463A (zh) 基于fpga的pcie控制器验证方法、装置及计算机设备
US7499371B2 (en) Semiconductor memory system with a variable and settable preamble f
CN109686394B (zh) Nand Flash Phy参数配置方法和装置
CN113687990B (zh) 硬盘驱动命令队列的获取方法、装置及计算机设备
CN109522233A (zh) 应用于机台自适应测试方法、装置和计算机设备
WO2022205746A1 (zh) 数据传输电路、方法及存储装置
US10566062B2 (en) Memory device and method for operating the same
TWI543189B (zh) 資料儲存裝置以及快閃記憶體控制方法
CN110471867B (zh) 固态硬盘控制器、固态硬盘及固态硬盘数据传输方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant