CN104345869A - 安全数字输入输出装置、系统及其控制方法 - Google Patents
安全数字输入输出装置、系统及其控制方法 Download PDFInfo
- Publication number
- CN104345869A CN104345869A CN201410369332.7A CN201410369332A CN104345869A CN 104345869 A CN104345869 A CN 104345869A CN 201410369332 A CN201410369332 A CN 201410369332A CN 104345869 A CN104345869 A CN 104345869A
- Authority
- CN
- China
- Prior art keywords
- digital input
- secure digital
- output unit
- output
- operator scheme
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3278—Power saving in modem or I/O interface
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
- G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
- G06F21/82—Protecting input, output or interconnection devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/266—Arrangements to supply power to external peripherals either directly from the computer or under computer control, e.g. supply of power through the communication port, computer controlled power-strips
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/325—Power saving in peripheral device
- G06F1/3275—Power saving in memory, e.g. RAM, cache
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computer Security & Cryptography (AREA)
- Software Systems (AREA)
- Power Sources (AREA)
Abstract
本发明揭露一种安全数字输入输出装置、系统及其控制方法。上述系统包含安全数字输入输出装置与安全数字输入输出主机。安全数字输入输出装置具有第一操作模式和第二操作模式,且包含:寄存器,用于存储允许安全数字输入输出装置切换至第一操作模式的控制值;以及第一模式控制电路,用于透过数据总线接收允许安全数字输入输出装置切换至第二操作模式的第一信号。安全数字输入输出主机用于控制安全数字输入输出装置,且包含:第二模式控制电路,用于透过数据总线发送第一信号至安全数字输入输出装置;以及安全数字输入输出主机控制模块,用于发布命令以将控制值写入寄存器。上述装置、系统及其控制方法能够降低功耗。
Description
相关申请的交叉引用
本申请要求如下优先权:2013年8月1日递交的、申请号为61/861,378的美国临时申请。在此合并参考上述申请案的全部内容。
技术领域
本发明有关于安全数字输入输出(Secure Digital Input Output,SDIO),且特别地,本发明有关于SDIO装置、系统以及相关的控制方法,以将SDIO装置置于休眠模式并将上述SDIO装置从休眠模式唤醒。
背景技术
SDIO是由安全数字(Secure Digital,SD)标准延伸而来的一种接口标准,其不仅可应用于闪存卡(flash memory card)等存储装置,还可用来连接Wi-Fi无线网卡、全球定位系统(Global Positioning System,GPS)接收器以及蓝牙适配器等周边设备(peripheral device)。通常,与上述Wi-Fi无线网卡、GPS接收器及/或蓝牙适配器相结合的SDIO卡被称为SDIO装置。SDIO装置是由SDIO主机来主控(hosted)的,两者共同形成SDIO系统。有时候,SDIO装置上由周边设备提供的功能对于用户而言可能是暂时不必要的。为了减少SDIO系统的功耗(power consumption),SDIO装置可利用时钟门控技术(clockgating technique)切换到闲置模式(idle mode)。通过禁能SDIO装置中逻辑门的切换,这种技术可有效地减少动态功耗。然而,由漏电流导致的静态功耗却无法通过时钟门控技术来降低。
降低静态功耗的一般方法是降低供应至SDIO装置的供电电压的电平。然而,在某些状况下,若供电电压的电平被降低到一定程度,SDIO装置接收由SDIO主机发送的输入信号的能力可能会受到影响。这是由于在以低供电电压运作时,SDIO装置的接收器很难正确解码SDIO规格中定义的高频信号。最糟糕的是,SDIO装置无法接收到用于将SDIO装置从闲置模式唤醒的信号。这种不利影响使得唤醒SDIO装置以及正确响应SDIO主机的时间增加。
因此,需要一种能够在低供电电压下唤醒SDIO装置的机制。
发明内容
有鉴于此,特提供以下技术方案:
本发明的实施方式提供一种安全数字输入输出装置的控制方法,包含:将控制值写入安全数字输入输出装置的寄存器中;基于写入寄存器的控制值,允许安全数字输入输出装置切换至第一工作模式;通过安全数字输入输出装置的第一数据端子发送第一信号至安全数字输入输出装置;以及基于第一信号,允许安全数字输入输出装置切换至第二操作模式。
本发明的实施方式另提供一种安全数字输入输出系统的控制方法,安全数字输入输出系统包含安全数字输入输出主机与安全数字输入输出装置,上述方法包含:从安全数字输入输出主机发送命令至安全数字输入输出装置,以将控制值写入安全数字输入输出装置的寄存器中;基于写入寄存器的控制值,允许安全数字输入输出装置切换至第一工作模式;通过安全数字输入输出主机与安全数字输入输出装置之间的数据总线,将第一信号从安全数字输入输出主机发送至安全数字输入输出装置;以及基于第一信号,允许安全数字输入输出装置切换至第二操作模式。
本发明的实施方式另提供一种安全数字输入输出装置,具有第一操作模式和第二操作模式,上述安全数字输入输出装置包含:寄存器,用于存储允许安全数字输入输出装置切换至第一操作模式的控制值;以及模式控制电路,用于透过安全数字输入输出装置的第一数据端子接收允许安全数字输入输出装置切换至第二操作模式的第一信号。其中,当控制值被写入寄存器时,安全数字输入输出装置切换至第一操作模式,以及当接收到第一信号时,安全数字输入输出装置切换至第二操作模式。
本发明的实施方式另提供一种安全数字输入输出系统,包含:安全数字输入输出装置和安全数字输入输出主机。上述安全数字输入输出装置具有第一操作模式和第二操作模式,且包含:寄存器,用于存储允许安全数字输入输出装置切换至第一操作模式的控制值;以及第一模式控制电路,用于透过数据总线接收允许安全数字输入输出装置切换至第二操作模式的第一信号。上述安全数字输入输出主机用于控制安全数字输入输出装置,且包含:第二模式控制电路,用于透过数据总线发送第一信号至安全数字输入输出装置;以及安全数字输入输出主机控制模块,用于发布命令以将控制值写入寄存器。其中,当通过安全数字输入输出主机发布的命令将控制值写入寄存器时,安全数字输入输出装置切换至第一操作模式,以及当接收到安全数字输入输出主机发送的第一信号时,安全数字输入输出装置切换至第二操作模式。
以上所述的安全数字输入输出装置、系统及其控制方法能够降低供应至安全数字输入输出装置的供电电压而不会过度延长唤醒安全数字输入输出装置以及正确响应安全数字输入输出主机所需的时间,从而降低上述装置和系统的功耗。
附图说明
图1是SDIO主机和SDIO装置的示意图。
图2是软件视图中SDIO主机和SDIO装置的示意图。
图3是依据本发明实施例的SDIO主机和SDIO装置的方块示意图。
图4是依据本发明实施例的SDIO装置切换至休眠模式时SDIO总线上信号的时序示意图。
图5是依据本发明实施例的SDIO装置切换至正常操作模式时SDIO总线上信号的时序示意图。
图6是依据本发明实施例的SDIO装置切换至休眠模式时SDIO主机和SDIO装置之间动作的序列示意图。
图7是依据本发明实施例的SDIO装置切换至正常操作模式时SDIO主机和SDIO装置之间动作的序列示意图。
具体实施方式
在说明书及权利要求书当中使用了某些词汇来指称特定的元件。所属技术领域的技术人员应可理解,硬件制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异作为区分元件的方式,而是以元件在功能上的差异作为区分的准则。在通篇说明书及权利要求项中所提及的“包含”为一开放式的用语,故应解释成“包含但不限定于”。此外,“耦接”一词在此包含任何直接及间接的电气连接手段。因此,若文中描述第一装置耦接于第二装置,则代表第一装置可直接电气连接于第二装置,或透过其它装置或连接手段间接地电气连接至第二装置。
图1是SDIO主机100和SDIO装置200的示意图。SDIO主机100和SDIO装置200通过SDIO总线300连接。SDIO总线300包含命令线(CMD)310、时钟线(CLK)320以及四条数据线(DAT[0~3])330~360,每一条线分别连接至SDIO主机100和SDIO装置200对应的信号引脚/连接点(下文称为端子)。命令线310是SDIO主机100用来向SDIO装置200传送命令的,此命令可以是配置命令、数据传输命令等等。同样,SDIO装置200会针对接收到的命令而通过命令线310返回响应。时钟线320是SDIO主机100用来传送时钟信号的,用于使SDIO装置200与SDIO主机100同步。数据线330~360是由SDIO主机100或SDIO装置200使用的,以依据SDIO主机100产生的SDIO存取来传输数据。
图2是软件视图(software view)中SDIO主机100和SDIO装置200的示意图。通常,SDIO主机100是由主机驱动(host driver)以及一或多个功能驱动(functional driver)来控制。上述一或多个功能驱动对应于SDIO装置200上的功能模块,例如Wi-Fi模块、蓝牙模块及/或GPS模块。主机驱动指示SDIO主机100如何依据SDIO标准与SDIO装置200通信。功能驱动则利用主机驱动以使功能模块具有SDIO装置200上的对应功能。
下文将结合图3来说明如何利用SDIO主机100控制SDIO装置200在正常操作模式和休眠模式之间切换。首先,当SDIO装置200发现自身可能暂时不用的功能模块时,SDIO装置200可决定进入休眠模式。SDIO装置200向SDIO主机100发送休眠请求。当SDIO主机100决定可以准许SDIO装置200切换至休眠模式时,SDIO主机100发布命令以透过命令线310写入SDIO装置200的寄存器(Reg)210中。上述动作可通过微处理单元(Micro-ProcessingUnit,MCU)160指示SDIO主机控制模块140发布上述命令来完成。此命令可以是SDIO规格中定义的CMD52,其是存取单一寄存器的最简单手段,且通常仅利用一个命令/响应对来写入1字节。然而,SDIO规格中定义的其他类型的命令也可以用以写入SDIO装置200的寄存器210,例如CMD53,其允许以单一命令写入多个寄存器。上述寄存器210可以是卡共用控制寄存器(Card Common Control Register,CCCR)中的一个。一般来说,这些CCCR包含为制造商预留的用于特殊操作的16个寄存器。本发明利用了CCCR中的一个以控制SDIO装置200。依据一个实施例,寄存器210的一个位域(bit field)可用值“1”来写入。然而,这并非本发明的限制。其他可能的控制值也可被用于写入寄存器210中的一或多个位域,从而通知SDIO装置200切换至休眠模式。
在SDIO主机100利用上述命令将控制值写入寄存器210之后,中断(interrupt)将会产生以通知MCU260。MCU260相应地检查寄存器210,并发现被写入的控制值1。于是,SDIO装置200开始切换至休眠模式。一旦切换到休眠模式,SDIO装置200的复用器(MUX)220将允许模式控制电路230耦接到SDIO总线300,并终止SDIO总线300与SDIO装置控制模块240之间的连接。如下文所述,模式控制电路230将被用于接收唤醒请求(wake-uprequest)并相应地返回唤醒确认响应(wake-up acknowledgement response)。SDIO装置控制模块240一般用于解析(interpret)透过SDIO总线300从SDIO主机100接收的命令并返回所需的响应。SDIO装置控制模块240也处理SDIO主机100与SDIO装置200之间的数据交换。基于SDIO主机100发布的存取命令,SDIO装置控制模块240将数据放到SDIO总线300的数据线330~360上。同样,SDIO装置控制模块240也从数据线330~360上获取数据并将此数据存储于存储器中。此外,当SDIO装置200切换至休眠模式,电源管理单元(Power Management Unit,PMU)250会将供电电压VDD下调至低电平,从而降低SDIO装置200的静态功耗。由于SDIO装置200无需接收SDIO规格中定义的高频信号,上述供电电压可以相当低,从而可以极大地降低功耗。依据本发明的各种实施例,也可以有其它可行的方法来降低SDIO装置200的功耗而无需降低供电电压VDD。举例来说,关闭SDIO装置200的至少一部分电路也可以降低SDIO装置200的功耗。此外,结合关闭SDIO装置200的至少一部分电路以及降低供电电压VDD的方法也是将功耗降到尽可能低的一种可行方法。
当SDIO装置200切换至休眠模式,SDIO主机100的复用器(MUX)120也会允许SDIO主机100的模式控制电路130耦接至SDIO总线300,并中断SDIO总线300与SDIO主机控制模块140之间的连接。如下文所述,模式控制电路130用于发送唤醒请求并相应地接收唤醒确认响应。SDIO主机控制模块140会通过MCU160的控制将命令透过SDIO总线300发送至SDIO装置200。同样,SDIO主机控制模块140也处理SDIO主机100与SDIO装置200之间的数据交换,上述数据交换包含将数据放到SDIO总线300的数据线330~360上以及获取从SDIO装置200发送的数据。在SDIO装置200切换至休眠模式的期间,SDIO主机100监控由任何功能驱动或其他软件组件(例如,主机驱动或总线驱动)产生的至SDIO装置200的任何SDIO存取。一旦SDIO主机100发现任何功能驱动或软件组件尝试产生至SDIO装置200的SDIO存取,SDIO主机100会暂停此SDIO存取并启动唤醒程序。
当进入唤醒程序时,模式控制电路130首先通过改变数据线330~360之一上的电平发送唤醒请求至SDIO装置200,例如,数据线350,其是SDIO规格中定义的DAT[2]。上述电平的改变将会持续一定时间直到SDIO装置200侦测到。依据本发明的各种实施例,取决于数据线350上的初始电平,模式控制电路130可有效/无效(assert/de-assert)数据线350上的电平。一般来说,由于SDIO发信是用高电平作为信号闲置状态(即,低电平有效),因此,模式控制电路130会无效数据线350上的电平以发送唤醒请求。
当SDIO装置200的模式控制电路230侦测到数据线350上电平的改变时,模式控制电路230通过发送中断至SDIO装置200的MCU260来通知SDIO装置200。MCU260决定是否切换回正常操作模式。若MCU260决定切换回正常操作模式,则PMU250被要求将供电电压恢复至初始电平。此外,若在休眠模式下SDIO装置200的一部分电路被关闭,则当MCU260决定切换回正常操作模式时,这部分电路将被要求启动。在上述操作结束后,模式控制电路230通过改变数据线330、340和360其中之一上的电平来发送唤醒确认响应,例如,数据线360,其可以是SDIO规格中定义的DAT[3]。上述数据线360上电平的改变将会持续一定时间直到SDIO主机100侦测到。之后,复用器220允许SDIO装置控制模块240重新耦接至SDIO总线300,并中断SDIO总线300与模式控制电路230之间的连接。此时,SDIO装置200已准备好响应来自SDIO主机100的SDIO存取而运作。
另一方面,当SDIO主机100的模式控制电路130通过侦测数据线360上的电平改变而接收到唤醒确认响应时,模式控制电路130会通知SDIO主机100的MCU160。然后,复用器120允许SDIO主机控制模块140重新耦接至SDIO总线300,并中断SDIO总线300与模式控制电路130之间的连接。之后,MCU160将允许暂停的SDIO存取继续进行,并要求SDIO主机控制模块140处理上述SDIO存取以发布命令以及将数据放到数据线上。
图4和图5分别是当SDIO装置200切换至休眠模式和正常操作模式时SDIO总线300上信号的时序示意图。请参考图4,其显示的是在包含控制值1的命令CMD52/CMD53通过命令线310发送至SDIO装置200之后,用于传送唤醒确认响应的数据线360上电平被无效(即,高电平有效)。也就是说,唤醒确认响应之后将以数据线360上的高电平发送。然而,这并非本发明的限制。
如图5所示,当唤醒请求通过无效数据线350上的电平(即,低电平有效)而被发送至SDIO装置200之后,只要SDIO装置200准备好切换回正常操作模式,则相应地通过有效数据线360上的电平来发送唤醒确认响应。因此,SDIO主机100可利用命令线310或数据线330~360来执行SDIO存取。请注意,上述信号的电平仅仅是本发明一个可能的实施例,而并非本发明的限制。举例来说,唤醒请求可以任意其他数据线上的高电平来发送,而唤醒确认响应则可以其他任意数据线上的低电平来发送。
图6和图7分别是当切换至休眠模式和正常操作模式时SDIO主机和SDIO装置之间动作的序列示意图。请参考图6,首先,依据来自SDIO装置200的休眠请求,功能驱动设置SDIO装置200以切换至休眠模式。在功能驱动的控制下,主机驱动要求SDIO主机100指示SDIO装置200切换至休眠模式。因此,SDIO主机100发出命令(CMD52/CMD53)至SDIO装置200,将控制值1写入寄存器210中。之后,SDIO装置200将被切换至休眠模式,并利用模式控制电路230来处理唤醒请求和唤醒确认响应。较佳地,模式控制电路230使数据线360无效(DAT[3]=0)。接着,PMU250降低供电电压的电平或者SDIO装置200的一部分电路被关闭(即,休眠操作)。另一方面,主机驱动控制SDIO主机100响应休眠模式而运作。SDIO主机100将会利用模式控制电路130来处理唤醒请求和唤醒确认响应。较佳地,数据线350被维持有效(DAT[2]=1)。当SDIO装置200的上述休眠操作以及SDIO主机100的相应操作完成之后,SDIO存取就无法直接进行了。因此,SDIO存取会先被暂停,以待通过唤醒程序使SDIO装置进入正常操作模式后再执行。在一个实施例中,在功能驱动将SDIO装置200设置为休眠模式之前,功能驱动也可将SDIO装置200先设置为闲置模式。在此闲置模式下,用以使能SDIO装置200的时钟信号可利用时钟门控技术来进行门控。也就是说,功能驱动实际上是在SDIO装置200已经进入闲置模式时将其设置为休眠模式。
图7是关于唤醒SDIO装置200的序列示意图。首先,功能驱动或其他软件组件尝试进行至SDIO装置200的SDIO存取。当主机驱动侦测到SDIO存取时,主机驱动要求SDIO主机100唤醒SDIO装置200并暂停上述SDIO存取。通过无效数据线350上的电平(DAT[2]=0),SDIO主机100发送唤醒请求。模式控制电路230侦测唤醒请求,并产生至MCU260的中断。MCU260将控制SDIO装置200中的其他组件以进行唤醒操作。举例来说,PMU250被要求将供电电压恢复至初始电平,或者在休眠模式下被关闭的那些电路被要求开启。当所有的组件都就绪之后,SDIO装置200被切换至正常操作模式。之后,模式控制电路230返回唤醒确认响应(DAT[3]=1)至SDIO主机100,以通知SDIO主机100当前SDIO装置200已经准备好处理任何SDIO存取。从而,模式控制电路230被SDIO装置控制模块240替换以处理数据线350~360上的信号。当侦测到唤醒确认响应时,SDIO主机100中将产生中断。通过中断与SDIO总线300的连接,模式控制电路130被SDIO主机控制电路140替换以处理数据线350~360上的信号。SDIO主机100的上述中断将会通知MCU160处理上述SDIO存取。
综合上文所述,本发明的实施例可降低供应至SDIO装置的供电电压而不会过度延长唤醒SDIO装置以及正确响应SDIO主机所需的时间。此外,本发明的机制是基于在原本的SDIO数据总线上建立通信信道,从而SDIO装置的制造成本以及SDIO装置的复杂度并未显著增加。因此,休眠模式下的供电电压可被尽可能降低以降低SDIO系统的功耗。
以上描述是为了使本领域的技术人员能够以上下文中的特定实施方式及其需求来实现本发明。然而,本领域的技术人员应可对其进行各种变型与修饰,而本发明的基本精神也可以应用至其他实施例中。因此,本发明并非以所述特定实施例为限,而应以符合本发明宗旨及新特征的最广的范围为界。在上述详细描述中,阐述各种特定细节是为了便于对本发明有全面的了解,然而,本领域的技术人员应可理解本发明在不限定上述特定细节的一部分或全部的情况下如何实施。
本发明的实施例可包含以处理器执行的软件、硬件电路或结构、或上述两者的组合实施的功能。上述处理器可以是通用处理器或专用处理器。在本发明的一个实施例中,上述软件可包含编程逻辑、指令或数据以实施特定功能。上述软件可以存储于机器可存取媒体或计算机可读媒体,例如只读存储器、随机存取存储器、磁盘(例如软盘和硬盘)、光盘(例如CD-ROM)或任何其他数据存储媒体。在本发明的一个实施例中,上述媒体可以压缩格式及/或加密格式存储编程指令,且上述指令可需要在通过处理器执行之前由安装程序来编译或安装。可选地,本发明的一个实施例可以包含用于执行上述功能的硬链接逻辑的特定硬件组件来实施,或以可编程通用计算机组件与定制硬件组件的任意组合来实施。
在不脱离本发明的精神及基本特征的前提下,本发明亦可用其他特定形式来实施。以上所述的实施例仅仅是为了例示本发明,并非本发明的限制。本发明的范围当所附的权利要求为准,凡依本发明权利要求所做的均等变化与修饰,皆应属本发明的涵盖范围。
Claims (35)
1.一种安全数字输入输出装置的控制方法,包含:
将控制值写入该安全数字输入输出装置的寄存器中;
基于写入该寄存器的该控制值,允许该安全数字输入输出装置切换至第一工作模式;
通过该安全数字输入输出装置的第一数据端子发送第一信号至该安全数字输入输出装置;以及
基于该第一信号,允许该安全数字输入输出装置切换至第二操作模式。
2.如权利要求1所述的安全数字输入输出装置的控制方法,其特征在于,该允许该安全数字输入输出装置切换至第二操作模式的步骤包含:
响应该第一信号,透过该安全数字输入输出装置的第二数据端子,从该安全数字输入输出装置发送第二信号;以及
允许该安全数字输入输出装置切换至该第二操作模式。
3.如权利要求2所述的安全数字输入输出装置的控制方法,其特征在于,该第一数据端子和该第二数据端子是该安全数字输入输出装置的数据引脚。
4.如权利要求1所述的安全数字输入输出装置的控制方法,进一步包含:
当该安全数字输入输出装置切换至该第一操作模式时,暂停至该安全数字输入输出装置的安全数字输入输出存取。
5.如权利要求1所述的安全数字输入输出装置的控制方法,其特征在于,该第一操作模式为休眠模式,而该第二操作模式为正常操作模式。
6.如权利要求1所述的安全数字输入输出装置的控制方法,其特征在于,该第一操作模式下该安全数字输入输出装置的功耗低于该第二操作模式下该安全数字输入输出装置的该功耗。
7.如权利要求1所述的安全数字输入输出装置的控制方法,其特征在于,在该第一操作模式下供应至该安全数字输入输出装置的供电电压的电平低于在该第二操作模式下供应至该安全数字输入输出装置的该供电电压的该电平。
8.如权利要求1所述的安全数字输入输出装置的控制方法,其特征在于,在该第一操作模式下,该安全数字输入输出装置中的至少一部分电路被关闭。
9.一种安全数字输入输出系统的控制方法,该安全数字输入输出系统包含安全数字输入输出主机与安全数字输入输出装置,该方法包含:
从该安全数字输入输出主机发送命令至该安全数字输入输出装置,以将控制值写入该安全数字输入输出装置的寄存器中;
基于写入该寄存器的该控制值,允许该安全数字输入输出装置切换至第一工作模式;
通过该安全数字输入输出主机与该安全数字输入输出装置之间的数据总线,将第一信号从该安全数字输入输出主机发送至该安全数字输入输出装置;以及
基于该第一信号,允许该安全数字输入输出装置切换至第二操作模式。
10.如权利要求9所述的安全数字输入输出系统的控制方法,其特征在于,该允许该安全数字输入输出装置切换至第二操作模式的步骤包含:
响应该第一信号,透过该数据总线,从该安全数字输入输出装置发送第二信号至该安全数字输入输出主机;以及
允许该安全数字输入输出装置切换至该第二操作模式。
11.如权利要求10所述的安全数字输入输出系统的控制方法,其特征在于,该数据总线包含第一数据线和第二数据线,该第一信号是透过该第一数据线而从该安全数字输入输出主机发送至该安全数字输入输出装置,以及该第二信号是透过该第二数据线而从该安全数字输入输出装置发送至该安全数字输入输出主机。
12.如权利要求9所述的安全数字输入输出系统的控制方法,进一步包含:
当该安全数字输入输出装置切换至该第一操作模式时,暂停从该安全数字输入输出主机至该安全数字输入输出装置的安全数字输入输出存取。
13.如权利要求9所述的安全数字输入输出系统的控制方法,其特征在于,该第一操作模式为休眠模式,而该第二操作模式为正常操作模式。
14.如权利要求9所述的安全数字输入输出系统的控制方法,其特征在于,该第一操作模式下该安全数字输入输出装置的功耗低于该第二操作模式下该安全数字输入输出装置的该功耗。
15.如权利要求9所述的安全数字输入输出系统的控制方法,其特征在于,在该第一操作模式下供应至该安全数字输入输出装置的供电电压的电平低于在该第二操作模式下供应至该安全数字输入输出装置的该供电电压的该电平。
16.如权利要求9所述的安全数字输入输出系统的控制方法,其特征在于,在该第一操作模式下,该安全数字输入输出装置中的至少一部分电路被关闭。
17.一种安全数字输入输出装置,具有第一操作模式和第二操作模式,该安全数字输入输出装置包含:
寄存器,用于存储允许该安全数字输入输出装置切换至该第一操作模式的控制值;以及
模式控制电路,用于透过该安全数字输入输出装置的第一数据端子接收允许该安全数字输入输出装置切换至该第二操作模式的第一信号,
其中,当该控制值被写入该寄存器时,该安全数字输入输出装置切换至该第一操作模式,以及当接收到该第一信号时,该安全数字输入输出装置切换至该第二操作模式。
18.如权利要求17所述的安全数字输入输出装置,其特征在于,该模式控制电路用于响应该第一信号而透过该安全数字输入输出装置的第二数据端子发送第二信号。
19.如权利要求18所述的安全数字输入输出装置,进一步包含:
安全数字输入输出装置控制模块,用于解析从安全数字输入输出主机传送来的命令并相应地返回响应;以及
复用器,耦接至该安全数字输入输出装置控制模块与该模式控制电路,用于将该安全数字输入输出装置控制模块与该模式控制电路复用至该第一数据端子与该第二数据端子,
其中,当该安全数字输入输出装置切换至该第一操作模式时,该复用器将该模式控制电路耦接至该第一数据端子与该第二数据端子,以及当该安全数字输入输出装置切换至该第二操作模式时,该复用器将该安全数字输入输出装置控制模块耦接至该第一数据端子与该第二数据端子。
20.如权利要求18所述的安全数字输入输出装置,其特征在于,该第一数据端子和该第二数据端子是该安全数字输入输出装置的数据引脚。
21.如权利要求17所述的安全数字输入输出装置,进一步包含:
电源管理单元,用于调整供应至该安全数字输入输出装置的供电电压的电平。
22.如权利要求21所述的安全数字输入输出装置,其特征在于,当该安全数字输入输出装置切换至该第一操作模式时,该电源管理单元将该供电电压的该电平调整至较低电平,其中在该第一操作模式下供应至该安全数字输入输出装置的该供电电压的该电平低于在该第二操作模式下供应至该安全数字输入输出装置的该供电电压的该电平。
23.如权利要求17所述的安全数字输入输出装置,其特征在于,该第一操作模式为休眠模式,而该第二操作模式为正常操作模式。
24.如权利要求17所述的安全数字输入输出装置,其特征在于,在该第一操作模式下,该安全数字输入输出装置中的至少一部分电路被关闭。
25.如权利要求17所述的安全数字输入输出装置,其特征在于,该第一操作模式下该安全数字输入输出装置的功耗低于该第二操作模式下该安全数字输入输出装置的该功耗。
26.一种安全数字输入输出系统,包含:
安全数字输入输出装置,具有第一操作模式和第二操作模式,该安全数字输入输出装置包含:
寄存器,用于存储允许该安全数字输入输出装置切换至该第一操作模式的控制值;以及
第一模式控制电路,用于透过数据总线接收允许该安全数字输入输出装置切换至该第二操作模式的第一信号;
以及
安全数字输入输出主机,用于控制该安全数字输入输出装置,该安全数字输入输出主机包含:
第二模式控制电路,用于透过该数据总线发送该第一信号至该安全数字输入输出装置;以及
安全数字输入输出主机控制模块,用于发布命令以将该控制值写入该寄存器;
其中,当通过该安全数字输入输出主机发布的该命令将该控制值写入该寄存器时,该安全数字输入输出装置切换至该第一操作模式,以及当接收到该安全数字输入输出主机发送的该第一信号时,该安全数字输入输出装置切换至该第二操作模式。
27.如权利要求26所述的安全数字输入输出系统,其特征在于,该第一模式控制电路用于响应该第一信号而透过该数据总线发送第二信号,且该第二模式控制电路用于透过该数据总线接收该第二信号。
28.如权利要求27所述的安全数字输入输出系统,其特征在于,该数据总线包含第一数据线和第二数据线,该第一信号是透过该第一数据线而从该安全数字输入输出主机发送至该安全数字输入输出装置,以及该第二信号是透过该第二数据线而从该安全数字输入输出装置发送至该安全数字输入输出主机。
29.如权利要求26所述的安全数字输入输出系统,其特征在于,该安全数字输入输出装置进一步包含:
安全数字输入输出装置控制模块,用于解析从该安全数字输入输出主机传送来的命令并相应地返回响应;以及
复用器,耦接至该安全数字输入输出装置控制模块与该第一模式控制电路,用于将该安全数字输入输出装置控制模块与该模式控制电路复用至该数据总线,
其中,当该安全数字输入输出装置切换至该第一操作模式时,该复用器将该第一模式控制电路耦接至该数据总线,以及当该安全数字输入输出装置切换至该第二操作模式时,该复用器将该安全数字输入输出装置控制模块耦接至该数据总线。
30.如权利要求26所述的安全数字输入输出系统,其特征在于,该安全数字输入输出主机进一步包含:
复用器,耦接至该安全数字输入输出主机控制模块与该第二模式控制电路,用于将该安全数字输入输出主机控制模块与该第二模式控制电路复用至该数据总线,
其中,当该安全数字输入输出装置切换至该第一操作模式时,该复用器将该第二模式控制电路耦接至该数据总线,以及当该安全数字输入输出装置切换至该第二操作模式时,该复用器将该安全数字输入输出主机控制模块耦接至该数据总线。
31.如权利要求26所述的安全数字输入输出系统,其特征在于,该安全数字输入输出装置进一步包含:
电源管理单元,用于调整供应至该安全数字输入输出装置的供电电压的电平。
32.如权利要求31所述的安全数字输入输出系统,其特征在于,当该安全数字输入输出装置切换至该第一操作模式时,该电源管理单元将该供电电压的该电平调整至较低电平,其中在该第一操作模式下供应至该安全数字输入输出装置的该供电电压的该电平低于在该第二操作模式下供应至该安全数字输入输出装置的该供电电压的该电平。
33.如权利要求26所述的安全数字输入输出系统,其特征在于,该第一操作模式为休眠模式,而该第二操作模式为正常操作模式。
34.如权利要求26所述的安全数字输入输出系统,其特征在于,该第一操作模式下该安全数字输入输出装置的功耗低于该第二操作模式下该安全数字输入输出装置的该功耗。
35.如权利要求26所述的安全数字输入输出系统,其特征在于,在该第一操作模式下,该安全数字输入输出装置中的至少一部分电路被关闭。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201361861378P | 2013-08-01 | 2013-08-01 | |
US61/861,378 | 2013-08-01 | ||
US14/160,502 US9557802B2 (en) | 2013-08-01 | 2014-01-21 | Method of controlling SDIO device and related SDIO system and SDIO device |
US14/160,502 | 2014-01-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104345869A true CN104345869A (zh) | 2015-02-11 |
CN104345869B CN104345869B (zh) | 2017-10-24 |
Family
ID=52428802
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410369332.7A Active CN104345869B (zh) | 2013-08-01 | 2014-07-30 | 安全数字输入输出装置、系统及其控制方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9557802B2 (zh) |
CN (1) | CN104345869B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112306218A (zh) * | 2019-08-02 | 2021-02-02 | 新唐科技股份有限公司 | 控制装置及调整方法 |
CN114365104A (zh) * | 2019-09-10 | 2022-04-15 | 高通股份有限公司 | 针对慢速设备和功率节省的sdio芯片间互连协议扩展 |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015225465A (ja) * | 2014-05-27 | 2015-12-14 | キヤノン株式会社 | 通信装置、撮像装置、通信装置の制御方法、及びプログラム |
US10127172B2 (en) | 2015-06-22 | 2018-11-13 | Qualcomm Technologies International, Ltd. | Single SDIO interface with multiple SDIO units |
US9811485B2 (en) * | 2015-06-22 | 2017-11-07 | Qualcomm Incorporated | Single relay SDIO interface with multiple SDIO units |
CN109872674B (zh) * | 2019-04-16 | 2022-07-12 | 上海奉先电子科技有限公司 | 一种显示系统及驱动配置方法 |
CN110971621B (zh) * | 2020-01-09 | 2023-07-11 | 成都三零嘉微电子有限公司 | 基于sdio接口的嵌入式多cpu互联电路、互联方法及驱动方法 |
CN112256514B (zh) * | 2020-11-20 | 2022-09-16 | 厦门紫光展锐科技有限公司 | Sdio接口的测试方法及装置、存储介质、终端 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1957380A (zh) * | 2004-04-23 | 2007-05-02 | 密克罗奇普技术公司 | 减少低频发射应答机中的误唤醒 |
US20090177816A1 (en) * | 2008-01-04 | 2009-07-09 | Gerald Marx | Method and system for communication with sd memory and sdio devices |
CN101646265A (zh) * | 2009-09-15 | 2010-02-10 | 青岛海信移动通信技术股份有限公司 | 一种移动终端 |
US20110276748A1 (en) * | 2009-12-07 | 2011-11-10 | Panasonic Corporation | Non-volatile storage device, host device, storage system, data communication method and program |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20050237160A1 (en) | 2004-04-23 | 2005-10-27 | Microchip Technology Incorporated | Reducing false wake-up in a low frequency transponder |
US7739487B2 (en) * | 2006-01-17 | 2010-06-15 | Nokia Corporation | Method for booting a host device from an MMC/SD device, a host device bootable from an MMC/SD device and an MMC/SD device method a host device may booted from |
US8170624B1 (en) * | 2006-11-10 | 2012-05-01 | Marvell International Ltd. | Enhanced host sleep for WLAN devices |
US9124463B2 (en) * | 2012-04-04 | 2015-09-01 | Texas Instruments Incorporated | Communication device with sleep state indicator and state machine control |
JP2010140266A (ja) * | 2008-12-11 | 2010-06-24 | Toshiba Corp | 電子デバイスシステムと電子デバイス |
US9098259B1 (en) * | 2011-05-26 | 2015-08-04 | Amazon Technologies, Inc. | Secure digital input/output low-power mode |
WO2013108134A2 (en) * | 2012-01-18 | 2013-07-25 | Marvel World Trade Ltd. | Intelligent detection interface for wireless devices |
-
2014
- 2014-01-21 US US14/160,502 patent/US9557802B2/en active Active
- 2014-07-30 CN CN201410369332.7A patent/CN104345869B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1957380A (zh) * | 2004-04-23 | 2007-05-02 | 密克罗奇普技术公司 | 减少低频发射应答机中的误唤醒 |
US20090177816A1 (en) * | 2008-01-04 | 2009-07-09 | Gerald Marx | Method and system for communication with sd memory and sdio devices |
CN101646265A (zh) * | 2009-09-15 | 2010-02-10 | 青岛海信移动通信技术股份有限公司 | 一种移动终端 |
US20110276748A1 (en) * | 2009-12-07 | 2011-11-10 | Panasonic Corporation | Non-volatile storage device, host device, storage system, data communication method and program |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112306218A (zh) * | 2019-08-02 | 2021-02-02 | 新唐科技股份有限公司 | 控制装置及调整方法 |
CN114365104A (zh) * | 2019-09-10 | 2022-04-15 | 高通股份有限公司 | 针对慢速设备和功率节省的sdio芯片间互连协议扩展 |
Also Published As
Publication number | Publication date |
---|---|
US9557802B2 (en) | 2017-01-31 |
CN104345869B (zh) | 2017-10-24 |
US20150039923A1 (en) | 2015-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104345869A (zh) | 安全数字输入输出装置、系统及其控制方法 | |
CN104063290B (zh) | 处理超时的系统、方法和装置 | |
US10817043B2 (en) | System and method for entering and exiting sleep mode in a graphics subsystem | |
US8347015B2 (en) | Power-optimized frame synchronization for multiple USB controllers with non-uniform frame rates | |
JP5597104B2 (ja) | データ転送装置及びその制御方法 | |
CN107409056A (zh) | 使用中继器选择性启用第一通信路径和第二通信路径 | |
KR20180052539A (ko) | 주변기기 서브시스템에 대한 개별화된 전력 제어를 제공하기 위한 방법 및 장치 | |
US7441128B2 (en) | Power-state management of peripheral device by north bridge for power management of computer system | |
JP3974510B2 (ja) | コンピュータ装置、電力管理方法、およびプログラム | |
EP2661661B1 (en) | Method and system for managing sleep states of interrupt controllers in a portable computing device | |
CN101625568B (zh) | 一种基于数据同步控制器的主控单元热备份系统和实现方法 | |
CN108701109A (zh) | 用于计算机扩展总线的插件机制的方法、装置和系统 | |
WO2017023467A1 (en) | Method and apparatus for completing pending write requests to volatile memory prior to transitioning to self-refresh mode | |
KR102151178B1 (ko) | 직렬 통신 장치 및 그 방법 | |
CN101943941A (zh) | 信息处理装置及其功率控制方法以及计算机可执行程序 | |
CN111741518A (zh) | 一种WiFi芯片电路及WiFi装置 | |
CN107908589A (zh) | I3c验证从设备、主从设备的通信验证系统及方法 | |
CN101815099B (zh) | 双控磁盘阵列中双控制器配置信息同步的方法和装置 | |
WO2014008653A1 (en) | Method for switching a device between hibernat mode and wake-up | |
US7469349B2 (en) | Computer system and method of signal transmission via a PCI-Express bus | |
US20120185713A1 (en) | Server, storage medium, and method for controlling sleep and wakeup function of the server | |
CN104424142A (zh) | 一种多核处理器系统中访问共享资源的方法与装置 | |
US20020124125A1 (en) | Method and apparatus to permit a peripheral device to become the default system bus master | |
CN107656708A (zh) | 电子设备及其控制方法 | |
CN103984543A (zh) | 一种在国产飞腾处理器上实现待机、休眠及唤醒的方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |