CN111857306A - SoC系统通用复位方法、系统及通用复位单元和SoC复位电路 - Google Patents

Abstract

本申请公开了一种SoC系统通用复位方法、系统、装置、计算机可读存储介质及通用复位单元和SoC复位电路，包括：获取SoC系统中复位源的复位条件；根据各复位源的复位条件，生成复位信息表；将复位信息表，写入至通用复位单元中的复位信息逻辑电路；其中，通用复位单元为预先根据SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的；本申请使用通用复位单元，通过获取最新的复位源和相应的复位条件，生成新的复位信息表，将复位信息表导入至通用复位单元，以使通用复位单元能够根据最新的复位信息表生成新的复位组合逻辑，从而实现复用，不用因复位源和复位条件的变化重新设计新的复用单元。

Description

SoC系统通用复位方法、系统及通用复位单元和SoC复位电路

技术领域

本发明涉及集成电路技术领域，特别涉及一种SoC系统通用复位方法、系统、装置、计算机可读存储介质及通用复位单元和SoC复位电路。

背景技术

集成电路的发展已有40年的历史，它一直遵循摩尔所指示的规律推进，现已进入深亚微米阶段。由于信息市场的需求和微电子自身的发展，引发了以微细加工(集成电路特征尺寸不断缩小)为主要特征的多种工艺集成技术和面向应用的系统级芯片的发展。在单一集成电路芯片上就可以实现一个复杂的电子系统，诸如手机芯片、人工智能控制芯片、存储加速芯片等。SoC(系统级芯片，System-on-Chip)设计技术始于20世纪90年代中期，随着半导体工艺技术的发展，IC(Integrated circuit，集成电路)设计者能够将愈来愈复杂的功能集成到单硅片上，SoC是一个微小型系统，如果说中央处理器是大脑，那么SoC就是包括大脑、心脏、眼睛和手的系统。一般倾向将SoC定义为将微处理器、模拟IP核、数字IP核和存储器(或片外存储控制接口)集成在单一芯片上，它通常是客户定制的，或是面向特定用途的标准产品。

SoC中的系统控制逻辑叫做复位电路，它是SoC的重要组成部分。随着集成电路的快速发展，SoC芯片的工作速度越来越快度，集成度越来越高，可实现的功能也越来越多，在一个复杂SoC系统中的会集成多个功能IP模块，每个IP或者子系统都有一个或者多个复位控制信号，同时由于产生复位的原因不同，会有多个复位源。如何通过复位电路对不同复位源进行合理可靠的控制，按照不同优先级产生复位输出信号是SoC芯片设计中的重要问题。

随着芯片项目设计周期越来越短，芯片设计成本越来越高，数百万门甚至上亿门电路的系统级芯片设计基于前代产品的迭代设计越来越重要。

现有技术中，一旦用户的的需求发生变动，就需要定制新的SoC芯片，成本高昂。

在这种需求下，需要更多采用设计重用技术，保证设计质量，降低芯片成本，满足市场需求。

发明内容

有鉴于此，本发明的目的在于提供一种SoC系统通用复位方法、系统、装置、计算机可读存储介质及通用复位单元和SoC复位电路，提升SoC复用效率，降低成本。其具体方案如下：

一种SoC系统通用复位方法，包括：

在SoC系统中复位源和/或复位源的复位条件变化后，获取所述SoC系统中复位源的复位条件；

根据各复位源的复位条件，生成复位信息表；

将所述复位信息表，写入至通用复位单元中的复位信息逻辑电路，以使所述通用复位单元依据所述复位信息逻辑电路中的所述复位信息表控制所述SoC系统的复位；

其中，所述通用复位单元为预先根据所述SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的。

可选的，所述将所述复位信息表，写入至通用复位单元中的复位信息逻辑电路的过程，包括：

将所述复位信息表转换为基于System Verilog语言的复位信息包；

将所述复位信息包写入至所述通用复位单元中的所述复位信息逻辑电路。

可选的，所述复位信息表，包括复位源的名称、复位信号名和有效值，硬件复位条件、模块单独复位条件、看门狗复位条件、复位优先级条件、软件复位条件、电源域复位条件和/或JTAG复位条件。

本发明还公开了一种SoC系统通用复位系统，包括：

复位条件获取模块，用于在SoC系统中复位源和/或复位源的复位条件变化后，获取所述SoC系统中复位源的复位条件；

复位表生成模块，用于根据各复位源的复位条件，生成复位信息表；

复位信息写入模块，用于将所述复位信息表，写入至通用复位单元中的复位信息逻辑电路，以使所述通用复位单元依据所述复位信息逻辑电路中的所述复位信息表控制所述SoC系统的复位；

其中，所述通用复位单元为预先根据所述SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的。

可选的，所述复位信息写入模块，包括：

复位信息转换单元，用于将所述复位信息表转换为基于System Verilog语言的复位信息包；

复位信息写入单元，用于将所述复位信息包写入至所述通用复位单元中的所述复位信息逻辑电路，以使所述通用复位单元依据所述复位信息逻辑电路中的所述复位信息表控制所述SoC系统的复位。

本发明还公开了一种SoC系统通用复位装置，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序以实现如前述的SoC系统通用复位方法。

本发明还公开了一种计算机可读存储介质，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如前述的SoC系统通用复位方法。

本发明还公开了一种通用复位单元，包括：依次连接的复位信息逻辑电路、复位条件组合逻辑电路、复位请求逻辑电路、复位释放逻辑电路和多功能选择器，边沿检测逻辑电路与所述复位请求逻辑电路连接；

所述复位信息逻辑电路，用于存放如前述的复位信息表，输出所述复位信息表至所述复位条件组合逻辑电路；

所述复位条件组合逻辑电路，用于根据所述复位信息表，生成相应的复位组合逻辑；

所述边沿检测逻辑电路，用于检测寄存器模块输出的与复位请求对应的边沿信号，并输出与边沿检测信号相应的复位请求信号至所述复位请求逻辑电路；

所述复位请求逻辑电路，用于接收所述边沿检测逻辑电路和状态机输出的复位请求信号，根据状态机和寄存器模块输出的复位条件信号、复位请求信号和所述复位组合逻辑，输出相应的复位信号；

所述复位释放逻辑电路，用于转发所述复位信号至所述多功能选择器，并根据所述复位信号在预设的时间后输出释放信号和所述状态机的状态信号至所述多功能选择器；

所述多功能选择器，用于根据状态机反馈的输出信号，将所述复位信号和所述释放信号输出至相应的复位源。

本发明还公开了一种SoC复位电路，包括如前述的通用复位单元。

本发明中，SoC系统通用复位方法，包括：在SoC系统中复位源和/或复位源的复位条件变化后，获取SoC系统中复位源的复位条件；根据各复位源的复位条件，生成复位信息表；将复位信息表，写入至通用复位单元中的复位信息逻辑电路，以使通用复位单元依据复位信息逻辑电路中的复位信息表控制SoC系统的复位；其中，通用复位单元为预先根据SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的。

本发明使用通用复位单元，通过获取最新的复位源和相应的复位条件，生成新的复位信息表，将复位信息表导入至通用复位单元，以使通用复位单元能够根据最新的复位信息表生成新的复位组合逻辑，从而实现复用，不用因复位源和复位条件的变化重新设计新的复用单元。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明实施例公开的一种SoC系统通用复位方法流程示意图；

图2为本发明实施例公开的一种复位信息表示意图；

图3为本发明实施例公开的一种SoC系统通用复位系统结构示意图；

图4为本发明实施例公开的一种通用复位单元结构示意图；

图5为本发明实施例公开的一种SOC系统结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种SoC系统通用复位方法，参见图1所示，该方法包括：

S11：在SoC系统中复位源和/或复位源的复位条件变化后，获取SoC系统中复位源的复位条件。

具体的，可以通过定时获取SoC系统中复位源和/或复位源的复位条件，并与历史复位源的复位条件进行比对，SoC系统中复位源和/或复位源的复位条件是否变化，若发生变化，则获取变化后的当前SoC系统中复位源的复位条件。

S12：根据各复位源的复位条件，生成复位信息表。

具体的，参见图2所示，各复位源的复位条件可以包括复位源的名称、复位信号名和有效值，硬件复位条件、模块单独复位条件、看门狗复位条件、复位优先级条件、软件复位条件、电源域复位条件和/或JTAG复位条件等，通过将各复位源的复位条件按序排列，得到包括各复位源的复位条件的复位信息表。

S13：将复位信息表，写入至通用复位单元中的复位信息逻辑电路，以使通用复位单元依据复位信息逻辑电路中的复位信息表控制SoC系统的复位。

具体的，通用复位单元为预先根据SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的，因此，无论当前SoC系统中复位源添加或减少，复位源的复位条件添加、减少或变更，只要SoC系统本身不进行更改，通用复位单元都能够支持复位条件的变化。

例如，SoC系统包括6个子系统，每个子系统对应有相应的复位条件，通用复位单元便可以预先根据这6个子系统的复位条件进行设计，使通用复位单元支持6个子系统的全部复位条件，当SoC系统部分子系统需要停用，例如，仅使用其中4个子系统，或部分子系统的复位条件变化，如，看门狗复位条件由受影响便为不受影响，此时，通用复位单元仍可以支持，仅需生成新的复位组合逻辑便可，而不用重新设计通用复位单元和整个SoC系统。

因此，仅需将变更后的复位信息表重新写入至通用复位单元中的复位信息逻辑电路中，通用复位单元中的复位信息逻辑电路便可以依据复位信息表生成新的复位控制逻辑，从而控制SoC系统的复位，不再需要因复位条件的改变需要单独设计新的复位单元改变SoC系统，成功的实现了复位单元的复用，降低了SOC系统的成本。

可见，本发明实施例使用通用复位单元，通过获取最新的复位源和相应的复位条件，生成新的复位信息表，将复位信息表导入至通用复位单元，以使通用复位单元能够根据最新的复位信息表生成新的复位组合逻辑，从而实现复用，不用因复位源和复位条件的变化重新设计新的复用单元。

本发明实施例公开了一种具体的SoC系统通用复位方法，应用于第一设备，相对于上一实施例，本实施例对技术方案作了进一步的说明和优化。具体的：

S21：在SoC系统中复位源和/或复位源的复位条件变化后，获取SoC系统中复位源的复位条件；

S22：根据各复位源的复位条件，生成复位信息表；

S23：将复位信息表转换为基于System Verilog语言的复位信息包。

具体的，通用复位单元仅支持部分格式的数据，因此，需要将复位信息表利用System Verilog语言自动转化为使用System Verilog语言表达的复位信息包，以供后续通用复位单元读取。

具体的，转化过程可以通过基于python设置相应的脚本，具体的转换过程可以为，运行脚本，利用脚本调用标准python库单元，用于处理表格信息；读取定义好的复位信息表，然后逐列处理复位信息表中的各个复位条件，并转化为System Verilog形式的复位信息，最终生成基于System Verilog的复位信息包。

S24：将复位信息包写入至通用复位单元中的复位信息逻辑电路，以使通用复位单元依据复位信息逻辑电路中的复位信息表控制SoC系统的复位；

其中，通用复位单元为预先根据SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的。

具体的，通过将复位信息包写入至通用复位单元，通用复位单元便可以读取复位信息包，在复位信息逻辑电路中生成相应的复位组合逻辑。

相应的，本发明实施例还公开了一种SoC系统通用复位系统，参见图3所示，包括：

复位条件获取模块11，用于在SoC系统中复位源和/或复位源的复位条件变化后，获取SoC系统中复位源的复位条件；

复位表生成模块12，用于根据各复位源的复位条件，生成复位信息表；

复位信息写入模块13，用于将复位信息表，写入至通用复位单元中的复位信息逻辑电路，以使通用复位单元依据复位信息逻辑电路中的复位信息表控制SoC系统的复位；

其中，通用复位单元为预先根据SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的。

可见，本发明实施例使用通用复位单元，通过获取最新的复位源和相应的复位条件，生成新的复位信息表，将复位信息表导入至通用复位单元，以使通用复位单元能够根据最新的复位信息表生成新的复位组合逻辑，从而实现复用，不用因复位源和复位条件的变化重新设计新的复用单元。

具体的，上述复位信息写入模块13，可以包括复位信息转换单元和复位信息写入单元；其中，

复位信息转换单元，用于将复位信息表转换为基于System Verilog语言的复位信息包；

复位信息写入单元，用于将复位信息包写入至通用复位单元中的复位信息逻辑电路，以使通用复位单元依据复位信息逻辑电路中的复位信息表控制SoC系统的复位。

其中，上述复位信息表，可以包括复位源的名称、复位信号名和有效值，硬件复位条件、模块单独复位条件、看门狗复位条件、复位优先级条件、软件复位条件、电源域复位条件和/或JTAG(Joint Test Action Group，JTAG接口)复位条件。

此外，本发明实施例还公开了一种SoC系统通用复位装置，包括：

存储器，用于存储计算机程序；

处理器，用于执行计算机程序以实现如前述的SoC系统通用复位方法。

另外，本发明实施例还公开了一种计算机可读存储介质，计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如前述的SoC系统通用复位方法。

进一步的，本发明实施例还公开了一种通用复位单元，参见图4所示，该单元包括：依次连接的复位信息逻辑电路21、复位条件组合逻辑电路22、复位请求逻辑电路23、复位释放逻辑电路24和多功能选择器25，边沿检测逻辑电路26与复位请求逻辑电路23连接；

复位信息逻辑电路21，用于存放如前述的复位信息表，输出复位信息表至复位条件组合逻辑电路22。

可以理解的是，复位信息逻辑电路21中一直存放有复位条件组合逻辑电路22用于生成复位组合逻辑的复位信息表，在最初复位信息逻辑电路21中可以存放有初始的复位信息表。

复位条件组合逻辑电路22，用于根据复位信息表，生成相应的复位组合逻辑。

具体的，复位组合逻辑是根据复位信息表各复位源的复位条件生成的相互关联互不矛盾的复位逻辑，根据复位组合逻辑可以兼容所有复位源的情况下进行相应的复位操作。

边沿检测逻辑电路26，用于检测寄存器模块27输出的与复位请求对应的边沿信号，并输出与边沿检测信号相应的复位请求信号至复位请求逻辑电路23。

具体的，寄存器模块27用于产生软件复位和模块复位条件，当出现复位要求时，寄存器模块27变回输出相应的上升沿或下降沿，边沿检测逻辑电路26变回检测到该边沿信号，从而将边沿信号转化为相应的复位请求信号，并发送至复位请求逻辑电路23，以进行复位。

复位请求逻辑电路23，用于接收边沿检测逻辑电路26和状态机28输出的复位请求信号，根据状态机28和寄存器模块27输出的复位条件信号、复位请求信号和复位组合逻辑，输出相应的复位信号。

具体的，复位请求逻辑电路23一方面接收边沿检测逻辑电路26和状态机28输出的复位请求信号，另一方面根据状态机28和寄存器模块27输出的复位条件信号和复位组合逻辑，判断是否可以进行与复位请求信号相应的复位操作，如果可以就输出相应的复位信号，完成复位，如果不满足条件，则拒绝复位请求。

复位释放逻辑电路24，用于转发复位信号至多功能选择器25，并根据复位信号在预设的时间后输出释放信号和状态机28的状态信号至多功能选择器25。

具体的，复位释放逻辑电路24在转发复位信号的同时，也准备处理后续相应的复位释放问题，在一个复位源进行复位后，需要进行释放，从而结束复位重新进行工作，因此，复位释放逻辑电路24在转发复位信号后，一定时间后根据状态机28的状态信号判断是否可以复位释放，如果可以释放，就发送释放信号至多功能选择器25，以使多功能选择器25输出释放信号。

多功能选择器25，用于根据状态机28反馈的输出信号，将复位信号和释放信号输出至相应的复位源。

具体的，多功能选择器25根据状态机28反馈的输出信号，判断是否可以发送复位信号和释放信号输出至相应的复位源，如果可以就输出相应的复位信号和释放信号。

相应的，本发明实施例还公开了一种SoC复位电路，包括如前述的通用复位单元。

具体的，参见图5所示，公开了一种具体的SoC复位电路示意图，其中，包括1整个通用复位单元集3、状态机28和寄存器模块27，其中，通用复位单元集3为多个通用复位单元的集成电路，通用复位单元集中包括4个通用复位单元31，通用复位单元31接收片外复位控制输入和其他控制输入信号，寄存器模块27通过AHB总线与外界连接，通用复位单元集3中的通用复位单元31输出CPU复位信号、video复位信号、DDR复位信号和TOP复位信号。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

专业人员还可以进一步意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、计算机软件或者二者的结合来实现，为了清楚地说明硬件和软件的可互换性，在上述说明中已经按照功能一般性地描述了各示例的组成及步骤。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明的范围。

以上对本发明所提供的技术内容进行了详细介绍，本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (9)

1.一种SoC系统通用复位方法，其特征在于，包括：

在SoC系统中复位源和/或复位源的复位条件变化后，获取所述SoC系统中复位源的复位条件；

根据各复位源的复位条件，生成复位信息表；

将所述复位信息表，写入至通用复位单元中的复位信息逻辑电路，以使所述通用复位单元依据所述复位信息逻辑电路中的所述复位信息表控制所述SoC系统的复位；

其中，所述通用复位单元为预先根据所述SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的。

2.根据权利要求1所述的SoC系统通用复位方法，其特征在于，所述将所述复位信息表，写入至通用复位单元中的复位信息逻辑电路的过程，包括：

将所述复位信息表转换为基于System Verilog语言的复位信息包；

将所述复位信息包写入至所述通用复位单元中的所述复位信息逻辑电路。

3.根据权利要求2所述的SoC系统通用复位方法，其特征在于，所述复位信息表，包括复位源的名称、复位信号名和有效值，硬件复位条件、模块单独复位条件、看门狗复位条件、复位优先级条件、软件复位条件、电源域复位条件和/或JTAG复位条件。

4.一种SoC系统通用复位系统，其特征在于，包括：

复位条件获取模块，用于在SoC系统中复位源和/或复位源的复位条件变化后，获取所述SoC系统中复位源的复位条件；

复位表生成模块，用于根据各复位源的复位条件，生成复位信息表；

复位信息写入模块，用于将所述复位信息表，写入至通用复位单元中的复位信息逻辑电路，以使所述通用复位单元依据所述复位信息逻辑电路中的所述复位信息表控制所述SoC系统的复位；

其中，所述通用复位单元为预先根据所述SoC系统中全部复位源和全部复位条件生成的初始复位信息表生成的。

5.根据权利要求4所述的SoC系统通用复位系统，其特征在于，所述复位信息写入模块，包括：

复位信息转换单元，用于将所述复位信息表转换为基于System Verilog语言的复位信息包；

复位信息写入单元，用于将所述复位信息包写入至所述通用复位单元中的所述复位信息逻辑电路，以使所述通用复位单元依据所述复位信息逻辑电路中的所述复位信息表控制所述SoC系统的复位。

6.一种SoC系统通用复位装置，其特征在于，包括：

存储器，用于存储计算机程序；

处理器，用于执行所述计算机程序以实现如权利要求1至3任一项所述的SoC系统通用复位方法。

7.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质上存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1至3任一项所述的SoC系统通用复位方法。

8.一种通用复位单元，其特征在于，包括：依次连接的复位信息逻辑电路、复位条件组合逻辑电路、复位请求逻辑电路、复位释放逻辑电路和多功能选择器，边沿检测逻辑电路与所述复位请求逻辑电路连接；

所述复位信息逻辑电路，用于存放如权利要求1至3中任一项所述的复位信息表，输出所述复位信息表至所述复位条件组合逻辑电路；

所述复位条件组合逻辑电路，用于根据所述复位信息表，生成相应的复位组合逻辑；

所述边沿检测逻辑电路，用于检测寄存器模块输出的与复位请求对应的边沿信号，并输出与边沿检测信号相应的复位请求信号至所述复位请求逻辑电路；

所述复位请求逻辑电路，用于接收所述边沿检测逻辑电路和状态机输出的复位请求信号，根据状态机和寄存器模块输出的复位条件信号、复位请求信号和所述复位组合逻辑，输出相应的复位信号；

所述复位释放逻辑电路，用于转发所述复位信号至所述多功能选择器，并根据所述复位信号在预设的时间后输出释放信号和所述状态机的状态信号至所述多功能选择器；

所述多功能选择器，用于根据状态机反馈的输出信号，将所述复位信号和所述释放信号输出至相应的复位源。

9.一种SoC复位电路，其特征在于，包括如权利要求8所述的通用复位单元。

Images