CN111831957B - 基于fpga的三维动态海杂波计算装置 - Google Patents

Abstract

本发明公开了一种基于FPGA的三维动态海杂波计算加速器，主要解决现有技术不能对大尺寸长时间的三维空时相关海杂波快速模拟的问题。本发明包括FPGA芯片、SD卡和外部存储器，该FPGA中设有均匀分布随机数生成器、非线性滤波模块、功率谱数据处理器、二维海杂波计算器、时间维海杂波计算器、数据传输控制模块、SD卡读写控制模块、数据归一化模块、时钟分频模块、复位管理单元和AXI直接存储器存取模块。其中，SD卡与FPGA的一组引脚连接，用于储存数据；外部存储器与FPGA的另一组引脚连接，用于数据缓存。本发明计算精度高，计算的三维空时相关海杂波满足实际需求，可用于仿真大尺寸长观测时间的三维空时相关海杂波。

Description

基于FPGA的三维动态海杂波计算装置

技术领域

本发明属于数字信号处理技术领域，尤其涉及了一种三维动态海杂波计算加速装置，可用于仿真动态海面电磁散射时在空间上的X和Y方向以及时间T三个维度上的回波变化情况。

背景技术

现有的模拟海杂波的统计方法主要有零记忆非线性变换方法和球不变随机过程方法。使用统计模型仿真海杂波多为对一维的海杂波时间序列的模拟，或者是对空间某一方向上一段距离的海面的二维海杂波进行模拟，而使用统计模型仿真三维动态海杂波的很少。

现有的使用FPGA对海杂波模拟的专利主要针对一维和二维情况，如申请号为201610575798.1，名称为“一种韦布尔杂波序列的发生装置及方法”的专利申请，其首先生成随机序列，然后分别使随机序列通过高斯序列变换装置和频域相关特征函数变换装置进行计算，生成具有频域特征的高斯随机序列，再通过零记忆非线性变换装置把高斯随机序列进行非线性变换，得到时间相关的韦布尔杂波序列。申请号为201610587067.9，名称为“一种二维时空相关对数正态杂波实现方法及电子设备”，其先采用FPGA计算生成表征时间相关对数正态杂波序列的第一矩阵，再根据特征相关常数计算二维空时相关的第二矩阵，再通过高斯序列生成器计算得到高斯分布的第三矩阵，最后通过矩阵乘法计算得到二维空时相关的海杂波。

上述两项专利申请的不足是：只能对一维海杂波时间序列或者二维空时相关海杂波进行模拟，不能对一片区域的三维海杂波进行快速有效的仿真，无法满足实际需求。

发明内容

本发明的目的在于针对上述现有技术的不足，提供一种基于FPGA的三维动态海杂波计算加速装置，以在短时间生成大量三维动态海杂波的仿真数据，实现在仿真动态海面电磁散射时对三个维度的数据计算的需求，扩大动目标与海面复合电磁散射的计算区域。

为实现上述目的，本发明包括FPGA、SD卡和外部存储器，该SD卡与FPGA的一组引脚连接，用于储存功率谱数据和FPGA计算得到的三维海杂波结果，该外部存储器与FPGA另一组引脚连接，用于缓存从SD卡读取的功率谱数据和FPGA计算中间结果，该FPGA中设有均匀分布随机数生成器，及改变随机序列概率密度分布为对数正态分布的非线性滤波模块，其特征在于，FPGA内部还包括：

功率谱数据处理器，用于使用输入的均匀分布随机数计算得到随机相位，根据该随机相位与功率谱数据计算功率谱数据处理结果A，并输出给二维海杂波计算器；

二维海杂波计算器，其具有内部数据缓冲区，用于缓存功率谱数据处理器输出的结果，缓存区存满后使用其中的数据计算每个时刻的空间二维高斯随机场；

时间维海杂波计算器，其具有内部数据缓冲区，用于缓存从外部存储器中按照时间维度取出的一维数据，并使用该一维数据计算随机时间序列，输出给非线性滤波模块；

数据传输控制模块，用于控制功率谱数据处理器、时间维海杂波计算器从外部存储器读取数据，并控制二维海杂波计算器将计算结果放入外部存储器，等待时间维海杂波计算器调用；

SD卡读写控制模块，用于从SD卡中读取数据，并将外部存储器中的数据保存到SD卡中；

数据归一化模块，用于把二维海杂波计算器计算得到的结果调整为均值为零，方差为1的零均值随机场；

时钟分频模块，用于使用软件端生成的低频率时钟信号产生高频率时钟信号；

复位管理单元，用于接收软件端复位信号，控制硬件端的内部互联复位和系统复位；

AXI直接存储器存取模块，通过AXI4总线快速传输数据。

本发明具有如下优点：

本发明由于采用外部存储器缓存二维海杂波计算器计算得到的数据，解决了由于FPGA内部存储资源有限导致的无法仿真大尺寸三维海杂波的情况，满足实际需求；

1.本发明由于采用单精度浮点数进行计算，解决了传统方法在FPGA上采用定点数计算造成的数据截位误差；

2.本发明在二维海杂波计算器中设置了使用双端口Block RAM组成的内部数据缓冲区，计算过程中采用原位缓存的方式，解决了现有计算过程中，数据需要进行两次转置操作造成的延时；

3.本发明由于根据时间维和空间维的独立性，把三维仿真分解为二维海杂波计算器和时间维海杂波计算器，解决了FPGA中三个维度统一计算，使用资源消耗远超FPGA最大资源，无法实现的问题。

仿真结果表明，本发明不仅解决了在FPGA实现三维动态海杂波仿真的问题，而且计算结果的统计特性良好，可满足实际需求。

相比于二维海杂波在应用中只能用于海面上固定运动方向的点目标或者静止的点目标的雷达回波和海面目标雷达探测研究，三维海杂波可以应用于一个区域的海面内任意运动方式的目标和实际目标的雷达回波和海面目标雷达探测研究，此外通过对三维海杂波进行观察，可以研究海面空间各方向的回波相关性和不同位置海面回波的时间相关性，能满足实际海场景电磁散射研究中对大空间场景、长观测时间的海杂波数据的需要。

附图说明

图1是本发明装置的整体结构图；

图2是本发明中的计算数据传输控制模块结构图；

图3是本发明仿真结果中的一帧截图。

具体实施方式

以下结合附图对本发明的实施例和效果做进一步详细描述。

参照图1，本发明基于FPGA的三维动态海杂波计算加速器,包括FPGA、SD卡和外部存储器，FPGA通过引脚分别与SD卡和外部存储器连接。其中:

所述SD卡中预先储存有长度为N*N*N的功率谱数据，并保存FPGA计算得到的海杂波结果。

所述外部存储器，用于缓存SD卡读写控制模块7从SD卡中取出的功率谱数据，并缓存二维海杂波计算器4的计算结果和缓存非线性滤波模块2的计算结果。

所述FPGA，其内部包括位于硬件端和软件端两部分，其硬件端设有均匀分布随机数生成器1、非线性滤波模块2、功率谱数据处理器3、二维海杂波计算器4、时间维海杂波计算器5、其软件端设有数据传输控制模块6、SD卡读写控制模块7、数据归一化模块8、时钟分频模块9、复位管理单元10和AXI直接存储器存取模块11。该二维海杂波计算器4包括由双端口Block RAM资源组成的内部数据缓冲区和二维累加加速器。该时间维海杂波计算器5包括由双端口Block RAM资源组成的内部数据缓冲区和一维累加加速器。该数据传输控制模块6，结构如图2。

参照图2，数据传输控制模块6，包括：包括复数储存子模块61、二维输入数据缓存子模块62、二维结果缓存子模块63、第三维数据读取子模块64，其中：

复数储存子模块61，用于开辟两个独立的存储空间，分开储存单精度浮点型复数的实部数据和虚部数据；

二维输入数据缓存子模块62，用于控制AXI直接存储器存取模块11从外部存储器中读取长度为N*N的数据，依次输入到功率谱数据处理器3，再把功率谱数据处理器3的计算结果按照行-列的顺序缓存到二维海杂波计算器4的内部缓冲区中，生成一个二维N*N数据矩阵，其中N为各个维度的数据长度；

二维结果缓存子模块63，用于生成*(col+row*N+(n-1)*N*N)地址，以控制二维海杂波计算器4的计算结果通过AXI直接存储器存取模块11按照各自的地址缓存到外部存储器，其中row为从0到(N-1)间隔为1变换的整数，col为从0到(N-1)间隔为1变换的整数，n是二维海杂波计算器4的调用次数；

第三维数据读取子模块64，用于生成地址*(page*N*N+row*N+col)，其中page是从0到(N-1)间隔为1变化的整数，当row和col每变化一次时，则page从0到(N-1)变化，并将外部存储器中对应地址内的数据通过AXI直接存储器存取模块11依次取出输入到时间维海杂波计算器5中。

上述各模块的结构及连接关系如下：

时钟分频模块8的时钟信号输入端与软件端连接，时钟信号输出端与每一个FPGA内部模块相连，给模块运行提供166.7MHz的时钟信号；复位管理单元9与FPGA内每个模块连接，在软件端有复位信号时，对硬件进行复位。

SD卡读写控制模块7的外部数据读写端口通过FPGA的引脚与SD卡连接，内部数据读写端口通过AXI4总线与外部存储器连接；AXI直接存储器存取模块11的外部数据读写端口通过FPGA的引脚与外部存储器连接，其第一个内部读写端口通过AXI4总线与功率谱数据处理器3的一个数据输入端连接，其第二个内部读写端口与二维海杂波计算器4的数据输出端连接；其第三个内部读写端口通过AXI4总线与时间维海杂波计算器5的输入端连接；数据传输控制模块6的二维输入数据缓存子模块62、二维结果缓存子模块63、第三维数据读取子模块64与AXI直接存储器存取模块11的第一个端口、第二个端口和第三个端口连接；非线性滤波模块2的输出端与外部存储器连接；功率谱数据处理器3的另一个数据输入端与均匀分布随机数生成器1的输出端连接，其数据输出端口与二维海杂波计算器4的数据输入端口连接；时间维海杂波计算器5的数据输出端与数据归一化模块8的数据输入端连接，数据归一化模块8的数据输出端与非线性滤波模块2的数据输入端连接。

本实例的工作原理如下：

功率谱数据预先在电脑上储存在SD卡中，SD卡读写控制模块7把功率谱数据从SD卡中取出并缓存到外部存储器中，缓存完成后，数据传输控制模块中的二维输入数据缓存子模块62控制AXI直接存储器存取模块11的第一个内部读写端口每次从外部存储器取出N*N长度的数据，并将其传输到功率谱数据处理器3的输入端；在每一个功率谱数据输入到功率谱数据处理器3的同时，均匀分布随机数生成器1也会向功率谱数据处理器3输出一个数据，功率谱数据处理器3根据输入数据，按照如下公式计算得到一个结果A：

其中，m、n表示二维空间中采样点的坐标，t表示要计算的二维空间处于第几个时刻，S(m,n,t)是t时刻坐标(m,n)位置处的功率谱；φ是随机相位，其使用均匀分布随机数生成器1输入的数据乘以2π得到；

功率谱数据处理器3把计算结果输出给二维海杂波计算器4，二维海杂波计算器4将该结果输入到自己的内部缓冲区，数据传输控制模块的复数储存子模块61控制该内部缓冲区和外部存储器形成实部和虚部两部分。当内部缓冲区存满后，由二维海杂波计算器4中的二维累加加速器从内部数据缓冲区按列依次取出数据，进行列IFFT计算，并先将该计算结果按列放入内部数据缓冲区中的原位置中，再按行从内部数据缓冲区依次取出数据，进行行IFFT计算，并将该计算结果按列放入内部数据缓冲区中的原位置中，计算完成后，数据传输控制模块的二维结果缓存子模块63控制AXI直接存储器存取模块11的第二个内部读写端口将计算结果从内部数据缓冲区取出，通过AXI4总线存放到外部存储器，这一过程共运行N次，直到N*N*N长度的数据全部计算完成。之后，由数据传输控制模块中的第三维数据读取子模块64控制AXI直接存储器存取模块11的第三个内部读写端口从外部存储器中取出数据存入时间维海杂波计算器5的内部缓冲区中，数据传输控制模块的复数储存子模块61控制时间维海杂波计算器5的内部缓冲区形成实部和虚部两部分，数据储存完成后由时间维海杂波计算器5中的一维累加加速器调用其中的数据进行一维IFFT计算，该模块5一共运行N*N次，直到N*N*N长度的数据全部计算完成，且在每运行一次后就将计算结果输出到数据归一化模块8。

数据归一化模块8根据如下公式对输入数据进行归一化处理：

其中，x_G为时间维海杂波计算器5的计算结果，y_norm是归一化数据，mean是数据均值，std是数据标准差；

非线性滤波模块2根据数据归一化模块8传输的数据，按照如下公式依次计算对数正态分布海杂波仿真数据y：

y＝exp(σ·x+μ)，

其中，x为数据归一化模块8输出的归一化数据，σ是对数正态分布的形状参数，μ是对数正态分布的尺度参数；

非线性滤波模块2将计算得到的海杂波仿真数据y输出到外部存储器；之后，SD卡读写控制模块7把外部存储器中的计算结果取出存放到SD卡中。

本发明的效果可通过以下仿真进一步说明：

用本发明装置对预先得到的一组海杂波功率谱数据，仿真三维动态海杂波的幅值，其中三维动态海杂波仿真中一个时刻的二维海杂波幅值，如图3所示。

从图3可以看出，本发明可以计算256*256m²空间尺寸的海面场景的海杂波数据，且在空间不同方向的纹理特性和幅值强度效果良好，可以满足实际需求。

Claims (6)

1.一种基于FPGA的三维动态海杂波计算装置，包括FPGA、SD卡和外部存储器，该SD卡与FPGA的一组引脚连接，用于储存功率谱数据和FPGA计算得到的三维海杂波结果，该外部存储器与FPGA另一组引脚连接，用于缓存从SD卡读取的功率谱数据和FPGA计算中间结果，该FPGA中设有均匀分布随机数生成器(1)，及改变随机序列概率密度分布为对数正态分布的非线性滤波模块(2)，其特征在于，FPGA内部还包括：

功率谱数据处理器(3)，用于使用输入的均匀分布随机数计算得到随机相位，根据该随机相位与功率谱数据计算功率谱数据处理结果A，并输出给二维海杂波计算器(4)；

二维海杂波计算器(4)，其具有内部数据缓冲区，用于缓存功率谱数据处理器(3)输出的结果，缓存区存满后使用其中的数据计算每个时刻的空间二维高斯随机场；所述二维海杂波计算器(4)，由内部数据缓冲区和二维累加加速器，内部数据缓冲区使用双端口BlockRAM资源组成，二维累加加速器采用原位缓存的方式工作，即先从内部数据缓冲区按列依次取出数据，进行列IFFT计算，并将该计算结果按列放入内部数据缓冲区中的原位置中，再按行从内部数据缓冲区依次取出数据，进行行IFFT计算，并将该计算结果按行放入内部数据缓冲区中的原位置中；

时间维海杂波计算器(5)，其具有内部数据缓冲区，用于缓存从外部存储器中按照时间维度取出的一维数据，并使用该一维数据计算随机时间序列，输出给非线性滤波模块(2)；所述时间维海杂波计算器(5)由内部数据缓冲区和一维累加加速器组成，内部数据缓冲区由双端口Block RAM资源组成，一维累加加速器从内部数据缓冲区取出数据进行IFFT计算，并将该计算结果输出到非线性滤波模块(2)；

数据传输控制模块(6)，用于控制功率谱数据处理器(3)、时间维海杂波计算器(5)从外部存储器读取数据，并控制二维海杂波计算器(4)将计算结果放入外部存储器，等待时间维海杂波计算器调用；所述数据传输控制模块(6)，包括：

复数储存子模块(61)，用于开辟两个独立的存储空间，分开储存单精度浮点型复数的实部数据和虚部数据；

二维输入数据缓存子模块(62)，用于从外部存储器中读取长度为N*N的数据，依次输入到功率谱数据处理器(3)，再把功率谱数据处理器(3)的计算结果按照行-列的顺序缓存到二维海杂波计算器(4)的内部缓冲区中，生成一个二维N*N数据矩阵，其中N为各个维度的数据长度；

二维结果缓存子模块(63)，用于生成*(col+row*N+(n-1)*N*N)地址，以控制二维海杂波计算器(4)将计算结果按照各自的地址缓存到外部存储器，其中row为从0到(N-1)间隔为1变换的整数，col为从0到(N-1)间隔为1变换的整数，n是二维海杂波计算器(4)的调用次数；

第三维数据读取子模块(64)，用于生成地址*(page*N*N+row*N+col)，其中page是从0到(N-1)间隔为1变化的整数，当row和col每变化一次时，则page从0到(N-1)变化，并将外部存储器中对应地址内的数据依次取出输入到时间维海杂波计算器(5)中；

SD卡读写控制模块(7)，用于从SD卡中读取数据，并将外部存储器中的数据保存到SD卡中；

数据归一化模块(8)，用于把二维海杂波计算器(4)计算得到的结果调整为均值为零，方差为1的零均值随机场；

时钟分频模块(9)，用于使用软件端生成的低频率时钟信号产生高频率时钟信号；

复位管理单元(10)，用于接收软件端复位信号，控制硬件端的内部互联复位和系统复位；

AXI直接存储器存取模块(11)，用于通过AXI4总线快速传输数据。

2.根据权利要求1所述的装置，其特征在于，所述的功率谱数据处理器(3)计算功率谱数据处理结果A，通过如下公式进行：

其中，m、n表示二维空间中采样点的坐标，t表示要计算的二维空间处于第几个时刻，S(m,n,t)是t时刻坐标(m,n)位置处的功率谱；φ是随机相位，其使用均匀分布随机数生成器(1)输入的数据乘以2π得到。

3.根据权利要求1所述的装置，其特征在于，所述均匀分布随机数生成器(1)，其采用反馈移位寄存器方法生成在[0,1]范围的单精度浮点型随机数。

4.根据权利要求1所述的装置，其特征在于，所述数据归一化模块(8)对输入数据作归一化处理，按下式进行：

其中，x_G为时间维海杂波计算器5的计算结果，y_norm是归一化后数据，mean是数据均值，std是数据标准差。

5.根据权利要求1所述的装置，其特征在于，所述非线性滤波模块(2)改变随机序列概率密度分布为对数正态分布，通过下式进行：

y＝exp(σ·x+μ)，

其中，x为数据归一化模块(8)的计算结果，即输入数据；y为海杂波仿真结果，即输出数据；σ是对数正态分布的形状参数，μ是对数正态分布的尺度参数。

6.根据权利要求1所述的装置，其特征在于，所述AXI直接存储器存取模块(11)读写数据和传输数据，是通过数据传输控制模块(6)的控制进行，即数据传输控制模块(6)为其指定数据读写方向、数据读写长度。