CN101281036A

CN101281036A - 一种基于fpga的机抖激光陀螺抖动解调装置及解调方法

Info

Publication number: CN101281036A
Application number: CNA2008100645078A
Authority: CN
Inventors: 孙枫; 陈世同; 高伟; 奔粤阳; 徐博; 于强; 高洪涛; 周广涛; 吴磊; 程建华
Original assignee: Harbin Engineering University
Current assignee: Harbin Engineering University
Priority date: 2008-05-15
Filing date: 2008-05-15
Publication date: 2008-10-08

Abstract

本发明提供的是一种基于FPGA的机抖激光陀螺抖动解调装置。是由FPGA，分别与FPGA连接的PC/104和施密特触发器以及FPGA的配置组成的；在FPGA中由可逆计数和数字滤波两部分构成数据采集电路，激光陀螺输出的两束信号SIN、COS输入可逆计数单元进行可逆计数后，送寄存器存储，然后以1kHz采样，送FIR低通滤波器，滤波后的信号再送抗混叠滤波器进行降采样。本发明通过数字滤波方法对激光陀螺进行抖动解调，可以有效地弥补整周期采样的不足，经过降采样后可以使定时采样周期与导航解算周期完全一致，又有效地消除了抖动偏频激光陀螺中引入的随机抖动信号和其它因素引起的噪声。完全通过FPGA来实现，便于调试和更改，可以大大节约硬件的体积和成本，也节省了许多宝贵的设计时间。

Description

一种基于FPGA的机抖激光陀螺抖动解调装置及解调方法

(一)技术领域

本发明涉及激光陀螺的控制装置及控制方法，具体地说是一种机抖激光陀螺的抖动解调装置及解调方法。

(二)背景技术

激光陀螺是迄今为止在惯性技术领域唯一真正获得卓有成效的实际应用的非机电式中高精度惯性敏感仪表。激光陀螺是利用环形光路的Sagnac效应，即在任意几何形状的环形光路中，沿顺、逆时针方向相对运行着的两束光的相位差(或光程差)的大小与该环形光路相对于惯性空间的转动速率成线性关系。进人实用的激光陀螺主要采用机械抖动偏频方案来解决闭锁效应问题。

对于二频机抖激光陀螺，由于机械抖动的存在，必须对激光陀螺输出的原始数据中抖动引起的高频振动进行补偿，激光陀螺抖动解调一般使用的方法是整周期采样法，通过采样周期为整数倍偏频周期进行计数，可以消掉偏频转速所致的频差的积分值。但是整周期采样具有以下缺点：

1、采样周期很难做到与激光陀螺的实际偏频换向周期严格一致，从而导致采样计数误差；

2、在捷联惯导系统中，需要定时采样和导航计算，但是定时采样周期与激光陀螺的实际抖动换向周期不可能完全同步，即使采用递推差值算法，也同样存在计数误差；

3、不能有效的消除抖动偏频激光陀螺中引人的随机抖动信号和其它因素引起的噪声。

(三)发明内容

本发明的目的在于提供一种定时采样非常方便，可以有效消除机抖陀螺随机抖动及其他因素引起的高频测量噪声，也为数字信号处理提供了一种新的实现方案的一种基于FPGA的机抖激光陀螺抖动解调装置。本发明的目的还在于提供一种基于FPGA的机抖激光陀螺抖动解调装置的解调方法。

本发明的目的是这样实现的：

本发明的基于FPGA的机抖激光陀螺抖动解调装置是由FPGA，分别与FPGA连接的PC/104和施密特触发器以及FPGA的配置组成的；在FPGA中由可逆计数和数字滤波两部分构成数据采集电路，激光陀螺输出的两束信号SIN、COS输入可逆计数单元进行可逆计数后，送寄存器存储，然后以1kHz采样，送FIR低通滤波器，滤波后的信号再送抗混叠滤波器进行降采样。

本发明的基于FPGA的机抖激光陀螺抖动解调装置还可以包括：

1、所述的施密特触发器是74HCT系列施密特触发器芯片。

2、FPGA的配置包括两种配置方式，即被动串行模式配置和边界扫描模式，通过跳线来选择配置方式。

本发明的基于FPGA的机抖激光陀螺抖动解调方法为：采用数字滤波方法来进行激光陀螺的抖动解调，并将整个解调方案在FPGA内实现，所述的解调方案主要包括两个模块，即可逆计数模块和FIR滤波模块。

本发明的方法还可以包括：所述的可逆计数模块包括定时计数寄存和减法器，定时计数器包括采样频率的1kHz时钟、导航解算要求的77Hz、采集系统的4MHz频率外加时钟；完成1/1k秒的计数后，将计数结果存储后转送减法器；数据从减法器出来后继续送寄存器存储。

图1为本抖动解调装置的结构框图，它主要由FPGA、PC/104、施密特触发器和FPGA的配置方式等组成。具体的原理图见图2-图6，主要包括5个部分，其中图2为陀螺等的信号输入模块，12路惯导系统的输出信号首先经过施密特触发器进行整形，本发明采用74HCT系列施密特触发器芯片；图3为FPGA的配置模块，在本设计中，对FPGA进行了两种配置方式，PS(被动串行模式)配置和JTAG(边界扫描模式)，通过跳线来选择配置方式，EPC2是20个管脚PLCC封装，是E2PROM，可以用电信号多次擦除和写入的可编程只读存储器；图4是电源与时钟模块；图5是FPGA与其它芯片的连接关系，本原理图的连接关系一般都是采用网络标号来完成的；图6是PC104总线与FPGA的接口关系图，在PC104总线的104个引脚中，本系统只用到了20位的地址总线，8位的数据总线，读写、复位和中断信号，接口比较简单。

本发明采用数字滤波方法来进行激光陀螺的抖动解调，并将整个解调方案在FPGA内实现，本解调方案主要包括两个模块，即可逆计数模块和FIR滤波模块。

首先对可逆计数模块进行详细描述，本模块包括两大部分，即定时计数寄存和减法器。其组成框图见图8所示：首先说一下定时计数器，由于本采集程序涉及到不止一个时钟，包括采样频率的1kHz时钟，还有导航解算要求的77Hz，本采集系统的外加时钟频率是4MHz。我们采用了时钟使能的方法来进行上述时钟的设计，通过使用时钟使能，可以避免时钟“满天飞”的情况，进而避免了不必要的亚稳态发生，在降低设计复杂度的同时也提高了设计的可靠性。完成1/1k秒的计数后，将计数结果存储后转送减法器。数据从减法器出来后继续送寄存器存储，至此可逆计数模块就全部实现了，整个系统中共有6个可逆计数模块，每个模块中含有两个计数器和一个减法器。可以由固定的一个计数器的值减去另一个计数器的值，结果可正可负，可由数据的符号来判别陀螺的旋转方向。

FIR滤波模块是本发明的关键，只有滤波的效果好，才能消除机械抖动对激光陀螺输出的影响，并还可以抑制一些随机噪声的干扰。本系统中设计的FIR滤波器是一个28阶的线性滤波器，它主要是通过状态机以分布式(DA)算法实现的，图9是滤波模块的组成框图。FIR滤波器的实现是本模块的核心，为了兼顾硬件资源与速度，我们采用优化的分布式算法，分割查找表的方式来完成。

(四)附图说明

图1解调装置的结构框图。

图2解调装置的原理图——信号输入模块。

图3解调装置的原理图——FPGA的配置模块。

图4解调装置的原理图——时钟与电源模块。

图5解调装置的原理图——FPGA模块。

图6解调装置的原理图——PC/104模块。

图7整体方案结构框图。

图8可逆计数模块组成框图。

图9FIR滤波模块组成框图。

图10改进的分布式算法结构图。

图11状态机的VHDL程序实现流程图。

图12FIR滤波器仿真图。

图13滤波前后陀螺计数值与功率谱密度；其中(a)和(b)分别为滤波前的某路陀螺计数值和功率谱密度，(c)和(d)滤波后的该陀螺的计数值和功率谱密度。

图14输出频率为77Hz的3路陀螺计数值与频谱；其中(a)和(b)分别为第一路陀螺的计数值和功率谱密度图，(c)和(d)分别为第二路陀螺的计数值和功率谱密度图，(e)和(f)分别为第三路陀螺的计数值和功率谱密度图。

(五)具体实施方式

下面结合附图举例对本发明做更详细地描述：

本发明是基于FPGA的数字滤波方法，并将这种解调方法应用到具体的解调装置中，在本发明中滤波器的实现是整个解调方案的关键，最后进行了具体的静态实验，并对实验数据进行分析，下面将结合附图分三部分对其做进一步的详细说明。

一、解调方法的FPGA实现

整个激光陀螺的数据采集电路包括可逆计数和数字滤波两部分，如图7所示。激光陀螺输出的两束信号SIN、COS经过可逆计数单元进行可逆计数后，送寄存器存储，然后以1kHz采样，送FIR低通滤波器，成功滤波后再送抗混叠滤波器进行降采样，使其采样频率满足导航解算的要求。下面对各模块单元进行详细描述。

1、可逆计数模块

首先对可逆计数模块进行详细描述，本模块包括两大部分，即定时计数寄存和减法器。其组成框图见图8所示：首先说一下定时计数器，由于本采集程序涉及到不止一个时钟，包括采样频率的1kHz时钟，还有导航解算要求的77Hz，本采集系统的外加时钟频率是4MHz。在数字电路中，常常是通过对高频的时钟信号进行分频来获得低频的信号，用做需要低频时钟的模块，但这种方法会引入新的时钟域，处理上需要采取多时钟域处理方式，因而在设计复杂度提高的同时系统的可靠性也将降低，为了避免上述问题，我们采用了时钟使能以减小设计的复杂度。通过使用时钟使能，我们可以避免时钟“满天飞”的情况，进而避免了不必要的亚稳态发生，在降低设计复杂度的同时也提高了设计的可靠性。

完成1/1k秒的计数后，将计数结果存储后转送减法器。数据从减法器出来后继续送寄存器存储，至此可逆计数模块就全部实现了，整个系统中共有6个可逆计数模块，每个惯性器件各一个，每个模块中含有两个计数器和一个减法器。可以由固定的一个计数器的值减去另一个计数器的值，结果可正可负，可由数据的符号来判别陀螺的旋转方向。

2、FIR滤波模块

FIR滤波模块是本发明的关键，只有滤波的效果好，才能消除机械抖动对激光陀螺输出的影响，并还可以抑制一些随机噪声的干扰。由于机抖陀螺的抖动频率为154Hz，高速采样频率选为1KHz，可以满足采样定理的要求，1KHz的定时采样信号在FPGA内对时钟使能得到。数字低通滤波器采用FIR中的等波纹逼近法进行设计，采样频率为1KHz，通带下限截止频率为100Hz，阻带上限截止频率为150Hz。采用MATLAB的滤波器设计与分析工具箱(Filter Design &Analysis Tool)可以很方便地设计出符合上述要求的滤波器。本系统中设计的FIR滤波器是一个28阶的线性滤波器，它主要是通过状态机以分布式(DA)算法实现的。图9是滤波模块的组成框图。

FIR顶层实体主要是对所包含的子模块器件的例化。其中串行输入模块的功能是串行输入28个周期(1ms)的数据，此模块依旧采用时钟使能的方法来产生1kHz的时钟，并通过循环的方式来对28个数串行输出。

现在说本模块的核心，FIR滤波器的实现，为了兼顾硬件资源与速度，我们采用优化的分布式算法，分割查找表的方式来完成。由于一般FPGA元器件的LC是2⁴×1位的DA表，可以实现4个系数，需要的LC数量随着阶数呈指数增加，通常，LC的数量要比EAB多，如果要实现的设计采用了更大的表和2^b×b的CASE声明，可能导致无效的设计。即使选择了面积优化，还是会生成一个比期望大得多的设计。典型的合成器都会尽量优化逻辑方程，但是不能识别结构，通常利用CASE声明实现附带一个(总线)多路复用器的4输入表是更为有效的。为了获得最大速度，必须在每个2选1多路复用器后引入一个寄存器，当然与用2个LC实现一个4选1多路复用器相比还是需要更多LC的。所以我们就选用4输入查找表，这样共需4个LUT表，本设计的具体DA结构图见图10。输入数据是16位，因为本设计的滤波器是28阶，所以第四个查找表只要有两个系数即可，将分割的查完表的数据累加后，在通过寄存器缓存后输出。

为了方便和缩短开发周期，定义成CASE组件的LC表可由实用程序dagen.exe生成，其中dagen.exe是由开发商集成的软件，dagen.exe程序写入一个名为caseX.vhd的VHDL文件。

我们选用了moore型状态机，它的输出信号只与当前状态有关，而与输入信号无关。编码方式选择最简单常用的枚举类型的状态编码方式，根据所需要的状态，定义新的枚举类型，并使用枚举类型定义状态变量，在本系统中，状态变量只有两个：S0和S1，其中S0是初始状态，S1实现算法并输出结果。本滤波器是有符号的DA FIR滤波器，状态机的VHDL程序实现流程图如图11所示，对以上的程序算法进行仿真，本FIR滤波器是基于4输入查找表的，滤波器的4个系数就是本系统的第一个子滤波器的系数，即-4、-9、17、37，如图12，当输入端口分别为1，2，1，3时，输出端口为106，通过乘累加计算也正是此结果，且通过以上算法自行演算也可得出此结果，通过仿真也进一步验证了本滤波器设计的正确性。

3、顶层实体接口模块

本发明的具体实现采用PC/104作为控制模块，FPGA与PC/104之间的数据传输是通过数据总线、地址总线和控制总线来进行的。因此，FPGA中关于PC/104接口设计部分的逻辑不是很复杂，仅占用FPGA中的很小一部分逻辑单元。实现的功能为：16位数据信号的输出；20位地址信号的输入；定时中断申请信号的输出和读写信号的控制等。中断信号通过时钟使能的方式设置的77Hz的边沿触发信号，接到PC/104系统的IRQ₁₁号中断。由于输出数据是16位的，而采集卡采用8位数据总线，所以这就要求将数据分成高位跟低位分别传送，使用的地址为(00300H～0030BH)，其中每两个地址对应一个数据。

通过添加约束和静态时序分析可知，本系统的实际工作频率是50.76Hz。且根据建立时间、保持时间等的详细分析，可知本系统设计良好，并没有亚稳态等现象发生。

二、解调装置的设计：

利用QuartusII软件对以上设计的VHDL程序进行编译，可知本系统共需要的逻辑门数是4万多，所以选用EPF10k50SQC208，它能提供5万门，共有208个引脚，是Altera公司的FLEX10k系列芯片的一。具体的原理图见图2-图6，主要包括5个部分，其中图2为陀螺等的信号输入模块，12路惯导系统的输出信号首先经过施密特触发器进行整形，本发明采用74HCT系列施密特触发器芯片；图3为FPGA的配置模块，在本设计中，对FPGA进行了两种配置方式，PS(被动串行模式)配置和JTAG(边界扫描模式)，通过跳线来选择配置方式，EPC2是20个管脚PLCC封装，是E2PROM，可以用电信号多次擦除和写入的可编程只读存储器；图4是电源与时钟模块；图5是FPGA与其它芯片的连接关系，本原理图的连接关系一般都是采用网络标号来完成的；图6是PC104总线与FPGA的接口关系图，在PC104总线的104个引脚中，本系统只用到了20位的地址总线，8位的数据总线，读写、复位和中断信号，接口比较简单。

三、实验与结果分析

为了验证本数据采集系统的性能，我们对其进行了静态实验。将激光陀螺捷联惯导系统置于平台上，X、Y、Z三轴按照东—天—南方位放置，并将采集卡连接到PC/104系统，进行了多次静态测试，得到数据采集电路输出的原始数据。

图13中，(a)和(b)分别为滤波前的某路陀螺计数值和功率谱密度，图(c)和(d)滤波后的该陀螺的计数值和功率谱密度，两图所采的数据范围相同，采样频率为1kHz，由(b)可以看出本激光陀螺的抖动频率正好为154Hz，将其与(d)图对比可知，机抖信号被有效的滤除掉了。由于导航解算的时钟频率要求为77Hz，所以滤波结果还需进行降采样，图14为输出频率为77Hz的3路陀螺的计数值和功率谱密度图，激光陀螺测量数据的频带成分比较单一，也即在0Hz附近，与实验条件相符，可见高频噪声干扰也被有效地滤出。

总之，从本发明的实验结果看，通过数字滤波方法对激光陀螺进行抖动解调，可以有效地弥补整周期采样的不足，经过降采样后可以使定时采样周期与导航解算周期完全一致，又有效地消除了抖动偏频激光陀螺中引入的随机抖动信号和其它因素引起的噪声。而且本发明完全通过FPGA来实现，这样的设计便于调试和更改，可以大大节约硬件的体积和成本，也为设计人员节省了许多宝贵的设计时间。

Claims

1、一种基于FPGA的机抖激光陀螺抖动解调装置，其特征是：是由FPGA，分别与FPGA连接的PC/104和施密特触发器以及FPGA的配置组成的；在FPGA中由可逆计数和数字滤波两部分构成数据采集电路，激光陀螺输出的两束信号SIN、COS输入可逆计数单元进行可逆计数后，送寄存器存储，然后以1kHz采样，送FIR低通滤波器，滤波后的信号再送抗混叠滤波器进行降采样。

2、根据权利要求1所述的基于FPGA的机抖激光陀螺抖动解调装置，其特征是：所述的施密特触发器是74HCT系列施密特触发器芯片。

3、根据权利要求2所述的基于FPGA的机抖激光陀螺抖动解调装置，其特征是：FPGA的配置包括两种配置方式，即被动串行模式配置和边界扫描模式，通过跳线来选择配置方式。

4、一种基于FPGA的机抖激光陀螺抖动解调方法，其特征是：采用数字滤波方法来进行激光陀螺的抖动解调，并将整个解调方案在FPGA内实现，所述的解调方案主要包括两个模块，即可逆计数模块和FIR滤波模块。

5、根据权利要求4所述的基于FPGA的机抖激光陀螺抖动解调方法，其特征是：所述的可逆计数模块包括定时计数寄存和减法器，定时计数器包括采样频率的1kHz时钟、导航解算要求的77Hz、采集系统的4MHz频率外加时钟；完成1/1k秒的计数后，将计数结果存储后转送减法器；数据从减法器出来后继续送寄存器存储。