CN109900922A - 转速确定方法、装置、电子设备及可读存储介质 - Google Patents

Abstract

本发明实施例提供了一种转速确定方法、装置、电子设备及可读存储介质，应用于航空技术领域，所述方法包括：获取待分析信号，启动周期计数器，周期计数器的初始值为0；按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿；如果否，在周期计数器的值未达到预设阈值时，将周期计数器的值加1；若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值，锁存器的初始值为预设阈值；如果是，将锁存器的值设置为周期计数器的值，将周期计数器的值清0；将锁存器的值的倒数确定为转速值。本发明可降低转速计算延迟。

Description

转速确定方法、装置、电子设备及可读存储介质

技术领域

本发明涉及航空技术领域，特别是涉及一种转速确定方法、装置、电子设备及可读存储介质。

背景技术

在航空技术中，旋翼转速相对于电子器件的工作频率属于超低速信号，一般低速信号的频率计算采用周期法。周期法是测量两个脉冲之间的时间换算成周期，单位时间除以周期值就可以得到频率值。因存在半个时间单位的问题，最大可能会有1个时间单位的误差。旋翼转速较高时，测得的周期较小，误差所占的比例变大，周期法一般用于测量低速信号。但是，周期法中频率计算的延迟较高。

发明内容

本发明实施例的目的在于提供一种转速确定方法、装置、电子设备及可读存储介质，以减小转速降低时的频率计算延迟。具体技术方案如下：

本发明实施例提供了一种转速确定方法，所述方法包括：

获取待分析信号，启动周期计数器，所述周期计数器的初始值为0；

按照所述待分析信号的时间顺序，在每个时钟周期，判断所述待分析信号中是否出现上升沿；

如果否，在所述周期计数器的值未达到预设阈值时，将所述周期计数器的值加1；若所述周期计数器的值大于或等于锁存器的值，将所述锁存器的值设置为所述周期计数器的值，所述锁存器的初始值为所述预设阈值；

如果是，将所述锁存器的值设置为所述周期计数器的值，将所述周期计数器的值清0；

将所述锁存器的值的倒数确定为转速值。

可选的，在所述获取待分析信号之前，所述方法还包括：

对原始输入信号进行去抖动滤波，得到所述待分析信号。

可选的，所述对原始输入信号进行去抖动滤波，得到所述待分析信号，包括：

获取所述原始输入信号；

启动去抖动计数器，所述去抖动计数器的初始值为0，按照所述原始输入信号的时间顺序，在每个时钟周期，判断所述原始输入信号是否发生跳变；

如果否，将所述去抖动计数器的值加1，直至所述去抖动计数器的值达到稳定阈值；

如果是，将所述去抖动计数器的值清0；

在所述去抖动计数器的值未达到所述稳定阈值时，将离当前时钟周期最近的历史时钟周期的所述原始输入信号的输出值作为所述待分析信号的值，在所述历史时钟周期所述去抖动计数器的值达到所述稳定阈值；

在所述去抖动计数器的值达到所述稳定阈值时，将当前时钟周期所述原始输入信号的输出值作为所述待分析信号的值。

可选的，所述将所述锁存器的值的倒数确定为转速值，包括：

通过现场可编程门阵列FPGA逻辑电路计算所述锁存器的值的倒数；

将得到的倒数作为转速值。

本发明实施例提供了一种转速确定装置，所述装置包括：

信号获取模块，用于获取待分析信号，启动周期计数器，周期计数器的初始值为0；

插值模块，用于按照所述待分析信号的时间顺序，在每个时钟周期，判断所述待分析信号中是否出现上升沿；如果否，在所述周期计数器的值未达到预设阈值时，将所述周期计数器的值加1；若所述周期计数器的值大于或等于锁存器的值，将所述锁存器的值设置为所述周期计数器的值，所述锁存器的初始值为所述预设阈值；如果是，将所述锁存器的值设置为所述周期计数器的值，将所述周期计数器的值清0；

转速确定模块，用于将所述锁存器的值的倒数确定为转速值。

可选的，本发明实施例的转速确定装置，还包括：

去抖动滤波模块，用于对原始输入信号进行去抖动滤波，得到所述待分析信号。

可选的，所述去抖动滤波模块，具体用于获取所述原始输入信号；启动去抖动计数器，所述去抖动计数器的初始值为0，

按照所述原始输入信号的时间顺序，在每个时钟周期，判断所述原始输入信号是否发生跳变；如果否，将所述去抖动计数器的值加1，直至所述去抖动计数器的值达到稳定阈值；如果是，将所述去抖动计数器的值清0；

在所述去抖动计数器的值未达到所述稳定阈值时，将离当前时钟周期最近的历史时钟周期的所述原始输入信号的输出值作为所述待分析信号的值，在所述历史时钟周期所述去抖动计数器的值达到所述稳定阈值；

在所述去抖动计数器的值达到所述稳定阈值时，将当前时钟周期所述原始输入信号的输出值作为所述待分析信号的值。

可选的，所述转速确定模块，具体用于通过现场可编程门阵列FPGA逻辑电路计算所述锁存器的值的倒数，将得到的倒数作为转速值。

本发明实施例提供了一种电子设备，包括：处理器、通信接口、存储器和通信总线，其中，所述处理器、所述通信接口、所述存储器通过所述通信总线完成相互间的通信；

所述存储器，用于存放计算机程序；

所述处理器，用于执行所述存储器上所存放的程序时，实现上述任一所述的转速确定方法的步骤。

本发明实施例提供了一种计算机可读存储介质，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时，实现上述任一所述的转速确定方法的步骤。

本发明实施例提供的转速确定方法、装置、电子设备及可读存储介质，获取待分析信号，启动周期计数器，周期计数器的初始值为0；按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿；如果否，在周期计数器的值未达到预设阈值时，将周期计数器的值加1；若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值，锁存器的初始值为预设阈值；如果是，将锁存器的值设置为周期计数器的值，将周期计数器的值清0；将锁存器的值的倒数确定为转速值。可见，本发明实施例通过插值法更新锁存器的值，可以持续快速跟随周期的变化趋势，减小转速降低时锁存器的值的更新延迟，因而可以快速得到转速值。当然，实施本发明的任一产品或方法并不一定需要同时达到以上所述的所有优点。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明实施例的转速确定方法的流程图；

图2为本发明实施例中待分析信号上升沿在时间轴上的点对应的插值前和插值后锁存器的值的示意图；

图3为本发明实施例的去抖动滤波示意图；

图4为本发明实施例的转速确定装置的结构图；

图5为本发明实施例的电子设备的结构图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了解决在确定转速时频率计算延迟较大的问题，本发明实施例提供了一种转速确定方法、装置、电子设备及可读存储介质，可以减小转速降低时的频率计算延迟。

下面首先对本发明实施例所提供的转速确定方法进行详细介绍。

参见图1，图1为本发明实施例的转速确定方法的流程图，包括以下步骤：

S101，获取待分析信号，启动周期计数器，周期计数器的初始值为0。

本发明实施例中，待分析信号指的是用于计算转速的信号，待分析信号可以是采集的原始输入信号，还可以是对原始输入信号进行去抖动滤波之后得到的信号。通过去抖动滤波可以有效滤除由瞬态干扰造成的脉冲信号毛刺，排除毛刺对频率计算的影响，提高运算的稳定性。下文将对去抖动的具体方法进行详细描述，在此不再详述。在获取待分析信号之后，可以启动周期计数器，对待分析信号进行周期计数。

S102，按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿。

具体的，可以按照待分析信号的时间顺序，对待分析信号进行周期计数。对于待分析信号，可以假设旋翼转动一圈时，待分析信号中出现一次上升沿，或者，假设旋翼转动一圈时，待分析信号中出现两次上升沿，在此不做限制。本发明实施例中，以旋翼转动一圈时，待分析信号中出现一次上升沿为例进行说明。在每个时钟周期，判断待分析信号中是否出现上升沿，若待分析信号中没有出现上升沿，执行S103；否则，执行S104。

S103，在周期计数器的值未达到预设阈值时，将周期计数器的值加1；若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值，锁存器的初始值为预设阈值。

若待分析信号中没有出现上升沿，那么，在每个时钟周期，将周期计数器的值加1，直至周期计数器的值达到预设阈值。当然，在周期计数器的值达到预设阈值时，周期计数器的值将保持不变，直至待分析信号中出现上升沿时清0。预设阈值可以是一个数值较大的值，例如，5000、8000或10000等。锁存器的初始值为预设阈值，这样，通过该初始值得到的初始的转速值将是一个较小的值。

在周期计数器计数的过程中，如果周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值。这样，可以使得主控系统更快的得到最新的周期值。插值前和插值后的锁存器的值可参见图2，可以看出，插值之前旋翼转速降低会导致待分析信号两个上升沿之间的时间差变长，进而导致锁存器的值更新变慢。通过插值之后可以改善旋翼转速降低导致的锁存器的值更新变慢的问题，图2中的虚线部分表示插入的值，当转速逐渐降低的时候该方法可以持续快速跟随变化趋势，因而可以快速得到旋翼转速值，提升系统响应速度。

S104，将锁存器的值设置为周期计数器的值，将周期计数器的值清0。

本发明实施例中，锁存器的值表示待分析信号的周期值，若待分析信号中出现上升沿，将锁存器的值设置为周期计数器的值，将周期计数器的值清0。

S105，将锁存器的值的倒数确定为转速值。

通常情况下，可以通过软件计算的方法根据周期计算频率，本发明可以通过FPGA(Field-Programmable Gate Array，现场可编程门阵列)逻辑电路计算锁存器的值的倒数，将得到的倒数作为转速值。需要说明的是，由于待分析信号是随着时间不断变化的，因此，锁存器的值也是不断更新的，每得到一个锁存器的值，即可通过S105得到一个转速值，也就是说，得到的转速值也是不断更新的。相比于传统使用CPU(Central Processing Unit，中央处理器)的计算方法具有更高的运算速度，从而获得更低的系统延迟，提升系统性能。

本发明实施例提供的转速确定方法、装置、电子设备及可读存储介质，获取待分析信号后，启动周期计数器，周期计数器的初始值为0；按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿；如果否，在周期计数器的值未达到预设阈值时，将周期计数器的值加1；如果是，将锁存器的值设置为周期计数器的值，将周期计数器的值清0；返回按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿的步骤；并且在周期计数器重新计数的过程中，若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值；将锁存器的值的倒数确定为转速值。可见，本发明实施例通过去抖动滤波得到待分析信号，可以增强抗瞬态干扰能力和系统稳定性。通过插值法更新锁存器的值，可以持续快速跟随周期的变化趋势，减小转速降低时锁存器的值的更新延迟，因而可以快速得到转速值。通过FPGA逻辑电路计算转速值，可以提高运算速度，降低系统延迟。

本发明的一种实现方式中，对原始输入信号进行去抖动滤波，得到待分析信号，包括以下步骤：

第一步，获取原始输入信号。

本发明实施例中，原始输入信号是通过采样电路获取的未经处理的信号。通过对原始输入信号进行去抖动滤波，可以提高抗瞬态干扰能力以及运算的稳定性。

第二步，启动去抖动计数器，去抖动计数器的初始值为0，按照原始输入信号的时间顺序，在每个时钟周期，判断原始输入信号是否发生跳变；如果否，将去抖动计数器的值加1，直至去抖动计数器的值达到稳定阈值；如果是，将去抖动计数器的值清0。

具体的，去抖动计数器用于统计原始输入信号的稳定程度，在每个时钟周期，若原始输入信号没有发生跳变，那么，将去抖动计数器的值加1，否则，将去抖动计数器的值清0。稳定阈值可以根据不同的滤波要求预先设定，例如，稳定阈值可以为10、15或20等，在此不做限定。

第三步，在去抖动计数器的值未达到稳定阈值时，将离当前时钟周期最近的历史时钟周期的原始输入信号的输出值作为待分析信号的值，在历史时钟周期去抖动计数器的值达到稳定阈值。

在去抖动计数器的值未达到稳定阈值时，表明当前时钟周期原始输入信号的值仍然在抖动，此时，将离当前时钟周期最近的历史时钟周期的原始输入信号的输出值作为待分析信号的值。当然，在该历史时钟周期原始输入信号的值是稳定的，也就是，在历史时钟周期去抖动计数器的值达到稳定阈值。

第四步，在去抖动计数器的值达到稳定阈值时，将当前时钟周期原始输入信号的输出值作为待分析信号的值。

在去抖动计数器的值达到稳定阈值时，表明当前时钟周期原始输入信号的值已经稳定，此时，可以直接将当前时钟周期原始输入信号的输出值作为待分析信号的值。

参见图3，图3为本发明实施例的去抖动滤波示意图，前面两条虚线之间的宽度和后面两条虚线之间的宽度与稳定阈值的大小一致，即宽度越宽，表示稳定阈值越大，宽度越窄，表示稳定阈值越小。可以看出，在第一条虚线之前，去抖动计数器的值未达到稳定阈值，得到的待分析信号的值是历史时钟周期原始信号的值，在第一条虚线与第二条虚线之间，去抖动计数器的值达到稳定阈值，在第二条虚线之后，当前时钟周期原始输入信号的输出值即为待分析信号的值。同样地，在第三条虚线之前，去抖动计数器的值未达到稳定阈值，得到的待分析信号的值是历史时钟周期原始信号的值，在第三条虚线与第四条虚线之间，去抖动计数器的值达到稳定阈值，在第四条虚线之后，当前时钟周期原始输入信号的输出值即为待分析信号的值。

可见，通过对原始输入信号进行去抖动滤波之后，得到的待分析信号更稳定，可以有效滤除由瞬态干扰造成的脉冲信号毛刺，排除毛刺对频率计算的影响，提高运算的稳定性。

相应于上述方法实施例，本发明实施例提供了一种转速确定装置，参见图4，图4为本发明实施例的转速确定装置的结构图，包括：

信号获取模块401，用于获取待分析信号，启动周期计数器，周期计数器的初始值为0；

插值模块402，用于按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿；如果否，在周期计数器的值未达到预设阈值时，将周期计数器的值加1，若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值，锁存器的初始值为预设阈值；如果是，将锁存器的值设置为周期计数器的值，将周期计数器的值清0；

转速确定模块403，用于将锁存器的值的倒数确定为转速值。

本发明实施例的转速确定装置，在获取待分析信号后，启动周期计数器，周期计数器的初始值为0；按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿；，如果否，在周期计数器的值未达到预设阈值时，将周期计数器的值加1；若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值，锁存器的初始值为预设阈值；如果是，将锁存器的值设置为周期计数器的值，将周期计数器的值清0；将锁存器的值的倒数确定为转速值。可见，本发明实施例通过插值法更新锁存器的值，可以持续快速跟随周期的变化趋势，减小转速降低时锁存器的值的更新延迟，因而可以快速得到转速值。

可选的，本发明实施例的转速确定装置，还包括：

去抖动滤波模块，用于对原始输入信号进行去抖动滤波，得到待分析信号。

可选的，去抖动滤波模块，具体用于获取原始输入信号；启动去抖动计数器，去抖动计数器的初始值为0，

按照原始输入信号的时间顺序，在每个时钟周期，判断原始输入信号是否发生跳变；如果否，将去抖动计数器的值加1，直至去抖动计数器的值达到稳定阈值；如果是，将去抖动计数器的值清0；

在去抖动计数器的值未达到稳定阈值时，将离当前时钟周期最近的历史时钟周期的原始输入信号的输出值作为待分析信号的值，在历史时钟周期去抖动计数器的值达到稳定阈值；

在去抖动计数器的值达到稳定阈值时，将当前时钟周期原始输入信号的输出值作为待分析信号的值。

可选的，转速确定模块，具体用于通过现场可编程门阵列FPGA逻辑电路计算锁存器的值的倒数，将得到的倒数作为转速值。

关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。

本发明实施例还提供了一种电子设备，参见图5，图5为本发明实施例的电子设备的结构图，包括：处理器501、通信接口502、存储器503和通信总线504，其中，处理器501、通信接口502、存储器503通过通信总线504完成相互间的通信；

存储器503，用于存放计算机程序；

处理器501，用于执行存储器503上所存放的程序时，实现上述任一转速确定方法的步骤。

需要说明的是，上述电子设备提到的通信总线504可以是PCI(PeripheralComponent Interconnect，外设部件互连标准)总线或EISA(Extended Industry StandardArchitecture，扩展工业标准结构)总线等。该通信总线504可以分为地址总线、数据总线、控制总线等。为便于表示，图5中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。

通信接口502用于上述电子设备与其他设备之间的通信。

存储器503可以包括RAM(Random Access Memory，随机存取存储器)，也可以包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。可选的，存储器还可以是至少一个位于远离前述处理器的存储装置。

上述的处理器501可以是通用处理器，包括：CPU、NP(Network Processor，网络处理器)等；还可以是DSP(Digital Signal Processing，数字信号处理器)、ASIC(Application Specific Integrated Circuit，专用集成电路)、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

本发明实施例的电子设备中，处理器通过执行存储器上所存放的程序，获取待分析信号，启动周期计数器，周期计数器的初始值为0；按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿；如果否，在周期计数器的值未达到预设阈值时，将周期计数器的值加1；若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值，锁存器的初始值为预设阈值；如果是，将锁存器的值设置为周期计数器的值，将周期计数器的值清0；将锁存器的值的倒数确定为转速值。可见，本发明实施例通过插值法更新锁存器的值，可以持续快速跟随周期的变化趋势，减小转速降低时锁存器的值的更新延迟，因而可以快速得到转速值。

本发明实施例还提供了一种计算机可读存储介质，计算机可读存储介质内存储有计算机程序，计算机程序被处理器执行时，实现上述任一转速确定方法的步骤。

本发明实施例的计算机可读存储介质中存储的指令在计算机上运行时，获取待分析信号，启动周期计数器，周期计数器的初始值为0；按照待分析信号的时间顺序，在每个时钟周期，判断待分析信号中是否出现上升沿；如果否，在周期计数器的值未达到预设阈值时，将周期计数器的值加1；若周期计数器的值大于或等于锁存器的值，将锁存器的值设置为周期计数器的值，锁存器的初始值为预设阈值；如果是，将锁存器的值设置为周期计数器的值，将周期计数器的值清0；将锁存器的值的倒数确定为转速值。可见，本发明实施例通过插值法更新锁存器的值，可以持续快速跟随周期的变化趋势，减小转速降低时锁存器的值的更新延迟，因而可以快速得到转速值。

需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于装置、电子设备及可读存储介质实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

Claims (10)

1.一种转速确定方法，其特征在于，所述方法包括：

获取待分析信号，启动周期计数器，所述周期计数器的初始值为0；

按照所述待分析信号的时间顺序，在每个时钟周期，判断所述待分析信号中是否出现上升沿；

如果否，在所述周期计数器的值未达到预设阈值时，将所述周期计数器的值加1；若所述周期计数器的值大于或等于锁存器的值，将所述锁存器的值设置为所述周期计数器的值，所述锁存器的初始值为所述预设阈值；

如果是，将所述锁存器的值设置为所述周期计数器的值，将所述周期计数器的值清0；

将所述锁存器的值的倒数确定为转速值。

2.根据权利要求1所述的转速确定方法，其特征在于，在所述获取待分析信号之前，所述方法还包括：

对原始输入信号进行去抖动滤波，得到所述待分析信号。

3.根据权利要求2所述的转速确定方法，其特征在于，所述对原始输入信号进行去抖动滤波，得到所述待分析信号，包括：

获取所述原始输入信号；

启动去抖动计数器，所述去抖动计数器的初始值为0，按照所述原始输入信号的时间顺序，在每个时钟周期，判断所述原始输入信号是否发生跳变；

如果否，将所述去抖动计数器的值加1，直至所述去抖动计数器的值达到稳定阈值；

如果是，将所述去抖动计数器的值清0；

在所述去抖动计数器的值未达到所述稳定阈值时，将离当前时钟周期最近的历史时钟周期的所述原始输入信号的输出值作为所述待分析信号的值，在所述历史时钟周期所述去抖动计数器的值达到所述稳定阈值；

在所述去抖动计数器的值达到所述稳定阈值时，将当前时钟周期所述原始输入信号的输出值作为所述待分析信号的值。

4.根据权利要求1所述的转速确定方法，其特征在于，所述将所述锁存器的值的倒数确定为转速值，包括：

通过现场可编程门阵列FPGA逻辑电路计算所述锁存器的值的倒数；

将得到的倒数作为转速值。

5.一种转速确定装置，其特征在于，所述装置包括：

信号获取模块，用于获取待分析信号，启动周期计数器，周期计数器的初始值为0；

插值模块，用于按照所述待分析信号的时间顺序，在每个时钟周期，判断所述待分析信号中是否出现上升沿；如果否，在所述周期计数器的值未达到预设阈值时，将所述周期计数器的值加1；若所述周期计数器的值大于或等于锁存器的值，将所述锁存器的值设置为所述周期计数器的值，所述锁存器的初始值为所述预设阈值；如果是，将所述锁存器的值设置为所述周期计数器的值，将所述周期计数器的值清0；

转速确定模块，用于将所述锁存器的值的倒数确定为转速值。

6.根据权利要求5所述的转速确定装置，其特征在于，所述装置还包括：

去抖动滤波模块，用于对原始输入信号进行去抖动滤波，得到所述待分析信号。

7.根据权利要求6所述的转速确定装置，其特征在于，所述去抖动滤波模块，具体用于获取所述原始输入信号；启动去抖动计数器，所述去抖动计数器的初始值为0，

按照所述原始输入信号的时间顺序，在每个时钟周期，判断所述原始输入信号是否发生跳变；如果否，将所述去抖动计数器的值加1，直至所述去抖动计数器的值达到稳定阈值；如果是，将所述去抖动计数器的值清0；

在所述去抖动计数器的值未达到所述稳定阈值时，将离当前时钟周期最近的历史时钟周期的所述原始输入信号的输出值作为所述待分析信号的值，在所述历史时钟周期所述去抖动计数器的值达到所述稳定阈值；

在所述去抖动计数器的值达到所述稳定阈值时，将当前时钟周期所述原始输入信号的输出值作为所述待分析信号的值。

8.根据权利要求5所述的转速确定装置，其特征在于，所述转速确定模块，具体用于通过现场可编程门阵列FPGA逻辑电路计算所述锁存器的值的倒数，将得到的倒数作为转速值。

9.一种电子设备，其特征在于，包括：处理器、通信接口、存储器和通信总线，其中，所述处理器、所述通信接口、所述存储器通过所述通信总线完成相互间的通信；

所述存储器，用于存放计算机程序；

所述处理器，用于执行所述存储器上所存放的程序时，实现权利要求1～4任一所述的转速确定方法的步骤。

10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质内存储有计算机程序，所述计算机程序被处理器执行时，实现权利要求1～4任一所述的转速确定方法的步骤。