CN110647719A - 基于fpga的三维fft计算装置 - Google Patents

基于fpga的三维fft计算装置 Download PDF

Info

Publication number
CN110647719A
CN110647719A CN201910893801.8A CN201910893801A CN110647719A CN 110647719 A CN110647719 A CN 110647719A CN 201910893801 A CN201910893801 A CN 201910893801A CN 110647719 A CN110647719 A CN 110647719A
Authority
CN
China
Prior art keywords
data
dimensional
dimensional fft
fft
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910893801.8A
Other languages
English (en)
Other versions
CN110647719B (zh
Inventor
张民
张树豪
胡浩
魏鹏博
姚宏达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Beijing Institute of Control and Electronic Technology
Original Assignee
Xian University of Electronic Science and Technology
Beijing Institute of Control and Electronic Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology, Beijing Institute of Control and Electronic Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201910893801.8A priority Critical patent/CN110647719B/zh
Publication of CN110647719A publication Critical patent/CN110647719A/zh
Application granted granted Critical
Publication of CN110647719B publication Critical patent/CN110647719B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/14—Fourier, Walsh or analogous domain transformations, e.g. Laplace, Hilbert, Karhunen-Loeve, transforms
    • G06F17/141—Discrete Fourier transforms
    • G06F17/142—Fast Fourier transforms, e.g. using a Cooley-Tukey type algorithm
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02A—TECHNOLOGIES FOR ADAPTATION TO CLIMATE CHANGE
    • Y02A90/00—Technologies having an indirect contribution to adaptation to climate change
    • Y02A90/10—Information and communication technologies [ICT] supporting adaptation to climate change, e.g. for weather forecasting or climate simulation

Landscapes

  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Discrete Mathematics (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

本发明公开了一种基于FPGA的三维FFT计算装置，主要解决现有技术不能对大尺寸三维数据进行FFT计算的问题。其包括一维FFT计算器、二维FFT计算器及使用FPGA内部块RAM构成的数据缓冲区和外部存储器，该外部存储器缓存由二维FFT计算器计算得到的结果；该三维FFT计算器根据外部存储器缓存的二维FFT的计算结果，计算第三个维度数据的FFT，得到三维FFT计算结果；该数据传输控制模块，生成地址信息以控制计算二维FFT得到的中间结果通过AXI4总线缓存到外部存储器，并控制FPGA从外部存储器按照页的顺序读取数据。本发明计算精度高，计算的三维FFT结果满足实际需求，可用于仿真动态海面电磁散射。

Description

基于FPGA的三维FFT计算装置
技术领域
本发明属于数字信号处理技术领域，尤其涉及了一种三维FFT计算装置，可用于仿真动态海面电磁散射时在空间上的X和Y方向以及时间T三个维度上的回波变化情况。
背景技术
在使用统计模型仿真动态海面电磁散射时需要考虑空间上的X和Y方向以及时间T三个维度上的回波变化情况。随着需要仿真的海面尺寸变大，直接按照公式求和的方法耗时长，无法快速计算结果。但是借助公式与离散傅里叶变换公式格式的相似性，可以使用快速傅里叶变换快速算法来加速计算。
离散傅里叶变换在理论上具有重要意义，但是由于计算量大，无法进入实际应用阶段。随着计算机技术发展，库利-图基快速傅里叶变换算法的出现使得各种快速傅里叶变换算法开始出现。FFT算法使得运算量从O(N2)降为O(Nlog2N)次。三维快速傅里叶变换是对三维数据进行计算。对于N*N*N大小的三维数据，计算输出结果也为N*N*N，由计算复杂度可以看出，使用快速算法能够大量降低运算时间。
物理仿真一般通过CPU或者GPU实现，但是资源不足会导致计算时间长、效率慢，资源充足的又有重量大、不便携带的问题。出于便携性因素以及计算效率的考量，利用FPGA实现FFT是一个可行的方向，也为动态海面散射仿真奠定基础。相比于专用集成电路的高成本和不可修改的问题，FPGA有可编程、灵活的特性。近些年来，FPGA技术发展迅速。一方面，工艺和结构的改进，使得FPGA芯片包含的资源提高，可以部署更加复杂的算法。另一方面，随着高层次编程工具的成熟，大大提高FPGA的设计效率，使得在更短周期内开发复杂的数字系统成为可能。
现有利用FPGA实现FFT主要是针对一维FFT和二维FFT，如申请号为201610186675.9的名称为基于FPGA实现65536点FFT的装置和方法的专利，其采用大位宽的数据实现并行数据，加快输入输出，加快了一维长序列的数据计算。申请号为201910159208.0的名为一种基于FPGA的二维FFT加速器，采用外部存储器来缓存中间数据，分别对行、列数据进行计算。但是上述专利的缺点是只能对一维和二维数据进行计算，不能计算高维数据。而使用统计方法仿真动态海面电磁散射需要对三个维度的数据进行计算，现有方法不能计算三维数据，无法满足实际需求。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种基于FPGA的三维FFT计算装置，以实现在仿真动态海面电磁散射需要对三个维度的数据计算，满足实际需求。
实现本发明目的计数关键是在FPGA内部储存资源有限的情况，使用外部存储器，解决由于缓存数据量大而导致的FPGA内部资源不足的问题，以计算出三个维度的数据，该装置包括一维FFT计算器、具有内部数据缓冲区的二维FFT计算器及使用FPGA内部块RAM构成的数据缓冲区，其特征在于，还包括：
外部存储器，用于缓存由二维FFT计算器计算得到的结果；
三维FFT计算器，用于根据外部存储器缓存的二维FFT的计算结果，计算第三个维度数据的FFT，得到三维FFT计算结果；
数据传输控制模块，用于生成地址信息，以控制计算二维FFT得到的中间结果通过AXI4总线缓存到外部存储器，并控制FPGA从外部存储器按照页的顺序读取数据。
进一步，所述数据传输控制模块，包括：
复数储存子模块，用于对单精度浮点型复数采用连续存储的方式，把复数的实部和虚部两部分组成一个在地址上连续的数据；
二维输入数据缓存子模块，用于对大小为N*N*N的一维输入数据，每次先读取长度为N*N的数据，再按照列-行的顺序缓存到FPGA内部块RAM中，生成一个二维N*N数据矩阵；
二维FFT计算结果缓存子模块，用于生成*(col+row*N+(n-1)*N*N)地址，以控制二维FFT计算结果按照各自的地址缓存到外部存储器，其中N为各个维度的数据长度，row为从0到(N-1)间隔为1变换的整数，col为从0到(N-1)间隔为1变换的整数，n是用于计数二维FFT计算次数的从1到N间隔为1变换的整数；
外部数据读取子模块，用于生成每组数据的首地址*(page*N*N)，以控制FPGA从外部储存器读取首地址及其后长度为(N-1)连续地址上的数据序列，其中，page为从0到(N*N-1)间隔为1变换的整数；
输出子模块，用于控制三维FFT的结果通过AXI4总线输出。
本发明具有如下优点：
1.本发明由于采用外部储存器缓存计算得到的中间数据，解决了由于FPGA内部存储资源有限导致的无法计算大尺寸三维FFT的情况，满足实际需求；
2.本发明由于采用单精度浮点数进行计算，解决了传统方法在FPGA上采用定点数计算FFT造成的数据截位误差；
3.本发明二维FFT计算过程中，采用使用双端口块RAM原位缓存的方法，解决了现有二维FFT计算过程中，数据需要进行两次转置操作造成的延时；
4.本发明由于采用连续储存的方式储存复数，一次即可完成对复数的读写操作，解决了复数实部和虚部分开储存，每次读写需要分开进行造成的资源消耗和延时。
仿真结果表明，本发明不仅解决了在FPGA实现三维FFT计算的问题，而且计算精度与现有Matlab内置fftn函数计算结果对比精度相当，可满足实际需求。
附图说明
图1是本发明计算装置的结构图；
图2是本发明中的数据传输控制模块的结构图；
图3是用图1进行三维FFT计算的流程图；
图4是复数数据在外部储存器中连续储存的示意图；
图5是外部储存器中数据空间的位置示意图；
图6是二维FFT计算方向示意图；
图7是三维FFT计算方向示意图；
图8是本发明计算结果与Matlab结算结果的对比图。
具体实施方式
以下结合附图，对本发明实施例和效果作进一步描述，
参照图1，本发明基于FPGA的三维FFT计算装置,包括具有内部数据缓冲区的二维FFT计算器、使用FPGA内块RAM构成的数据缓冲区、外部存储器、三维FFT计算器和数据传输控制模块。上述各部分的连接关系是：FPGA内部数据缓冲区通过AXI4总线与外部存储器相连，并通过数据传输控制模块控制，把缓存完成的数据传输到二维FFT计算器的输入端；二维FFT计算器输出端通过AXI4总线与外部存储器连接，并通过数据传输控制模块控制将二维FFT计算结果缓存到外部存储器；三维FFT计算器的输入端和输出端都通过AXI4总线与外部存储器连接，并通过数据传输控制模块控制数据读取以及计算结果输出。
所述一维FFT计算器，采用按时间抽取的基-2FFT算法进行计算，其计算过程如下：
步骤1，对于长度为N的序列X(n)，且满足N＝2M，M是自然数，首先按照n的奇偶分为两个N/2的子序列，然后对两个子序列同样按照r的奇偶分为两个长度N/4的子序列，经过M次分解后完成输入序列的数据重排，重排后的序列为Xr(n)；
步骤2，根据序列X(n)的长度，计算旋转因子：
Figure BDA0002209601990000031
其中：j为虚数单位，N为序列长度，n为从0到N-1递增的整数。
步骤3，根据旋转因子WN(n)计算各级的输出。
(3a)对步骤1中重排数据Xr(n)进行蝶形运算，得到两个输出结果X1(k)和X1(k+N/2)：
X1(k)＝Xr1(k)+WN(k)Xr2(k)
Figure BDA0002209601990000041
其中，Xr1(k)和Xr2(k)为蝶形运算单元的两个输入，输入的值为重排数据两个相邻数据分成一组得到的数据对，k＝0,1,…,N/2，N为序列X(n)的长度；
(3b)设m为各级的序号，从第1级开始一共有M级，在计算第m+1级蝶形运算时，输入数据Xm1(k)和Xm2(k)是第m级计算结果两个相邻数据分成一组得到的数据对，计算第m+1级的两个输出结果Xm+1(k)和Xm+1(k+N/2)，即一维FFT计算结果：
Xm+1(k)＝Xm(k)+WN(k)Xm1(k)
Figure BDA0002209601990000042
所述二维FFT计算器，由数据缓存、行一维FFT和列一维FFT组成，计算时先按列取出数据进列一维FFT运算，并将运算结果放入取出的数据所在的位置，完成列FFT计算后，再依次按行取出数据进行一维FFT运算，将运算结果缓存到取出数据所在的位置，在完成行FFT计算后，得到二维FFT结果，如图6所示。
所述外部存储器，用于缓存由二维FFT计算器计算得到的结果，其采用4片内存大小为512MB的Micron DDR3 SDRAM组成，每一片的工作频率为1600MHz。
所述三维FFT计算器，是根据外部存储器缓存的二维FFT的计算结果，计算第三个维度，即通过外部数据读取子模块控制FPGA读取数据，由一维FFT计算器对每一组输入数据进行计算，一共计算N*N组数据，最终完成输入数据的三维FFT计算。
所述数据传输控制模块，用于生成地址信息，控制二维FFT计算得到的中间结果通过AXI4总线缓存到外部存储器，并控制FPGA从外部存储器按照页的顺序读取数据计算三维FFT，以及规定复数在外部存储器中储存的方式，如图2所示，该模块包括：
复数储存子模块，用于对单精度浮点型复数采用连续存储的方式，把复数的实部和虚部两部分组成一个在地址上连续的数据，如图4所示；
二维输入数据缓存子模块，用于对大小为N*N*N的一维输入数据，每次先读取长度为N*N的数据，再按照列-行的顺序缓存到FPGA内部块RAM中，生成一个二维N*N数据矩阵；
二维FFT计算结果缓存子模块，用于生成*(col+row*N+(m-1)*N*N)地址，以控制二维FFT计算结果按照各自的地址缓存到外部存储器，其中N为各个维度的数据长度，row、col为本页二维数据的坐标，row为从0到(N-1)间隔为1变换的整数，col为从0到(N-1)间隔为1变换的整数，m表示数据页数，范围是1到N，如图5所示；
外部数据读取子模块，用于生成每组数据的首地址*(page*N*N)，以控制FPGA从外部储存器读取首地址及其后长度为(N-1)连续地址上的数据序列，其中，page为从0到(N*N-1)间隔为1变换的整数；
输出子模块，用于控制三维FFT的结果通过AXI4总线输出。
参照图3，本发明计算三维FFT的过程如下：
第一步，输入数据到FPGA，缓存长度为N*N的数据到块RAM，从零开始记录这是第几次缓存数据；
第二步，按照列方向取出数据进行列一维FFT运算，并将运算结果放入取出的数据所在的位置，如图(6a)所示；
第三步，按行取出数据进行一维FFT运算，先将这些运算结果缓存在取出的数据所在的位置，再把这些缓存的运算结果存入外部存储器，如图(6b)所示；
第四步，重复第一步到第三步共N次，完成所有输入数据的二维FFT计算；
第五步，按页的方向从外部存储器读入数据进行一维FFT计算，共进行N*N次，完成三维FFT计算，如图7所示。
本发明的效果可通过以下仿真作进一步说明：
仿真条件为：使用Xilinx ZYNQ-7100 FPGA芯片，工作频率100MHz。
仿真内容：由Matlab生成的一组尺寸为256的三维随机数作为仿真的输入数据进行三维FFT计算，结果如图8所示。图8中虚线为FPGA仿真结果，带实心圆点的虚线为Matlab软件计算结果。其中：
图(8a)是Z方向坐标为128，Y方向坐标为128的所有X方向的仿真结果与Matlab计算相同数据三维FFT结果相同位置数据对比图，
图(8b)是Z方向坐标为128，X方向坐标为128的所有Y方向的仿真结果与Matlab计算相同数据三维FFT结果相同位置数据对比图，
图(8c)是X方向坐标为128，Y方向坐标为128的所有Z方向的仿真结果与Matlab计算相同数据三维FFT结果相同位置数据对比图。
从图8中可以看出，本发明由于采用单精度浮点数进行计算，计算精度损失小，仿真结果与Matlab软件仿真结果一致，可以满足需求。

Claims (6)

1.一种基于FPGA的三维FFT计算装置，包括一维FFT计算器、具有内部数据缓冲
区的二维FFT计算器及使用FPGA内部块RAM构成的数据缓冲区，其特征在于，还包括：
外部存储器，用于缓存由二维FFT计算器计算得到的结果；
三维FFT计算器，用于根据外部存储器缓存的二维FFT的计算结果，计算第三个维度数据的FFT，得到三维FFT计算结果；
数据传输控制模块，用于生成地址信息，以控制计算二维FFT得到的中间结果通过AXI4总线缓存到外部存储器，并控制FPGA从外部存储器按照页的顺序读取数据。
2.根据权利要求1所述的方法，其特征在于，所述数据传输控制模块，包括：
复数储存子模块，用于对单精度浮点型复数采用连续存储的方式，把复数的实部和虚部两部分组成一个在地址上连续的数据；
二维输入数据缓存子模块，用于对大小为N*N*N的一维输入数据，每次先读取长度为N*N的数据，再按照列-行的顺序缓存到FPGA内部块RAM中，生成一个二维N*N数据矩阵；
二维FFT计算结果缓存子模块，用于生成*(col+row*N+(n-1)*N*N)地址，以控制二维FFT计算结果按照各自的地址缓存到外部存储器，其中N为各个维度的数据长度，row为从0到(N-1)间隔为1变换的整数，col为从0到(N-1)间隔为1变换的整数，n是用于计数二维FFT计算次数的从1到N间隔为1变换的整数；
外部数据读取子模块，用于生成每组数据的首地址*(page*N*N)，以控制FPGA从外部储存器读取首地址及其后长度为(N-1)连续地址上的数据序列，其中，page为从0到(N*N-1)间隔为1变换的整数；
输出子模块，用于控制三维FFT的结果通过AXI4总线输出。
3.根据权利要求1所述的方法，其特征在于，所述外部存储器，其采用4片内存大小为512MB的Micron DDR3 SDRAM组成，每一片的工作频率为1600MHz。
4.根据权利要求1所述的方法，其特征在于，所述一维FFT计算器，采用按时间抽取的基-2FFT算法进行计算。
5.根据权利要求1所述的方法，其特征在于，所述二维FFT计算器，由数据缓存、行一维FFT和列一维FFT组成，该缓存行列二维数据，是先按列取出数据进行FFT运算，并将运算结果放入原地址对应的位置，再依次按行取出数据进行FFT运算，将运算结果缓存到取出数据的原位置，得到二维FFT结果。
6.根据权利要求1所述的方法，其特征在于，所述三维FFT计算器根据外部存储器缓存的二维FFT的计算结果，计算第三个维度，是通过外部数据读取子模块控制FPGA读取数据，由一维FFT计算器对每一组输入数据进行计算，一共计算N*N组数据，最终完成输入数据的三维FFT计算。
CN201910893801.8A 2019-09-20 2019-09-20 基于fpga的三维fft计算装置 Active CN110647719B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910893801.8A CN110647719B (zh) 2019-09-20 2019-09-20 基于fpga的三维fft计算装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910893801.8A CN110647719B (zh) 2019-09-20 2019-09-20 基于fpga的三维fft计算装置

Publications (2)

Publication Number Publication Date
CN110647719A true CN110647719A (zh) 2020-01-03
CN110647719B CN110647719B (zh) 2022-12-02

Family

ID=69010894

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910893801.8A Active CN110647719B (zh) 2019-09-20 2019-09-20 基于fpga的三维fft计算装置

Country Status (1)

Country Link
CN (1) CN110647719B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111831957A (zh) * 2020-07-17 2020-10-27 西安电子科技大学 基于fpga的三维动态海杂波计算装置
CN112163187A (zh) * 2020-11-18 2021-01-01 无锡江南计算技术研究所 一种超长点数高性能fft计算装置
CN112328958A (zh) * 2020-11-10 2021-02-05 河海大学 一种基于基-64的二维fft架构的优化数据重排方法
CN112905954A (zh) * 2020-12-28 2021-06-04 北京计算机技术及应用研究所 一种利用fpga bram的cnn模型卷积运算加速计算方法
CN113034344A (zh) * 2021-04-26 2021-06-25 电子科技大学 一种低存储资源开销的二维fft结构

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005189970A (ja) * 2003-12-24 2005-07-14 Apriori Micro Systems:Kk 多次元配列アクセス方法、多次元配列アクセス装置、メモリ制御装置、およびフーリエ変換装置
CN103955447A (zh) * 2014-04-28 2014-07-30 中国人民解放军国防科学技术大学 基于dsp芯片的fft加速器
CN109948113A (zh) * 2019-03-04 2019-06-28 东南大学 一种基于fpga的二维fft加速器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005189970A (ja) * 2003-12-24 2005-07-14 Apriori Micro Systems:Kk 多次元配列アクセス方法、多次元配列アクセス装置、メモリ制御装置、およびフーリエ変換装置
CN103955447A (zh) * 2014-04-28 2014-07-30 中国人民解放军国防科学技术大学 基于dsp芯片的fft加速器
CN109948113A (zh) * 2019-03-04 2019-06-28 东南大学 一种基于fpga的二维fft加速器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111831957A (zh) * 2020-07-17 2020-10-27 西安电子科技大学 基于fpga的三维动态海杂波计算装置
CN111831957B (zh) * 2020-07-17 2023-11-21 西安电子科技大学 基于fpga的三维动态海杂波计算装置
CN112328958A (zh) * 2020-11-10 2021-02-05 河海大学 一种基于基-64的二维fft架构的优化数据重排方法
CN112163187A (zh) * 2020-11-18 2021-01-01 无锡江南计算技术研究所 一种超长点数高性能fft计算装置
CN112163187B (zh) * 2020-11-18 2023-07-07 无锡江南计算技术研究所 一种超长点数高性能fft计算装置
CN112905954A (zh) * 2020-12-28 2021-06-04 北京计算机技术及应用研究所 一种利用fpga bram的cnn模型卷积运算加速计算方法
CN113034344A (zh) * 2021-04-26 2021-06-25 电子科技大学 一种低存储资源开销的二维fft结构
CN113034344B (zh) * 2021-04-26 2024-03-19 电子科技大学 一种低存储资源开销的二维fft方法

Also Published As

Publication number Publication date
CN110647719B (zh) 2022-12-02

Similar Documents

Publication Publication Date Title
CN110647719B (zh) 基于fpga的三维fft计算装置
CN107392309A (zh) 一种基于fpga的通用定点数神经网络卷积加速器硬件结构
Govindaraju et al. High performance discrete Fourier transforms on graphics processors
CN107993186A (zh) 一种基于Winograd算法的3D CNN加速方法及系统
CN108805272A (zh) 一种基于fpga的通用卷积神经网络加速器
CN103870438B (zh) 一种利用数论变换计算循环卷积的电路结构
Umuroglu et al. An energy efficient column-major backend for FPGA SpMV accelerators
CN101847986A (zh) 一种实现fft/ifft变换的电路及方法
Reis et al. A fast and energy efficient computing-in-memory architecture for few-shot learning applications
Xiong et al. Performance comparison of BLAS on CPU, GPU and FPGA
CN109446478A (zh) 一种基于迭代和可重构方式的复协方差矩阵计算系统
Umuroglu et al. A vector caching scheme for streaming fpga spmv accelerators
Takala et al. Scalable FFT processors and pipelined butterfly units
Tang et al. Low power QDI asynchronous FFT
CN108920097B (zh) 一种基于交织存储的三维数据处理方法
CN113516236A (zh) 基于zynq平台的vgg16网络并行加速处理方法
Zhang et al. Yolov3-tiny Object Detection SoC Based on FPGA Platform
Zhang et al. Small area high speed configurable FFT processor
Choong et al. Hardware-software co-exploration with racetrack memory based in-memory computing for CNN inference in embedded systems
Li et al. Design of dual port RAM for parallel volume rendering system
CN111831957B (zh) 基于fpga的三维动态海杂波计算装置
Wang et al. An FPGA-Based Reconfigurable CNN Training Accelerator Using Decomposable Winograd
Alawad et al. Stochastic-based convolutional networks with reconfigurable logic fabric
CN112163187B (zh) 一种超长点数高性能fft计算装置
CN112712174B (zh) 全频域卷积神经网络的硬件加速器、加速方法和图像分类方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant